JPH11102298A - タイマ制御方法、その回路、およびそのプログラム記録 媒体 - Google Patents
タイマ制御方法、その回路、およびそのプログラム記録 媒体Info
- Publication number
- JPH11102298A JPH11102298A JP9260129A JP26012997A JPH11102298A JP H11102298 A JPH11102298 A JP H11102298A JP 9260129 A JP9260129 A JP 9260129A JP 26012997 A JP26012997 A JP 26012997A JP H11102298 A JPH11102298 A JP H11102298A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- value
- time
- circuit
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】演算処理装置の複数の状態時間を計測するに際
し、必要数のタイマ機構をハードウェア的に備えること
なく実現する。 【解決手段】複数個の状態の時間をそれぞれ登録する複
数個のレジスタ（タイマ値レジスタ１０〜１ｎ）と、前
記複数個の状態にそれぞれ対応する複数個のタイマイネ
ーブル信号２０〜２ｎおよび前記複数個のレジスタの出
力から最も小さい値を保持するレジスタを検出する検出
回路３と、前記検出回路の指示に従って前記複数個のレ
ジスタの出力のなかから最も小さい値を選択するセレク
タ４と、前記セレクタが送出する最も小さい値をタイマ
値として取り込むタイマ回路５と、前記タイマ回路の出
力が所定の値に達したとき割り込みを指示する割り込み
検出回路６とを備える。
し、必要数のタイマ機構をハードウェア的に備えること
なく実現する。 【解決手段】複数個の状態の時間をそれぞれ登録する複
数個のレジスタ（タイマ値レジスタ１０〜１ｎ）と、前
記複数個の状態にそれぞれ対応する複数個のタイマイネ
ーブル信号２０〜２ｎおよび前記複数個のレジスタの出
力から最も小さい値を保持するレジスタを検出する検出
回路３と、前記検出回路の指示に従って前記複数個のレ
ジスタの出力のなかから最も小さい値を選択するセレク
タ４と、前記セレクタが送出する最も小さい値をタイマ
値として取り込むタイマ回路５と、前記タイマ回路の出
力が所定の値に達したとき割り込みを指示する割り込み
検出回路６とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はタイマ制御方法、そ
の回路、およびそのプログラム記録媒体に関し、特に唯
一のタイマ回路によって複数個の割り込みを処理するタ
イマ制御方法、その回路、およびそのプログラム記録媒
体に関する。
の回路、およびそのプログラム記録媒体に関し、特に唯
一のタイマ回路によって複数個の割り込みを処理するタ
イマ制御方法、その回路、およびそのプログラム記録媒
体に関する。
【０００２】
【従来の技術】従来、複数個の割り込みを処理するため
に種々の工夫がなされている。たとえば、特開昭６２−
２３７５３２号公報によれば、仮想計算機システムにお
いて、ＴＯＤ（タイム・オブ・デイ）、ＣＫＣ（クロッ
ク・コンパレータ）、ＣＰＴ（ＣＰＵタイマ）が１組の
タイマ機構として構成されている。タイマ機構の割り込
みとしてＴＯＤおよびＣＫＣによる割り込みとＣＰＴに
よる割り込みがあり、それぞれ以下のようにして発生す
る。
に種々の工夫がなされている。たとえば、特開昭６２−
２３７５３２号公報によれば、仮想計算機システムにお
いて、ＴＯＤ（タイム・オブ・デイ）、ＣＫＣ（クロッ
ク・コンパレータ）、ＣＰＴ（ＣＰＵタイマ）が１組の
タイマ機構として構成されている。タイマ機構の割り込
みとしてＴＯＤおよびＣＫＣによる割り込みとＣＰＴに
よる割り込みがあり、それぞれ以下のようにして発生す
る。
【０００３】ＴＯＤとＣＫＣによる割り込みはＴＯＤの
値とＣＫＣにセットされた値を比較して割り込みを発生
させる。ＴＯＤは加算タイマである。ここで、ＶＭＣＰ
（仮想計算機制御プログラム）の持つＣＫＣの値とＶＭ
（仮想計算機）のもつＣＫＣの値を比較し、値の小さい
方をＣＫＣにセットすることで、ＶＭＣＰおよびＶＭの
うち先に起こる割り込みを検出させている。
値とＣＫＣにセットされた値を比較して割り込みを発生
させる。ＴＯＤは加算タイマである。ここで、ＶＭＣＰ
（仮想計算機制御プログラム）の持つＣＫＣの値とＶＭ
（仮想計算機）のもつＣＫＣの値を比較し、値の小さい
方をＣＫＣにセットすることで、ＶＭＣＰおよびＶＭの
うち先に起こる割り込みを検出させている。
【０００４】また、ＣＰＴによる割り込みは減算タイマ
であるＣＰＴにセットされた値が所定の値まで減算され
ると発生する。ここで、ＶＭＣＰの持つＣＰＴの値とＶ
Ｍの持つＣＰＴの値を比較し、値の小さい方をＣＰＴに
セットすることでＶＭＣＰおよびＶＭのうち先に起こる
割り込みを検出させている。
であるＣＰＴにセットされた値が所定の値まで減算され
ると発生する。ここで、ＶＭＣＰの持つＣＰＴの値とＶ
Ｍの持つＣＰＴの値を比較し、値の小さい方をＣＰＴに
セットすることでＶＭＣＰおよびＶＭのうち先に起こる
割り込みを検出させている。
【０００５】
【発明が解決しようとする課題】上記のような従来のタ
イマ機構は、仮想計算機制御プログラムと仮想計算機制
御プログラム上で動作する仮想計算機プログラム間にお
いて、両者のタイマ値を一定条件で選択する事により、
１組のタイマ機構で複数のタイマ機構を実現している。
イマ機構は、仮想計算機制御プログラムと仮想計算機制
御プログラム上で動作する仮想計算機プログラム間にお
いて、両者のタイマ値を一定条件で選択する事により、
１組のタイマ機構で複数のタイマ機構を実現している。
【０００６】しかし、複雑化する演算処置装置において
は、上記仮想計算機プログラムに関するタイマ機構以外
にも多数のタイマ機構が必要となり、それに伴うハード
ウェアが増加し、コストの上昇を招くという問題があ
る。すなわち、情報処理装置が複雑化する中、演算処置
装置における様々な状態時間を計測する必要があるから
である。
は、上記仮想計算機プログラムに関するタイマ機構以外
にも多数のタイマ機構が必要となり、それに伴うハード
ウェアが増加し、コストの上昇を招くという問題があ
る。すなわち、情報処理装置が複雑化する中、演算処置
装置における様々な状態時間を計測する必要があるから
である。
【０００７】本発明の目的は、演算処理装置の複数の状
態時間を計測するに際し、必要数のタイマ機構をハード
ウェア的に備えることなく実現するタイマ制御方法、そ
の回路、およびそのプログラム記録媒体を提供すること
にある。
態時間を計測するに際し、必要数のタイマ機構をハード
ウェア的に備えることなく実現するタイマ制御方法、そ
の回路、およびそのプログラム記録媒体を提供すること
にある。
【０００８】
【課題を解決するための手段】本発明のタイマ制御方法
は、あらかじめ登録された複数個の時間のなかで最も小
さい時間をタイマに設定して計時を開始すると同時に前
記複数個の時間から前記最も小さい時間を減じた値を新
たな複数個の時間として登録し、前記計時を終了した時
点では前記新たな複数個の時間のなかで最も小さい時間
を前記タイマに設定して計時を開始すると同時に前記新
たな複数個の時間から前記最も小さい時間を減じた値を
再び新たな複数個の時間として登録することを繰り返す
ようにして実現される。
は、あらかじめ登録された複数個の時間のなかで最も小
さい時間をタイマに設定して計時を開始すると同時に前
記複数個の時間から前記最も小さい時間を減じた値を新
たな複数個の時間として登録し、前記計時を終了した時
点では前記新たな複数個の時間のなかで最も小さい時間
を前記タイマに設定して計時を開始すると同時に前記新
たな複数個の時間から前記最も小さい時間を減じた値を
再び新たな複数個の時間として登録することを繰り返す
ようにして実現される。
【０００９】また、本発明のタイマ制御回路は、複数個
の状態の時間をそれぞ登録する複数個のレジスタと、前
記複数個の状態にそれぞれ対応する複数個のタイマイネ
ーブル信号および前記複数個のレジスタの出力から最も
小さい値を保持するレジスタを検出する検出回路と、前
記検出回路の指示に従って前記複数個のレジスタの出力
のなかから最も小さい値を選択するセレクタと、前記セ
レクタが送出する最も小さい値をタイマ値として取り込
むタイマ回路と、前記タイマ回路の出力が所定の値に達
したとき割り込みを指示する割り込み検出回路と、前記
タイマが作動を開始するたびごとに前記複数個のレジス
タのそれぞれの値から前記最も小さい値を減じた値に前
記複数個のレジスタの内容をそれぞれ書き換える手段と
を備えて構成される。
の状態の時間をそれぞ登録する複数個のレジスタと、前
記複数個の状態にそれぞれ対応する複数個のタイマイネ
ーブル信号および前記複数個のレジスタの出力から最も
小さい値を保持するレジスタを検出する検出回路と、前
記検出回路の指示に従って前記複数個のレジスタの出力
のなかから最も小さい値を選択するセレクタと、前記セ
レクタが送出する最も小さい値をタイマ値として取り込
むタイマ回路と、前記タイマ回路の出力が所定の値に達
したとき割り込みを指示する割り込み検出回路と、前記
タイマが作動を開始するたびごとに前記複数個のレジス
タのそれぞれの値から前記最も小さい値を減じた値に前
記複数個のレジスタの内容をそれぞれ書き換える手段と
を備えて構成される。
【００１０】さらに、本発明のタイマ制御回路におい
て、前記複数個のレジスタは異なる原因による複数個の
割り込みが発生するまでの時間をそれぞれ保持してい
る。
て、前記複数個のレジスタは異なる原因による複数個の
割り込みが発生するまでの時間をそれぞれ保持してい
る。
【００１１】さらに、本発明のタイマ制御回路におい
て、前記タイマ回路は複数個の割り込みについて任意の
割り込みが発生してから次の割り込みが発生するまでの
経過時間を取り込んで作動する。
て、前記タイマ回路は複数個の割り込みについて任意の
割り込みが発生してから次の割り込みが発生するまでの
経過時間を取り込んで作動する。
【００１２】また、本発明のプログラム記録媒体は、複
数個の状態の時間をそれぞれ登録する複数個のレジスタ
と、前記複数個の状態にそれぞれ対応する複数個のタイ
マイネーブル信号および前記複数個のレジスタの出力か
ら最も小さい値を保持するレジスタを検出する検出回路
と、前記検出回路の指示に従って前記複数個のレジスタ
の出力のなかから最も小さい値を選択するセレクタと、
前記セレクタが送出する最も小さい値をタイマ値として
取り込むタイマ回路と、前記タイマ回路の出力が所定の
値に達したとき割り込みを指示する割り込み検出回路と
を備えるタイマ制御回路において、前記タイマが作動を
開始するたびごとに前記複数個のレジスタのそれぞれの
値から前記最も小さい値を減じた値に前記複数個のレジ
スタの内容をそれぞれ書き換えるプログラムを格納して
いる。
数個の状態の時間をそれぞれ登録する複数個のレジスタ
と、前記複数個の状態にそれぞれ対応する複数個のタイ
マイネーブル信号および前記複数個のレジスタの出力か
ら最も小さい値を保持するレジスタを検出する検出回路
と、前記検出回路の指示に従って前記複数個のレジスタ
の出力のなかから最も小さい値を選択するセレクタと、
前記セレクタが送出する最も小さい値をタイマ値として
取り込むタイマ回路と、前記タイマ回路の出力が所定の
値に達したとき割り込みを指示する割り込み検出回路と
を備えるタイマ制御回路において、前記タイマが作動を
開始するたびごとに前記複数個のレジスタのそれぞれの
値から前記最も小さい値を減じた値に前記複数個のレジ
スタの内容をそれぞれ書き換えるプログラムを格納して
いる。
【００１３】すなわち、演算処理装置においてプロセス
が開始されるとき、プロセス固有の割り込み発生までの
間隔時間（タイマ初期値）が上記タイマ値レジスタ（図
１の１０〜１ｎ）にそれぞれ登録される。同時に、プロ
セスが開始されるときには、プロセス固有のタイマイネ
ーブル（図１の２０〜２ｎ）が有効になる。ここで、タ
イマ値レジスタとタイマイネーブルは対応する関係にあ
る。
が開始されるとき、プロセス固有の割り込み発生までの
間隔時間（タイマ初期値）が上記タイマ値レジスタ（図
１の１０〜１ｎ）にそれぞれ登録される。同時に、プロ
セスが開始されるときには、プロセス固有のタイマイネ
ーブル（図１の２０〜２ｎ）が有効になる。ここで、タ
イマ値レジスタとタイマイネーブルは対応する関係にあ
る。
【００１４】そして、タイマイネーブルが有効なタイマ
値レジスタの値のうち、一番小さい値が検出回路（図１
の３）にて検出される。検出回路の指示により一番小さ
いタイマ値レジスタの値がセレクタ（図１の４）で選択
される。セレクタの出力はタイマ回路（図１の５）に入
力され、タイマカウントを開始する。タイマ回路の出力
が所定の値になると割り込み検出回路（図１の６）で割
り込み要求を発行し、ＦＷ制御による割り込み処理が行
われる。
値レジスタの値のうち、一番小さい値が検出回路（図１
の３）にて検出される。検出回路の指示により一番小さ
いタイマ値レジスタの値がセレクタ（図１の４）で選択
される。セレクタの出力はタイマ回路（図１の５）に入
力され、タイマカウントを開始する。タイマ回路の出力
が所定の値になると割り込み検出回路（図１の６）で割
り込み要求を発行し、ＦＷ制御による割り込み処理が行
われる。
【００１５】割り込み処理では、割り込みを発生させた
タイマ値レジスタを検出回路（図１の３）の出力から判
定し、そのタイマ値レジスタには次回の割り込みまでの
間隔時間を再登録する。割り込みを発生させたタイマ値
レジスタ以外に関しては、（それぞれのタイマ初期値−
割り込みを起こしたタイマ初期値）をそれぞれのタイマ
値レジスタに再登録する。そして、検出回路では再度一
番小さいタイマ値が検出され、その値により割り込み終
了後タイマがカウントを開始する。
タイマ値レジスタを検出回路（図１の３）の出力から判
定し、そのタイマ値レジスタには次回の割り込みまでの
間隔時間を再登録する。割り込みを発生させたタイマ値
レジスタ以外に関しては、（それぞれのタイマ初期値−
割り込みを起こしたタイマ初期値）をそれぞれのタイマ
値レジスタに再登録する。そして、検出回路では再度一
番小さいタイマ値が検出され、その値により割り込み終
了後タイマがカウントを開始する。
【００１６】以上に示したタイマ制御回路により、一つ
のタイマにより複数の状態の時間をカウントすることを
可能としている。
のタイマにより複数の状態の時間をカウントすることを
可能としている。
【００１７】
【発明の実施の形態】次に、本発明について図面を参照
しながら説明する。
しながら説明する。
【００１８】図１は本発明の実施の一形態を示すブロッ
ク図である。同図において、本発明によるタイマ制御回
路は、複数個の状態の時間をそれぞれ登録する複数個の
レジスタ（タイマ値レジスタ１０〜１ｎ）と、前記複数
個の状態にそれぞれ対応する複数個のタイマイネーブル
信号２０〜２ｎおよび前記複数個のレジスタの出力から
最も小さい値を保持するレジスタを検出する検出回路３
と、前記検出回路の指示に従って前記複数個のレジスタ
の出力のなかから最も小さい値を選択するセレクタ４
と、前記セレクタが送出する最も小さい値をタイマ値と
して取り込むタイマ回路５と、前記タイマ回路の出力が
所定の値に達したとき割り込みを指示する割り込み検出
回路６と、前記タイマが作動を開始するたびごとに前記
複数個のレジスタのそれぞれの値から前記最も小さい値
を減じた値に前記複数個のレジスタの内容をそれぞれ書
き換える手段（図示していない。）とを備える。
ク図である。同図において、本発明によるタイマ制御回
路は、複数個の状態の時間をそれぞれ登録する複数個の
レジスタ（タイマ値レジスタ１０〜１ｎ）と、前記複数
個の状態にそれぞれ対応する複数個のタイマイネーブル
信号２０〜２ｎおよび前記複数個のレジスタの出力から
最も小さい値を保持するレジスタを検出する検出回路３
と、前記検出回路の指示に従って前記複数個のレジスタ
の出力のなかから最も小さい値を選択するセレクタ４
と、前記セレクタが送出する最も小さい値をタイマ値と
して取り込むタイマ回路５と、前記タイマ回路の出力が
所定の値に達したとき割り込みを指示する割り込み検出
回路６と、前記タイマが作動を開始するたびごとに前記
複数個のレジスタのそれぞれの値から前記最も小さい値
を減じた値に前記複数個のレジスタの内容をそれぞれ書
き換える手段（図示していない。）とを備える。
【００１９】ここで、タイマ値レジスタ１０〜１ｎおよ
びタイマイネーブル信号２０〜２ｎはそれぞれ対応して
おり、演算処理装置で計時する間隔時間の種類数（ｎ＋
１）だけ存在する。
びタイマイネーブル信号２０〜２ｎはそれぞれ対応して
おり、演算処理装置で計時する間隔時間の種類数（ｎ＋
１）だけ存在する。
【００２０】次に、上記のタイマ制御回路の動作につい
て、説明する。
て、説明する。
【００２１】演算処理装置においてプロセスが開始され
るとき、プロセス固有の割り込み発生までの間隔時間
（タイマ初期値）がタイマ値レジスタ１０〜１ｎにそれ
ぞれ登録される。同時に、プロセスが開始されるときに
は、プロセス固有のタイマイネーブル信号２０〜２ｎが
有効になる。ここで、タイマ値レジスタ１０〜１ｎとタ
イマイネーブル信号２０〜２ｎは対応する関係にある。
るとき、プロセス固有の割り込み発生までの間隔時間
（タイマ初期値）がタイマ値レジスタ１０〜１ｎにそれ
ぞれ登録される。同時に、プロセスが開始されるときに
は、プロセス固有のタイマイネーブル信号２０〜２ｎが
有効になる。ここで、タイマ値レジスタ１０〜１ｎとタ
イマイネーブル信号２０〜２ｎは対応する関係にある。
【００２２】タイマイネーブル信号２０〜２ｎが有効な
タイマ値レジスタ１０〜１ｎの値のうち、一番小さい値
が検出回路３にて検出される。検出回路の指示により一
番小さいタイマ値レジスタの値がセレクタ４で選択され
る。セレクタ４の出力はタイマ回路５に入力され、タイ
ムカウントを開始する。タイマ回路５の出力が所定の値
になると割り込み検出回路６で割り込み要求を発行し、
ＦＷ制御による割り込み処理が行われる。
タイマ値レジスタ１０〜１ｎの値のうち、一番小さい値
が検出回路３にて検出される。検出回路の指示により一
番小さいタイマ値レジスタの値がセレクタ４で選択され
る。セレクタ４の出力はタイマ回路５に入力され、タイ
ムカウントを開始する。タイマ回路５の出力が所定の値
になると割り込み検出回路６で割り込み要求を発行し、
ＦＷ制御による割り込み処理が行われる。
【００２３】割り込み処理では、割り込みを発生させた
タイマ値レジスタを検出回路３の出力から判定し、その
タイマ値レジスタには次回の割り込みまでの間隔時間を
再登録する。割り込みを発生させたタイマ値レジスタ以
外に関しては（ぞれぞれのタイマ初期値−割り込みを起
こしたタイマ初期値）をそれぞれのタイマ値レジスタに
再登録する。その後、検出回路３では再度一番小さいタ
イマ値が検出され、その値により割り込み終了後、上記
の動作と同様にしてタイマ回路がカウントを開始する。
タイマ値レジスタを検出回路３の出力から判定し、その
タイマ値レジスタには次回の割り込みまでの間隔時間を
再登録する。割り込みを発生させたタイマ値レジスタ以
外に関しては（ぞれぞれのタイマ初期値−割り込みを起
こしたタイマ初期値）をそれぞれのタイマ値レジスタに
再登録する。その後、検出回路３では再度一番小さいタ
イマ値が検出され、その値により割り込み終了後、上記
の動作と同様にしてタイマ回路がカウントを開始する。
【００２４】なお、上記のタイマ制御回路の処理動作
は、たとえば、演算処理装置に読み込まれたタイマ制御
プログラムを実行することによって実現される。このタ
イマ制御プログラムは機械読み取り可能な記録媒体に格
納され、必要に応じて主メモリにロードされて実行され
る。
は、たとえば、演算処理装置に読み込まれたタイマ制御
プログラムを実行することによって実現される。このタ
イマ制御プログラムは機械読み取り可能な記録媒体に格
納され、必要に応じて主メモリにロードされて実行され
る。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、一つのタイマ回路により複数の状態時間を計時
することができる。すなわち、割り込みまでの間隔時間
の最も小さいものからその値をタイマ回路に入力して、
割り込みまでのタイマカウントを行い、以後割り込み発
生毎に各割り込みまでの間隔時間を補正し、タイマ回路
に入力するタイマの値を選択し直しているので、一つの
タイマ回路を複数の需要に有効活用できるという効果が
ある。
よれば、一つのタイマ回路により複数の状態時間を計時
することができる。すなわち、割り込みまでの間隔時間
の最も小さいものからその値をタイマ回路に入力して、
割り込みまでのタイマカウントを行い、以後割り込み発
生毎に各割り込みまでの間隔時間を補正し、タイマ回路
に入力するタイマの値を選択し直しているので、一つの
タイマ回路を複数の需要に有効活用できるという効果が
ある。
【図１】本発明の実施の一形態を示すブロック図。
３ 検出回路 ４ セレクタ ５ タイマ回路 ６ 割り込み検出回路 １０〜１ｎ タイマ値レジスタ ２０〜２ｎ タイマイネーブル信号
Claims (5)
- 【請求項１】 あらかじめ登録された複数個の時間のな
かで最も小さい時間をタイマに設定して計時を開始する
と同時に前記複数個の時間から前記最も小さい時間を減
じた値を新たな複数個の時間として登録し、前記計時を
終了した時点では前記新たな複数個の時間のなかで最も
小さい時間を前記タイマに設定して計時を開始すると同
時に前記新たな複数個の時間から前記最も小さい時間を
減じた値を再び新たな複数個の時間として登録すること
を繰り返すことを特徴とするタイマ制御方法。 - 【請求項２】 複数個の状態の時間をそれぞれ登録する
複数個のレジスタと、前記複数個の状態にそれぞれ対応
する複数個のタイマイネーブル信号および前記複数個の
レジスタの出力から最も小さい値を保持するレジスタを
検出する検出回路と、前記検出回路の指示に従って前記
複数個のレジスタの出力のなかから最も小さい値を選択
するセレクタと、前記セレクタが送出する最も小さい値
をタイマ値として取り込むタイマ回路と、前記タイマ回
路の出力が所定の値に達したとき割り込みを指示する割
り込み検出回路と、前記タイマが作動を開始するたびご
とに前記複数個のレジスタのそれぞれの値から前記最も
小さい値を減じた値に前記複数個のレジスタの内容をそ
れぞれ書き換える手段とを備えることを特徴とするタイ
マ制御回路。 - 【請求項３】 請求項２記載のタイマ制御回路におい
て、前記複数個のレジスタは異なる原因による複数個の
割り込みが発生するまでの時間をそれぞれ保持している
ことを特徴とするタイマ制御回路。 - 【請求項４】 請求項２または３記載のタイマ制御回路
において、前記タイマ回路は複数個の割り込みについて
任意の割り込みが発生してから次の割り込みが発生する
までの経過時間を取り込んで作動することを特徴とする
タイマ制御回路。 - 【請求項５】 複数個の状態の時間をそれぞれ登録する
複数個のレジスタと、前記複数個の状態にそれぞれ対応
する複数個のタイマイネーブル信号および前記複数個の
レジスタの出力から最も小さい値を保持するレジスタを
検出する検出回路と、前記検出回路の指示に従って前記
複数個のレジスタの出力のなかから最も小さい値を選択
するセレクタと、前記セレクタが送出する最も小さい値
をタイマ値として取り込むタイマ回路と、前記タイマ回
路の出力が所定の値に達したとき割り込みを指示する割
り込み検出回路とを備えるタイマ制御回路において、前
記タイマが作動を開始するたびごとに前記複数個のレジ
スタのそれぞれの値から前記最も小さい値を減じた値に
前記複数個のレジスタの内容をそれぞれ書き換えること
を特徴とするプログラムを格納した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9260129A JPH11102298A (ja) | 1997-09-25 | 1997-09-25 | タイマ制御方法、その回路、およびそのプログラム記録 媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9260129A JPH11102298A (ja) | 1997-09-25 | 1997-09-25 | タイマ制御方法、その回路、およびそのプログラム記録 媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102298A true JPH11102298A (ja) | 1999-04-13 |
Family
ID=17343710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9260129A Pending JPH11102298A (ja) | 1997-09-25 | 1997-09-25 | タイマ制御方法、その回路、およびそのプログラム記録 媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102298A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220026A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 |
-
1997
- 1997-09-25 JP JP9260129A patent/JPH11102298A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220026A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09305412A (ja) | 最大割り込み禁止期間測定機能を有するマイクロコンピュータ | |
| JP2002342114A (ja) | トレースデータ採取可能なプロセッサ | |
| US5014196A (en) | Vector operation instruction activation controller for vector arithmetic units having arithmetic functions with different numbers of pipeline stages | |
| JPH11102298A (ja) | タイマ制御方法、その回路、およびそのプログラム記録 媒体 | |
| JPH0534474A (ja) | 計測タイマ装置 | |
| US5500809A (en) | Microcomputer system provided with mechanism for controlling operation of program | |
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPH09114541A (ja) | 割り込み発生時刻確認回路、処理装置 | |
| JPH0357970A (ja) | パルス入力装置 | |
| JPH06195245A (ja) | 監視タイマ装置 | |
| JPH09113556A (ja) | パルス計測回路及びその計測方法 | |
| GB2621246A (en) | Method for Testing an Input Channel for PWM Signals of an Electronic Circuit | |
| JPH07260845A (ja) | パルス周期計測回路 | |
| JPS63269239A (ja) | プロセツサの負荷測定方式 | |
| JP2004151846A (ja) | 暴走検出装置 | |
| JPH01169636A (ja) | 演算障害検出回路 | |
| JPS62113239A (ja) | マイクロ命令生成方式 | |
| JPH0365739A (ja) | 制御装置 | |
| KR19980013834A (ko) | 마이크로 프로세서의 프로그램 수행 시간 검출 회로 | |
| JPH02267642A (ja) | Ｃｐｕ専有時間測定装置 | |
| JPH10161888A (ja) | 割込み制御装置 | |
| JPH05313924A (ja) | 仮想計算機計測機構 | |
| JPS63229532A (ja) | デバツグ回路 | |
| JPS63241622A (ja) | デ−タ処理装置 | |
| JPH0782370B2 (ja) | シ−ケンサのタイマ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000418 |