JP2007220026A - タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 - Google Patents

タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 Download PDF

Info

Publication number
JP2007220026A
JP2007220026A JP2006042819A JP2006042819A JP2007220026A JP 2007220026 A JP2007220026 A JP 2007220026A JP 2006042819 A JP2006042819 A JP 2006042819A JP 2006042819 A JP2006042819 A JP 2006042819A JP 2007220026 A JP2007220026 A JP 2007220026A
Authority
JP
Japan
Prior art keywords
timer
value
count value
count
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006042819A
Other languages
English (en)
Inventor
Kiyoshi Miyazaki
清志 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006042819A priority Critical patent/JP2007220026A/ja
Priority to US11/442,235 priority patent/US7536580B2/en
Publication of JP2007220026A publication Critical patent/JP2007220026A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4825—Interrupt from clock, e.g. time of day

Abstract

【課題】ＣＰＵのタスク処理に必要な複数のタイマ要求等に対応するタイマ生成に関し、効率的なタイマ生成を実現する。
【解決手段】時間経過をカウントダウン又はカウントアップするカウンタ（ダウンカウンタ２４）に対し、カウント終了時に設定されるべきタイマ値を予め設定するカウント設定部（レジスタ２０、２２）を備え、ＣＰＵでの高速応答が無くても、タイマ動作の開始や切替えを実現している。斯かる構成により、ＣＰＵクロックを低速で動作させることが可能になり、消費電流の低減が図られる。本発明は、携帯端末装置等の各種電子機器等に適用される。
【選択図】図１

Description

本発明は、コンピュータで実行されるアプリケーションプログラム等の複数のタスク処理からのタイマ要求に対応するタイマ生成に関し、特に、可変タイマ回路を用いたタイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置に関する。
携帯端末装置等の各種電子機器は、制御系にＣＰＵ（Central Processing Unit ）を備えてタイマ生成を実現しており、一定の時間間隔として例えば、１０〔msec〕や５〔msec〕等の定期的な割込み（以下、「基本タイミング」と称する）により、複数の必要な時間をソフトウェアで作成する制御を行っているが、定期的にＣＰＵを動作させることは電流の増加を招いている。
このようなタイマ生成に関し、特許文献１〜３等が存在し、特許文献１には、複数のシステムのタイマイベントを一元的に管理し、一つのタイマ装置で複数の異なるシステムの動作を実現するものが開示され、特許文献２には、複数の制御装置に対応するタイマ値の記憶、更新又はタイムアウトの検出を行い、計時中のタイマ値やタイムアウトを外部から取出し可能にし、制御装置のタイミングやタイムアウトの生じるまでの時間を管理するタイマ装置が開示され、特許文献３には、タイマのカウント方式として、タイマ値の少ないものからカウント優先順位付けを行うとともに、タイマ開始要求によりタイマ値をカウントし、カウント完了と同時に、タイムアップ通知を発するものが開示されている。
特開２０００−２５９４２９号公報 特開昭６２−２７４８１５号公報 特開平７−２８５５４号公報
ところで、特許文献３のように、タイマ値の更新方法では、タイマ更新のタイミング割込みを受けるために高速な割込み応答性能が要求され、時間間隔の短い制御を行うためには、タイマ更新タイミングを短縮化例えば、１０〔msec〕単位を２〔msec〕単位にするための高速ＣＰＵが必要となる。このような高速ＣＰＵでは、消費電流の増加を招くことになる。消費電流の低減のためにＣＰＵの動作クロックを低下させることは、タイマ処理の取りこぼし等の原因になる。
このような課題について、特許文献１〜３にはその開示や示唆はなく、また、その解決手段についての記載や示唆もない。
そこで、本発明の第１の目的は、ＣＰＵのタスク処理に必要な複数のタイマ要求等に対応するタイマ生成に関し、効率的なタイマ生成を実現することにある。
また、本発明の第２の目的は、上記タイマ生成に関し、タイマ動作の開始や切替えを実現することにある。
また、本発明の第３の目的は、上記タイマ生成に関し、ＣＰＵのタイマ動作による消費電流の低減を図ることにある。
本発明は、時間経過をカウントダウン又はカウントアップするカウンタに対し、カウント終了時に設定されるべきタイマ値を予め設定するカウント設定部を備え、ＣＰＵでの高速応答が無くても、タイマ動作の開始や切替えを実現している。斯かる構成により、ＣＰＵクロックを低速で動作させることが可能になり、消費電流の低減が図られる。本発明は、携帯端末装置等の各種電子機器等に適用される。
上記目的を達成するため、本発明の第１の側面は、タイマ要求に応じたタイマ出力を生成するタイマ装置であって、前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を発生するカウンタと、前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部とを備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせる構成である。
斯かる構成により、カウンタでは、第１のカウント値又は第２のカウント値に応じてカウントが生じ、カウント動作中の値と第２のカウント値との差分値が第２のカウント値と比較され、この大小関係により、前記第１のカウント値又は前記第２のカウント値が差分値に更新され、効率的なタイマ切替えが行われる。このような処理は、タイマ要求側のＣＰＵの処理には無関係にタイマ装置側で行われる。これにより、上記目的が達成される。
上記目的を達成するため、本発明の第２の側面は、タイマ要求に応じたタイマ出力を生成するタイマ処理方法であって、前記タイマ要求に関する第１のカウント値を設定する処理と、前記タイマ要求に関する第２のカウント値を設定する処理と、前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を生成する処理と、カウント中の値と前記第２のカウント値との差分値を算出する処理と、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値を前記差分値に更新する処理とを含む構成である。斯かる構成によっても、上記目的が達成される。
上記目的を達成するため、本発明の第３の側面は、コンピュータにより実行させ、タイマ要求に応じたタイマ出力を生成するタイマ処理プログラムであって、前記タイマ要求に関する第１のカウント値を設定するステップと、前記タイマ要求に関する第２のカウント値を設定するステップと、前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を生成するステップと、カウント中の値と前記第２のカウント値との差分値を算出するステップと、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値を前記差分値に更新するステップとを含む構成である。斯かる構成によっても、上記目的が達成される。
上記目的を達成するため、本発明の第４の側面は、タイマ要求に応じたタイマ出力を生成する電子機器であって、前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を発生するカウンタと、前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部とを備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせる構成である。斯かる構成によっても、上記目的が達成される。
上記目的を達成するため、本発明の第５の側面は、タイマ要求に応じたタイマ出力を生成する機能を備える回路装置であって、前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を発生するカウンタと、前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部とを備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせる機能を備える構成である。斯かる構成によっても、上記目的が達成される。
本発明によれば、次の効果が得られる。
(1) 効率的なタイマ生成が可能である。
(2) タイマ要求側のＣＰＵの応答速度が低くても、タイマ動作の開始や切替えを実現することができる。
(3) ＣＰＵ側の消費電流の低減を図ることができる。
〔第１の実施の形態〕
本発明の第１の実施の形態に係るタイマ装置について、図１及び図２を参照して説明する。図１は、タイマ装置の構成例を示す図、図２は、タイマ部の構成例を示す図である。
このタイマ装置２は携帯端末装置等の電子機器に設置されてアプリケーションプログラムの実行により要求される各種のタイマ要求を受け付け、タイマ出力を発生する。そこで、このタイマ装置２には、ハードウェアタイマ部（以下「タイマ部」と称する）４、ＣＰＵ（Central Processing Unit ）６、ＲＡＭ（Random-Access Memory）８、ＲＯＭ（Read-Only Memory）１０等を備え、これらはバス１２によって接続されている。
タイマ部４は、クロック生成部１４からクロック信号を受けるとともに、ＣＰＵ６によって制御され、ＣＰＵ６の各種アプリケーションプログラム等の実行に伴うタイマ要求に応じてタイマ出力を発生する。ＣＰＵ６は、ＲＯＭ１０に格納された各種プログラムを実行する。ＲＯＭ１０には本発明に係るタイマ処理プログラム１１の他、各種アプリケーションプログラム等が格納される。ＲＡＭ８は不揮発性メモリ等で構成されてタイマ部４のワークエリア等として用いられ、この実施の形態ではタイマ値テーブル３２（図３）が設定される。
そして、タイマ部４は、図２に示すように、タイムアップ通知手段としてのフラグレジスタ１８、第１のカウント設定部としてレジスタ２０、第２のカウント設定部としてレジスタ２２、カウンタの一例としてダウンカウンタ２４、差分演算手段としての演算部２６を備えている。フラグレジスタ１８は、ＣＰＵ６からのタイマ要求を受け付け、ダウンカウンタ２４に対し、カウント開始やカウント停止の制御、演算部２６に対する差分演算の制御、ダウンカウンタ２４からカウントアップ通知を受け付け、ＣＰＵ６の処理に対する割込みとして残り時間やタイムアップ通知を発する。レジスタ２０は、第１のカウント値として、後述の第１タイマ値を管理し、レジスタ２２は、第２のカウント値として、後述の第２タイマ値を管理する。ダウンカウンタ２４は、第１タイマ値又は第２タイマ値のダウンカウントを実行し、演算部２６はダウンカウンタ２４のカウント値と第２タイマ値との差分を演算し、その演算結果をフラグレジスタ１８に通知し、ダウンカウンタ差分値をレジスタ２２に通知する。
次に、タイマ生成処理の動作概要について、図３を参照して説明する。図３は、タイマ生成処理の動作概要を示す図である。
ＣＰＵ６側では、複数のアプリケーションプログラムＡＰ１、ＡＰ２・・・ＡＰｎが処理され、その処理に必要なタイマ要求を生起することから、ＣＰＵ６で実行されるアプリケーションプログラムＡＰ１〜ＡＰｎがタイマ要求部６１、６２・・・６ｎを構成することになる。これらタイマ要求部６１〜６ｎからのタイマ要求は、タイマ要求受付処理部２８に取り込まれ、タイマ要求受付処理部２８からタイマ部４にタイマ値差分要求が通知され、タイマ部４からタイマ設定処理部３０に対し残り時間又はタイムアップが通知される。
タイマ値テーブル３２はＲＡＭ８に設定され、このタイマ値テーブル３２には、タイマ要求受付処理部２８からのタイマ値登録により、複数のタイマ値１、２・・・ｎが設定される。このタイマ値テーブル３２からタイマ設定処理部３０に対しタイマ値１〜ｎが通知され、タイマ設定処理部３０からタイマ値テーブル３２には残りタイマ値が通知される。また、タイマ設定処理部３０から発せられたタイムアップ通知はタイムアップ処理部３４に用いられ、このタイムアップ処理部３４からタイマ要求部６１〜６ｎに対しタイムアップ通知が発せられる。
これらの処理において、各タイマ要求部６１〜６ｎからアプリケーションＡＰ１〜ＡＰｎの実行又は生成処理により発せられた新規のタイマ要求がタイマ要求受付処理部２８で受け取られ、タイマ動作状態により各タイマ生成処理が実行される。そこで、動作態様毎に説明する。
(1) タイマ動作が実行されていない場合
タイマ要求受付処理部２８は、ＲＡＭ８内にあるタイマ値テーブル３２の先頭にタイマ値登録を行い、その後、タイマ部４にタイマ値が設定される。タイマ部４は、基本タイミングＴ、例えば、Ｔ＝１０〔msec〕に合せてカウントダウンを行い、カウントアップした場合に、タイマ設定処理部３０に通知する。この通知は、タイマ設定処理部３０に対して割込みにより実行される。
(2) タイマ動作中で新規のタイマ要求を受け取った場合
このタイマ要求が例えば、タイマ値＝'0001'の新規タイマ要求である場合、タイマ部４に残り時間の問い合わせが行われる。タイマ部４が問合わせを受けた場合、タイマ部４から次の基本タイミングＴでタイマ設定処理部３０に残り時間の割込み通知が発せられる。タイマ設定処理部３０では、タイムアップ処理部３４を経由し、タイマ要求部６１〜６ｎの中、タイマ要求のあった該当部にタイムアップ通知が発せられる。
(3) タイマ要求のタイマ値Ｔｄがタイマ動作中のタイマ値Ｔａよりも長い（Ｔａ＜Ｔｄ）場合
タイマ動作中、タイマ値テーブル３２が参照され、動作中のタイマ値Ｔａより長いタイマ値Ｔｄのタイマ要求を受けた場合、タイマ部４に残り時間の問い合わせが発せられる。この問い合わせを受けたタイマ部４は、次の基本タイミングＴでタイマ設定処理部３０に割込みを行い、残り時間を通知する。タイマ設定処理部３０では、要求があったタイマ値から残り時間を減算し、そのタイマ差分値をタイマ値テーブル３２に登録する。タイマ値テーブル３２に複数のタイマ要求が登録されている場合には、それぞれの残りタイマ値を順次に減算し、タイマ値テーブル３２のタイマ値よりも残り時間が小さくなったタイマ値の前に登録する。
(4) タイマ要求のタイマ値Ｔｄがタイマ動作中のタイマ値Ｔａよりも短い（Ｔｄ＜Ｔａ）場合
タイマ動作中に動作中のタイマ値Ｔａよりも短いタイマ値Ｔｄのタイマ要求を受け取った場合には、タイマ部４に新規のタイマ要求値を設定する。タイマ部４は新規要求が設定された次の基本タイミング時点で、動作中のタイマ値の残り時間と新規要求に係るタイマ値とを比較する。この場合の動作は次の通りである。
ａ 動作中のタイマ値の残り時間Ｔｒより新規設定のタイマ値Ｔｄが長い（Ｔｄ＞Ｔｒ）場合
動作中のタイマ動作の継続通知及び残りタイマ値を割込みによりタイマ設定処理部３０に通知する。タイマ設定処理部３０は、新規設定に係るタイマ要求のタイマ値Ｔｄから残りタイマ値を減算してタイマ差分を算出し、その差分をタイマ値テーブル３２に登録する。
ｂ 動作中タイマの残り時間Ｔｒが新規設定のタイマ値Ｔｄより長い（Ｔｒ＞Ｔｄ）場合
動作中のタイマ動作の切替え通知及び残りタイマ値を割込みによりタイマ設定処理部３０に通知する。タイマ設定処理部３０は、新規のタイマ要求をタイマ値テーブル３２の先頭登録値として登録し、先頭にあった動作中タイマ値をタイマ値テーブル３２の２番目に登録する。但し、動作中タイマ値は残りタイマ値から新規タイマ要求のタイマ値を減算したタイマ差分値をタイマ値とする。
ｃ 動作中タイマ値の残り時間Ｔｒと新規設定のタイマ値Ｔｄとが等しい（Ｔｒ＝Ｔｄ）場合
動作中のタイマ値の継続通知及び残り時間を割込み通知によりタイマ設定処理部３０に通知する。タイマ設定処理部３０は、残りタイマ値と新規のタイマ要求のタイマ値とが等しいことから、動作中タイマ値の残り時間Ｔｒと新規設定のタイマ値Ｔｄとが等しいと判断し、新規タイマ要求のタイマ値即ち、差分値＝０として、タイマ値テーブル３２に登録する。また、タイマ設定処理部３０は、タイマ部４に次のタイマ値として、設定されていた値をそのまま設定する。
次に、タイマ値テーブルの処理内容について、図４及び図５を参照して説明する。図４は、タイマ値登録時のタイマ値テーブルを示す図、図５は、タイマ値追加時のタイマ値テーブルを示す図である。
(1) 最初に、タイマ動作の停止中の場合では、タイマ要求１が発行されると、タイマＩとしてタイマ値テーブル３２にタイマ値１、差分＝０（初期値）及び要求元番号１を格納する。ここで、タイマ値、差分及び要求元番号の語義は次の通りである。
タイマ値：要求されたタイマ値
差分：タイマ値テーブル３２に直前に登録されているタイマ値との差分
要求元番号：タイマ要求元のタスク番号
(2) タイマＩの動作中にタイマ要求２（タイマ値２）が発行されると、動作中タイマの残り時間を問い合わせ、残り時間よりもタイマ値２が長い場合にはタイマ値テーブル３２の２番目（タイマIIの位置）にタイマ値２、差分２（タイマ値２−残り時間）、要求元番号２を格納する。
(3) タイマＩ、タイマIIが動作中にタイマ要求４（タイマ値４）が発行されると、動作中タイマの残り時間を問い合わせ、残り時間よりもタイマ値４が長い場合には、差分４＝タイマ値４−残り時間を計算する。差分４とタイマIIの差分２とを比較し、差分４≧差分２の場合には差分４＝差分４−差分２を計算する。図４に示すように、タイマ値テーブル３２（タイマIVの登録時）でタイマIVの位置にタイマ要求の登録を行う。
(4) タイマＩ、タイマII、タイマIVの動作中にタイマ要求３（タイマ値３）が発行されると、動作中の残り時間を問い合わせ、残り時間よりもタイマ値３が長い場合には、差分３＝タイマ値３−残り時間を計算する。差分３とタイマIIの差分２とを比較し、差分３≧差分２の場合には差分３＝差分３−差分２を計算する。差分３とタイマIVの差分４とを比較し、差分３＜差分４の場合には、図５に示すように、タイマ値テーブル３２のタイマIIとタイマIVとの間にタイマIII を挿入する。また、差分４＝差分４−差分３を計算し、タイマ値テーブル３２の差分４を更新する。
(5) 同様に、タイマ要求のタイマ値が動作中（タイマ値テーブル３２に登録済み）のタイマ値より小さい場合にはタイマ値の差分を計算し、差分の序列に対応する箇所にタイマの登録を行う。
次に、タイマ生成処理について、図６を参照して説明する。図６は、タイマ生成処理の処理手順を示すフローチャートである。
タイマ処理プログラムを起動すると、メインルーチンであるタイマ生成処理が実行される。タイマ生成処理では、タイマ要求開始に基づき、タイマ要求受付処理（ステップＳ１）、タイマ設定処理（ステップＳ２）、タイムアップ処理（ステップＳ３）が実行される。タイマ設定処理は、タイマ部４によって実行される。
次に、タイマ要求受付処理について、図７を参照して説明する。図７は、タイマ要求受付処理の処理手順を示すフローチャートである。
このタイマ要求受付処理では、タイマ要求を受け付けた際に、既にタイマ動作中か否かを判断し（ステップＳ１１）、タイマ動作中の場合（ステップＳ１１のＹＥＳ）には、タイマ部４に第２タイマ値を設定し（ステップＳ１２）、タイマ部４に残り時間を問い合わせ（ステップＳ１３）、この処理を終了し、ステップＳ１（図６）にリターンする。
タイマ要求を受け付けた際に、タイマ動作中でない場合（ステップＳ１１のＮＯ）には、タイマ値テーブル３２の先頭値としてタイマ値を登録し（ステップＳ１４）、タイマ部４に第１タイマ値を設定し（ステップＳ１５）、この処理を終了してステップＳ１（図６）にリターンする。
次に、タイマ設定処理について、図８を参照して説明する。図８は、タイマ設定処理の処理手順を示すフローチャートである。
このタイマ設定処理では、タイマ部４の割込み待ち（ステップＳ２１）の後、タイマ部４がカウントアップ状態か否かを判断し（ステップＳ２２）、カウントアップ状態である場合（ステップＳ２２のＹＥＳ）には、タイムアップ処理（ステップＳ３：図６）にリターンする。
カウントアップ状態でない場合（ステップＳ２２のＮＯ）には、残り時間の通知か否かを判断し（ステップＳ２３）、残り時間の通知でない場合（ステップＳ２３のＮＯ）には、残りタイマ値とタイマ値２とを比較し（ステップＳ２４）、残りタイマ値がタイマ値２より多い場合（残りタイマ値＞タイマ値２）には、タイマ値２について、（タイマ値２＝タイマ値１−設定タイマ値）の設定を行い（ステップＳ２５）、タイマ値１、２のタイマ値テーブル３２への設定を行い（ステップＳ２６）、ステップＳ２（図６）にリターンする。
残りタイマ値がタイマ値２と等しい場合（残りタイマ値＝タイマ値２）には、タイマ値２＝０の設定を行い（ステップＳ２７）、ステップＳ２（図６）にリターンする。
残りタイマ値がタイマ値２より少ない場合（残りタイマ値＜タイマ値２）には、タイマ値２について、（タイマ値２＝設定タイマ値−タイマ値１）のタイマ値テーブル３２への設定を行い（ステップＳ２８）、ステップＳ２（図６）にリターンする。
また、残り時間の通知である場合（ステップＳ２３のＹＥＳ）には、タイマ値から残り時間を減算し（ステップＳ２９）、次のタイマ値の登録があるか否かを判断し（ステップＳ３０）、次のタイマ値の登録がある場合には（ステップＳ３０のＹＥＳ）、次の差分値を取り出し（ステップＳ３１）、タイマ値について、（タイマ値≧次の差分値）であるか否かを判断し（ステップＳ３２）、（タイマ値≧次の差分値）である場合（ステップＳ３２のＹＥＳ）には、タイマ値から次の差分値を減算し（ステップＳ３３）、次の差分値を取り出し（ステップＳ３１）、ステップＳ３２の判断に至る。
また、（タイマ値≧次の差分値）でない場合（ステップＳ３２のＮＯ）には、タイマ値テーブル３２にタイマ値、差分値を登録し（ステップＳ３４）、ステップＳ２（図６）にリターンする。この場合、ステップＳ３０において、次のタイマ値登録がない場合にも、ステップＳ３４を経てステップＳ２（図６）にリターンする。
次に、タイムアップ処理について、図９を参照して説明する。図９は、タイムアップ処理の処理手順を示すフローチャートである。
タイムアップ処理（ステップＳ３：図６）では、タイマ要求元番号の取出しを行い（ステップＳ４１）、タイマ要求部６１〜６ｎへのタイムアップ通知を行い（ステップＳ４２）、タイマ値テーブル３２からタイマ値、要求元番号を消去し（ステップＳ４３）、ステップＳ３（図６）にリターンし、次のタイマ要求を待つ。
次に、タイマ部の動作について、図１０を参照して説明する。図１０は、タイマ部の動作を示すフローチャートである。
タイマ部４では、基本タイミングの所定時間として例えば、１０〔msec〕の経過を待ち（ステップＳ５１）、カウント停止か否かを判断し（ステップＳ５２）、カウント停止の場合（ステップＳ５２のＹＥＳ）には、この処理を終了する。
カウント停止でない場合（ステップＳ５２のＮＯ）には、カウント中か否かを判断し（ステップＳ５３）、カウント中でない場合（ステップＳ５３のＮＯ）には、カウント開始か否かを判断し（ステップＳ５４）、カウント開始の場合（ステップＳ５４のＹＥＳ）には、ダウンカウンタ２４にタイマ値１を取り込み（ステップＳ５５）、ステップＳ５１にリターンする。この場合、カウント開始でない場合（ステップＳ５４のＮＯ）にも、ステップＳ５１にリターンする。
また、ステップＳ５３でカウント中の場合（ステップＳ５３のＹＥＳ）には、ダウンカウンタ２４をデクリメント（−１）し（ステップＳ５６）、この減算の結果、ダウンカウンタ２４のカウント値が０か否かを判断し（ステップＳ５７）、カウント値が０でない場合（ステップＳ５７のＮＯ）には、差分演算要求が設定されたか否かを判断し（ステップＳ５８）、設定されていない場合（ステップＳ５８のＮＯ）には、ステップＳ５１にリターンし、差分演算要求が設定された場合（ステップＳ５８のＹＥＳ）には、差分演算処理（ステップＳ５９）を行い、ステップＳ５１にリターンする。
また、ダウンカウンタ２４のカウント値が０の場合（ステップＳ５７のＹＥＳ）には、フラグレジスタ１８にカウントアップフラグを設定し（ステップＳ６０）、ＣＰＵ６にカウントアップ通知の割込みを発行し（ステップＳ６１）、タイマ値１が設定済みか否かを判断し（ステップＳ６２）、設定済みでない場合（ステップＳ６２のＮＯ）には、差分演算要求が設定されたか否かを判断し（ステップＳ６３）、設定されていない場合（ステップＳ６３のＮＯ）には、この処理を終了する。
また、タイマ値１が設定済みの場合（ステップＳ６２のＹＥＳ）には、レジスタ２０からダウンカウンタ２４に値を読み込み（ステップＳ６４）、タイマ設定処理（ステップＳ２：図６）にリターンする。
また、差分演算要求が設定された場合（ステップＳ６３のＹＥＳ）には、差分演算処理（ステップＳ５９）を行い、ステップＳ５１にリターンする。
次に、差分演算処理について、図１１を参照して説明する。図１１は、差分演算処理の処理手順を示すフローチャートである。
差分演算処理では、タイマ値２とダウンカウンタ２４のカウント値との差分を演算し（ステップＳ７１）、ダウンカウンタ２４のカウント値とタイマ値２との比較を行い（ステップＳ７２）、ダウンカウンタ２４のカウント値がタイマ値２より大きい場合には、ダウンカウンタ２４のカウント値をタイマ値１に設定し（ステップＳ７３）、差分をダウンカウンタ２４に設定する（ステップＳ７４）。フラグレジスタ１８に比較結果フラグを設定し（ステップＳ７５）、ＣＰＵ６にタイマ切替え通知の割込みを発行し（ステップＳ７６）、この処理を終了する。
ダウンカウンタ２４のカウント値がタイマ値２より小さいか同一である場合には、差分をレジスタ２２に戻し（ステップＳ７７）、フラグレジスタ１８に比較結果フラグを設定し（ステップＳ７８）、ＣＰＵ６に残り時間通知の割込みを発行し（ステップＳ７９）、この処理を終了する。
次に、タイマ値テーブル処理について、図１２及び図１３を参照して説明する。図１２及び図１３は、タイマ値テーブル処理の処理手順を示すフローチャートである。図１２及び図１３において、Ａは連結する部分である。
タイマ値テーブル処理では、タイマ動作の停止中か否かが判断され（ステップＳ８１）、タイマ動作が停止中の場合（ステップＳ８１のＹＥＳ）には、タイマＩに、
タイマ値に要求されたタイマ値の設定
差分に０（＝初期値）の設定
要求元番号１にタイマ要求元のタスク番号の設定
を行い（ステップＳ８２）、この処理を終了する。
また、タイマ動作が停止中でない場合（ステップＳ８１のＮＯ）には、タイマIIが設定済みか否かが判断され（ステップＳ８３）、設定済みでない場合（ステップＳ８３のＮＯ）には、タイマ部４にタイマ値２を設定し、動作中のタイマ値と新規に要求されたタイマ値２との比較を行う（ステップＳ８４）。
動作中のタイマ値と新規に要求されたタイマ値２との比較処理として、残り時間とタイマ値２とを比較し（ステップＳ８５）、残り時間がタイマ値２より大きい場合（残り時間＞タイマ値２）には、タイマＩからタイマIIに、
タイマ値２にタイマ値１の設定
差分２に（残り時間−タイマ値１）の設定
要求元番号２に要求元番号１の設定
を行い（ステップＳ８６）、タイマ１に、
タイマ値１に要求されたタイマ値２の設定
差分１に０の設定
要求元番号１にタイマ要求元のタスク番号２の設定
を行い（ステップＳ８７）、この処理を終了する。
また、ステップＳ８５において、残り時間とタイマ値２とが等しい場合（残り時間＝タイマ値２）には、タイマIIに、
タイマ値２に要求されたタイマ値２の設定
差分２に０の設定
要求元番号２にタイマ要求元のタスク番号２の設定
を行い（ステップＳ８８）、この処理を終了する。
また、ステップＳ８５において、残り時間よりタイマ値２が大きい場合（残り時間＜タイマ値２）には、タイマIIに、
タイマ値２に要求されたタイマ値２の設定
差分２に（タイマ値２−残り時間）の設定
要求元番号２にタイマ要求元のタスク番号２の設定
を行い（ステップＳ８９）、この処理を終了する。
タイマ２が設定済みの場合（ステップＳ８３のＹＥＳ）には、図１３のステップＳ９０に移行し、ステップＳ９０では、タイマ部４にタイマ値ｎを設定し、動作中のタイマ値と新規に要求されたタイマ値ｎとの比較を行う。
この場合、動作中のタイマ値と新規に要求されたタイマ値ｎとの比較処理として、残り時間とタイマ値ｎとの比較を行い（ステップＳ９１）、残り時間がタイマ値ｎより大きい場合（残り時間＞タイマ値ｎ）には、タイマＩに、
タイマ値１に要求されたタイマ値ｎの設定
差分１に０の設定
要求元番号１にタイマ要求元のタスク番号ｎの設定
を行い（ステップＳ９２）、この処理を終了する。
また、残り時間とタイマ値ｎとが等しい場合（残り時間＝タイマ値ｎ）には、タイマIIに、
タイマ値２に要求されたタイマ値ｎの設定
差分２に０の設定
要求元番号２にタイマ要求元のタスク番号ｎの設定
を行い（ステップＳ９３）、この処理を終了する。
また、残り時間よりタイマ値ｎが大きい場合（残り時間＜タイマ値ｎ）には、タイマ値ｎに（タイマ値ｎ−残り時間）を設定し（ステップＳ９４）、次のタイマ値の登録があるか否かを判断し（ステップＳ９５）、次のタイマ値の登録がない場合（ステップＳ９５のＮＯ）には、タイマ（ｎ）に、
タイマ値ｎに要求されたタイマ値ｎの設定
差分ｎに｛タイマ値ｎ−Σ差分（ｎ−１）｝の設定
要求元番号ｎにタイマ要求元のタスク番号ｎの設定
を行い（ステップＳ９６）、この処理を終了する。
また、次のタイマ値の登録がある場合（ステップＳ９５のＹＥＳ）には、（タイマ値≧次の差分）か否かを判断し（ステップＳ９７）、（タイマ値≧次の差分）である場合（ステップＳ９７のＹＥＳ）には、タイマ値ｎに｛タイマ値ｎ−差分（ｎ−１）｝を設定し（ステップＳ９８）、ステップＳ９５にリターンし、ステップＳ９５、Ｓ９６、Ｓ９７の処理を行う。
ステップＳ９７において、（タイマ値≧次の差分）でない場合（ステップＳ９７のＮＯ）には、タイマ（ｎ）に、
タイマ値ｎに要求されたタイマ値ｎの設定
差分ｎに｛タイマ値ｎ←Σ差分（ｎ−１）｝の設定
要求元番号ｎにタイマ要求元のタスク番号ｎの設定
を行い（ステップＳ９９）、タイマ（ｎ＋１）の更新として、差分（ｎ＋１）に｛差分（ｎ＋１）−差分（ｎ）｝を設定し（ステップＳ１００）、この処理を終了する。
次に、タイマ部とＣＰＵとのタイミング関係について、図１４を参照して説明する。図１４は、タイマ部４のダウンカウンタ２４とＣＰＵ６側のタイマ設定処理部３０との関係を示す処理シーケンスを示す図である。
タイマ部４では、基本タイミングＴ（時間間隔）を以てカウントアップし、タイミングｔ０、ｔ１、ｔ２・・・を発生する。この場合、基本タイミングＴは例えば、１０〔msec〕である。
このようなタイマ部４のタイミングに対し、タイマ設定処理部３０では、ＣＰＵ６側のタスク処理において、例えば、アプリケーションＡＰｎからタイマ要求Ｔｎが発せられ、これに対応する新タイマ要求Ｔｎｎがタイマ部４に設定される。これに対応し、タイマ部４では、カウントアップするタイミングでタイマ動作中のタイマ値と新タイマ要求Ｔｎｎのタイマ値とを比較して両者の差分ΔＴを算出し、この差分ΔＴがタイマ設定処理部３０側に通知される。この差分ΔＴはタイマ値テーブル３２等の更新に用いられる。そして、タイマ要求に対するタイムアップ通知が発せられる。
次に、タイマ要求及びタイムアップ通知の処理について、図１５を参照して説明する。図１５は、タイマ要求に対するタイムアップ通知の生成タイミングを示す図である。
(1) タイマ値として、タイマ要求（００１）、（００３）が発生した場合
図１５Ａに示すように、基本タイミングＴとして例えば、１０〔msec〕のタイミングを設定している場合、タイマ要求ａ（００１）が発生した場合、タイムアップ通知ｂが発せられ、その後、タイマ要求ｃ（００３）が発生した場合、タイムアップ通知ｄが発せられる。
(2) タイマ動作中に他のタイマ要求が発生した場合
図１５Ｂに示すように、タイマ要求ｅ（００７）が発生した場合、タイムアップ通知ｆが発せられる前のタイマ動作中に、タイマ要求ｇ（００６）が発生した場合、この発生時点からタイムアップ通知ｆまでの残り時間３０〔msec〕を表す残り時間通知ｈ（００３）が発せられる。時間経過に従って、タイマ要求ｅに対するタイムアップ通知ｆが発せられた後、タイマ要求ｇに対応するタイムアップ通知ｉが発せられる。この場合、タイムアップ通知ｆを発するまでの残り時間（００３）がタイムアップ通知ｉの時間カウントに利用され、タイムアップ通知ｆから、２０〔msec〕の後にタイムアップ通知ｉが得られている。
また、図１５Ｃに示すように、タイマ要求ｅ（００７）に対するタイマ動作中に、タイマ要求ｊ（００３）が発生した場合、この発生時点からタイムアップ通知ｆまでの残り時間４０〔msec〕の間に、時間経過に従って、タイマ要求ｊに対するタイムアップ通知ｋが発せられ、タイムアップ通知ｋから時間（００１＝１０〔msec〕）が経過した後、タイムアップ通知ｆが発せられることになる。
従って、このようなタイマ生成処理によれば、ＣＰＵ６の消費電流を低減できるとともに、ＣＰＵ６のクロックを低速で動作させることが可能となる。
そして、上記実施の形態によれば、タイマ差分を通知して常時タイマカウントするのは１個のタイマだけで実現しており、これはハードウェア規模の縮小に貢献することとなり、しかも、カウントアップしたタイミングで、予め設定している次のタイマ値を自動的に設定することにより、ＣＰＵとのインターフェースを低減でき、比較的性能の低いＣＰＵでもタイマ動作の切替え等を効率的に行え、実用性の高いタイマ生成が可能となっている。
〔第２の実施の形態〕
次に、本発明の第２の実施の形態について、図１６を参照して説明する。図１６は、回路装置の構成例を示す図である。図１６において、図１と同一部分には同一符号を付してある。
この回路装置１００は、携帯端末装置等、複数のタスク処理に対応するタイミングを必要とする電子機器に搭載される。この回路装置１００は、回路基板１０２に機能部として既述のタイマ装置２（第１の実施の形態）の少なくともタイマ部４を備えている。ＣＰＵ６、ＲＡＭ８、ＲＯＭ１０等の機能部は、電子機器の構成上、タイマ装置２に含ませてもよく、また、電子機器側に設置されているＣＰＵ、ＲＡＭ、ＲＯＭ等を兼用してもよい。また、他の機能部が併設されてもよい。
斯かる構成の回路装置１００によれば、第１の実施の形態で説明した通りの機能が得られ、複数のタスク処理に対応するタイミングを効率的に発生させることができ、ＣＰＵの消費電流を低減させる等、タスク処理に対する負荷を軽減できる。
〔第３の実施の形態〕
次に、本発明の第３の実施の形態について、図１７及び図１８を参照して説明する。図１７は、携帯端末装置の構成例を示す図、図１８は、携帯端末装置の外観を示す図である。
この携帯端末装置２００は、タイマ装置の一例であって、無線部２０４、無線制御部２０６、アプリケーション処理部２０８、メモリ部２１０、２１２、表示部２１４、操作入力部２１６等を備えている。
無線部２０４は、無線制御部２０６により制御され、アンテナ２１８を備えて無線信号による基地局との無線通信を実行し、送信回路及び受信回路を備えている。
無線制御部２０６は、コンピュータで構成され、ＣＰＵ２２０、タイマ部２２２、ベースバンド回路２２４等を備えている。ＣＰＵ２２０は、メモリ部２１０にあるプログラムの実行により、タイマ部２２２の制御やベースバンド回路２２４の制御を行う。タイマ部２２２は、各種タスク処理の時間制御の基礎となる時間を生起する。ベースバンド回路２２４は、受信した無線信号から音声信号やパケットデータの復調や、送信すべき音声信号やパケットデータにより搬送信号の変調等の処理を実行する。
この無線制御部２０６に接続されたメモリ部２１０は、データの読み書きが可能なメモリの一例としてＳＤＲＡＭ（Synchronous Dynamic Random-Access Memory）２２６、データの読み書きが可能であるとともにデータの消失が防止された不揮発性メモリの一例としてのＦＬＡＳＨメモリ２２８等で構成されている。ＳＤＲＡＭ２２６はワークエリアとして用いられる。
また、アプリケーション処理部２０８は、ＣＰＵ２３０、各種の周辺回路部２３２等を備え、各種アプリケーションプログラムの処理を実行する。ＣＰＵ２３０は、メモリ部２１２にあるアプリケーションプログラムの実行により、操作入力部２１６からの入力情報の処理や、表示部２１４の制御等を実行する。
このアプリケーション処理部２０８に接続されたメモリ部２１２は、既述のメモリ部２１０と同様に、データの読み書きが可能なメモリの一例としてＳＤＲＡＭ２３４、データの読み書きが可能であるとともにデータの消失が防止された不揮発性メモリの一例としてＦＬＡＳＨメモリ２３６等で構成され、ＳＤＲＡＭ２３４は同様にワークエリアとして用いられる。
表示部２１４は例えば、ＬＣＤ（Liquid Crystal Display）で構成され、処理結果や処理途上の情報を提示する手段である。また、操作入力部２１６はキーボード等で構成され、文字入力等に用いられる。
そして、この携帯端末装置２００は、図１８に示すように構成することができる。斯かる構成によれば、タイマ部２２２に図１に示すタイマ部４を適用することができ、第１の実施の形態で述べた機能や処理を携帯端末装置２００においても実現することができる。
〔他の実施の形態〕
(1) 上記実施の形態では、カウンタの一例としてダウンカウンタ２４を用いたが、カウンタはカウントアップ動作によって実現しても良く、本発明は、実施の形態の構成に限定されるものではない。
(2) ＣＰＵ６の動作クロックを低減させるため、タイマ部４で持つタイマ値に対応して複数のタイマ値を持たせた構成としてもよい。
(3) 上記実施の形態では、タイマ装置の適用例として携帯端末装置２００を例示したが、本発明は例えば、図１９に示すように、携帯情報端末機（ＰＤＡ：Personal Digital Assistant）３００や、例えば、図２０に示すように、パーソナルコンピュータ４００に適用することができる等、タイマ機能を必要とする各種電子機器に適用できるものであって、実施の形態の機器に限定されるものではない。図１９及び図２０において、図１７と同一部分には同一符号を付してある。
次に、以上述べた本発明のタイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置の形態から抽出される技術的思想を請求項の記載形式に準じて付記として列挙する。本発明に係る技術的思想は上位概念から下位概念まで、様々なレベルやバリエーションにより把握できるものであり、以下の付記に本発明が限定されるものではない。
（付記１） タイマ要求に応じたタイマ出力を生成するタイマ装置であって、
前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、
前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、
前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウントに到達した場合にそれを表すタイマ出力を発生するカウンタと、
前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部と、
を備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせることを特徴とするタイマ装置。
（付記２） 付記１のタイマ装置において、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に前記タイマ値を記憶するとともに、特定のタイマ値と他のタイマ値との差分を前記タイマ値毎に記憶する記憶部と、
前記記憶部から読み出された前記タイマ値又は前記差分値を前記第１のカウント値又は前記第２のカウント値として設定するタイマ設定処理部と、
を備えることを特徴とするタイマ装置。
（付記３） 付記１のタイマ装置において、
前記第１のカウント値又は前記第２のカウント値が前記差分値に更新された際に、その更新されたことをタイマ要求元に通知する通知手段を備えることを特徴とするタイマ装置。
（付記４） 付記１のタイマ装置において、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に前記タイマ値を記憶するとともに、特定のタイマ値と他のタイマ値との差分を前記タイマ値毎に記憶する記憶部と、
前記タイマ要求毎に特定のタイマ値と他のタイマ値との差分を算出し、その差分値を前記タイマ値毎に前記記憶部に記憶させるタイマ要求受付処理部と、
を備えることを特徴とするタイマ装置。
（付記５） タイマ要求に応じたタイマ出力を生成するタイマ処理方法であって、
前記タイマ要求に関する第１のカウント値を設定する処理と、
前記タイマ要求に関する第２のカウント値を設定する処理と、
前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウントに到達した場合にそれを表すタイマ出力を生成する処理と、
カウント中の値と前記第２のカウント値との差分値を算出する処理と、
前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新する処理と、
を含むことを特徴とするタイマ処理方法。
（付記６） 付記５のタイマ処理方法において、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に前記タイマ値を記憶するとともに、特定のタイマ値と他のタイマ値との差分を前記タイマ値毎に記憶部に記憶させる処理と、
前記記憶部から読み出された前記タイマ値又は前記差分値を前記第１のカウント値又は前記第２のカウント値として設定する処理と、
を含むことを特徴とするタイマ処理方法。
（付記７） 付記５のタイマ処理方法において、
前記第１のカウント値又は前記第２のカウント値が前記差分値に更新された際に、その更新されたことをタイマ要求元に通知する処理を含むことを特徴とするタイマ処理方法。
（付記８） 付記５のタイマ処理方法において、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に特定のタイマ値と他のタイマ値との差分を算出し、その差分値を記憶部に前記タイマ値毎に記憶させる処理を含むことを特徴とするタイマ処理方法。
（付記９） コンピュータにより実行させ、タイマ要求に応じたタイマ出力を生成するタイマ処理プログラムであって、
前記タイマ要求に関する第１のカウント値を設定するステップと、
前記タイマ要求に関する第２のカウント値を設定するステップと、
前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウントに到達した場合にそれを表すタイマ出力を生成するステップと、
カウント中の値と前記第２のカウント値との差分値を算出するステップと、
前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新するステップと、
を含むことを特徴とするタイマ処理プログラム。
（付記１０） 付記９のタイマ処理プログラムにおいて、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に前記タイマ値を記憶するとともに、特定のタイマ値と他のタイマ値との差分を前記タイマ値毎に記憶部に記憶させるステップと、
前記記憶部から読み出された前記タイマ値又は前記差分値を前記第１のカウント値又は前記第２のカウント値として設定するステップと、
を含むことを特徴とするタイマ処理プログラム。
（付記１１） 付記９のタイマ処理プログラムにおいて、
前記第１のカウント値又は前記第２のカウント値が前記差分値に更新された際に、その更新されたことをタイマ要求元に通知するステップを含むことを特徴とするタイマ処理プログラム。
（付記１２） 付記９のタイマ処理プログラムにおいて、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に特定のタイマ値と他のタイマ値との差分を算出し、その差分値を記憶部に前記タイマ値毎に記憶させるステップを含むことを特徴とするタイマ処理プログラム。
（付記１３） タイマ要求に応じたタイマ出力を生成する電子機器であって、
前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、
前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、
前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウントに到達した場合にそれを表すタイマ出力を発生するカウンタと、
前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部と、
を備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせることを特徴とする電子機器。
（付記１４） 付記１３の電子機器において、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に前記タイマ値を記憶するとともに、特定のタイマ値と他のタイマ値との差分を前記タイマ値毎に記憶する記憶部と、
前記記憶部から読み出された前記タイマ値又は前記差分値を前記第１のカウント値又は前記第２のカウント値として設定するタイマ設定処理部と、
を備えることを特徴とする電子機器。
（付記１５） 付記１３の電子機器において、
前記第１のカウント値又は前記第２のカウント値が前記差分値に更新された際に、その更新されたことをタイマ要求元に通知する通知手段を備えることを特徴とする電子機器。
（付記１６） 付記１３の電子機器において、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に前記タイマ値を記憶するとともに、特定のタイマ値と他のタイマ値との差分を前記タイマ値毎に記憶する記憶部と、
前記タイマ要求毎に特定のタイマ値と他のタイマ値との差分を算出し、その差分値を前記タイマ値毎に前記記憶部に記憶させるタイマ要求受付処理部と、
を備えることを特徴とする電子機器。
（付記１７） タイマ要求に応じたタイマ出力を生成する機能を備える回路装置であって、
前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、
前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、
前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウントに到達した場合にそれを表すタイマ出力を発生するカウンタと、
前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部と、
を備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせる機能を備えることを特徴とする回路装置。
（付記１８） 付記１７の回路装置において、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に前記タイマ値を記憶するとともに、特定のタイマ値と他のタイマ値との差分を前記タイマ値毎に記憶する記憶部と、
前記記憶部から読み出された前記タイマ値又は前記差分値を前記第１のカウント値又は前記第２のカウント値として設定するタイマ設定処理部と、
を備えることを特徴とする回路装置。
（付記１９） 付記１７の回路装置において、
前記第１のカウント値又は前記第２のカウント値が前記差分値に更新された際に、その更新されたことをタイマ要求元に通知する通知手段を備えることを特徴とする回路装置。
（付記２０） 付記１７の回路装置において、
複数のタイマ要求に関する複数のタイマ値を受け、タイマ要求毎に前記タイマ値を記憶するとともに、特定のタイマ値と他のタイマ値との差分を前記タイマ値毎に記憶する記憶部と、
前記タイマ要求毎に特定のタイマ値と他のタイマ値との差分を算出し、その差分値を前記タイマ値毎に前記記憶部に記憶させるタイマ要求受付処理部と、
を備えることを特徴とする回路装置。
以上説明したように、本発明の最も好ましい実施の形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
本発明によれば、コンピュータで実行されるアプリケーションプログラム等の複数のタスク処理からのタイマ要求に対応するタイマ生成に関し、効率的なタイマ生成、タイマ動作の開始や切替えを実現することができ、有用である。
第１の実施の形態に係るタイマ装置の構成例を示す図である。 タイマ部の構成例を示す図である。 タイマ処理の動作概要を示す図である。 タイマ値登録時のタイマ値テーブルを示す図である。 タイマ値追加時のタイマ値テーブルを示す図である。 タイマ処理の処理手順を示すフローチャートである。 タイマ要求受付処理の処理手順を示すフローチャートである。 タイマ設定処理の処理手順を示すフローチャートである。 タイムアップ処理の処理手順を示すフローチャートである。 タイマ部の動作を示すフローチャートである。 差分演算処理の処理手順を示すフローチャートである。 タイマ値テーブルの処理の処理手順を示すフローチャートである。 タイマ値テーブルの処理の処理手順を示すフローチャートである。 タイマ部とＣＰＵとの関係を示す処理シーケンスを示す図である。 タイマ要求に対するタイムアップ通知の生成タイミングを示す図である。 第２の実施の形態に係る回路装置の構成例を示す図である。 第３の実施の形態に係る携帯端末装置の構成例を示す図である。 携帯端末装置の外観を示す図である。 他の実施の形態に係る携帯情報端末機の外観を示す図である。 他の実施の形態に係るパーソナルコンピュータの外観を示す図である。
符号の説明
２ タイマ装置
４ タイマ部
１８ フラグカウンタ
２０、２２ レジスタ
２４ ダウンカウンタ
２６ 演算部
６１〜６ｎ タイマ要求部
２８ タイマ要求受付処理部
３０ タイマ設定処理部
３２ タイマ値テーブル
３４ タイムアップ処理部
１００ 回路装置
２００ 携帯端末装置
３００ 携帯情報端末機
４００ パーソナルコンピュータ

Claims (5)

  1. タイマ要求に応じたタイマ出力を生成するタイマ装置であって、
    前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、
    前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、
    前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を発生するカウンタと、
    前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部と、
    を備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせることを特徴とするタイマ装置。
  2. タイマ要求に応じたタイマ出力を生成するタイマ処理方法であって、
    前記タイマ要求に関する第１のカウント値を設定する処理と、
    前記タイマ要求に関する第２のカウント値を設定する処理と、
    前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を生成する処理と、
    カウント中の値と前記第２のカウント値との差分値を算出する処理と、
    前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値を前記差分値に更新する処理と、
    を含むことを特徴とするタイマ処理方法。
  3. コンピュータにより実行させ、タイマ要求に応じたタイマ出力を生成するタイマ処理プログラムであって、
    前記タイマ要求に関する第１のカウント値を設定するステップと、
    前記タイマ要求に関する第２のカウント値を設定するステップと、
    前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を生成するステップと、
    カウント中の値と前記第２のカウント値との差分値を算出するステップと、
    前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値を前記差分値に更新するステップと、
    を含むことを特徴とするタイマ処理プログラム。
  4. タイマ要求に応じたタイマ出力を生成する電子機器であって、
    前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、
    前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、
    前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を発生するカウンタと、
    前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部と、
    を備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせることを特徴とする電子機器。
  5. タイマ要求に応じたタイマ出力を生成する機能を備える回路装置であって、
    前記タイマ要求に関する第１のカウント値が設定される第１のカウント設定部と、
    前記タイマ要求に関する第２のカウント値が設定される第２のカウント設定部と、
    前記第１のカウント値又は前記第２のカウント値をカウントし、該カウント値が前記第１のカウント値又は前記第２のカウント値に到達した場合にそれを表すタイマ出力を発生するカウンタと、
    前記カウンタのカウント中の値と前記第２のカウント設定部にある前記第２のカウント値との差分値を算出する演算部と、
    を備え、前記差分値と前記第２のカウント値との大小関係に応じて前記第１のカウント値又は前記第２のカウント値が前記差分値に更新され、前記カウンタをカウントさせる機能を備えることを特徴とする回路装置。
JP2006042819A 2006-02-20 2006-02-20 タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 Pending JP2007220026A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006042819A JP2007220026A (ja) 2006-02-20 2006-02-20 タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置
US11/442,235 US7536580B2 (en) 2006-02-20 2006-05-30 System and method for generating timer output corresponding to timer request from plurality of processes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006042819A JP2007220026A (ja) 2006-02-20 2006-02-20 タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置

Publications (1)

Publication Number Publication Date
JP2007220026A true JP2007220026A (ja) 2007-08-30

Family

ID=38429799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006042819A Pending JP2007220026A (ja) 2006-02-20 2006-02-20 タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置

Country Status (2)

Country Link
US (1) US7536580B2 (ja)
JP (1) JP2007220026A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219845B2 (en) * 2007-05-09 2012-07-10 Microsoft Corporation Timer service uses a single timer function to perform timing services for both relative and absolute timers
US7893772B1 (en) * 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter
DE102010003538A1 (de) * 2010-03-31 2011-10-06 Robert Bosch Gmbh Verfahren zur Überprüfung von Signal- und Modulaktivitäten in einem Timermodul und Timermodul
EP2746874A3 (en) * 2012-12-19 2017-11-08 Seiko Epson Corporation Electronic device having power generation function, control method of electronic device having power generation function, and portable electronic device having power generation function, and control method of portable electronic device having power generation function

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688545A (en) * 1979-12-21 1981-07-18 Toshiba Corp Control system of time limit circuit
JPS629418A (ja) * 1985-07-05 1987-01-17 Fujitsu Ltd タイマ制御方式
JPH11102298A (ja) * 1997-09-25 1999-04-13 Nec Kofu Ltd タイマ制御方法、その回路、およびそのプログラム記録 媒体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105486A (ja) * 1984-10-30 1986-05-23 Canon Inc タイマ装置
JP2625105B2 (ja) 1986-05-21 1997-07-02 日本電気株式会社 タイマ装置
US5185880A (en) * 1989-06-05 1993-02-09 Matsushita Electric Industrial Co., Ltd. Stored instructions executing type timing signal generating system
JPH0728554A (ja) 1993-07-13 1995-01-31 Fujitsu Ltd タイマのカウント方式
US5758137A (en) * 1995-10-26 1998-05-26 International Business Machines Corporation Method and system for processing timer requests within a computer
US5838957A (en) * 1996-02-01 1998-11-17 International Business Machines Corporation Multi-stage timer implementation for telecommunications transmission
JP2000259429A (ja) 1999-03-11 2000-09-22 Mitsubishi Electric Corp タイマー管理装置および方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688545A (en) * 1979-12-21 1981-07-18 Toshiba Corp Control system of time limit circuit
JPS629418A (ja) * 1985-07-05 1987-01-17 Fujitsu Ltd タイマ制御方式
JPH11102298A (ja) * 1997-09-25 1999-04-13 Nec Kofu Ltd タイマ制御方法、その回路、およびそのプログラム記録 媒体

Also Published As

Publication number Publication date
US20070198869A1 (en) 2007-08-23
US7536580B2 (en) 2009-05-19

Similar Documents

Publication Publication Date Title
US7904740B2 (en) Power supply efficiency optimization
JP5635628B2 (ja) ネットワークアクセスモジュールの電源管理方法及び装置
WO2011064933A1 (ja) 節電通知システム、端末装置、方法及びプログラム
US9898068B2 (en) Semiconductor device, electronic device, and method for controlling semiconductor device
US20110145559A1 (en) System and method for controlling central processing unit power with guaranteed steady state deadlines
EP3591947A1 (en) Broadcast receiver queue adjustment method, apparatus, storage medium, and electronic device
JP2002290340A (ja) 情報処理装置、クロック制御方法
JP2007220026A (ja) タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置
CN107506251B (zh) 对智能设备进行复位的方法及装置
JP5932346B2 (ja) 半導体装置、それを用いた無線通信端末及び回路間通信システム
JP3070527B2 (ja) 無線携帯端末
KR20130040485A (ko) 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법
JP2006190104A (ja) 並列計算装置
KR20070112660A (ko) 전원관리장치 및 그 방법
US8700926B2 (en) System and method of tuning a dynamic clock and voltage switching algorithm based on workload requests
CN111338905A (zh) 应用节点数据处理方法及装置
JP2000112756A (ja) Ｃｐｕ動作制御装置および方法
JP5662909B2 (ja) ユーザ端末、及び通信方法
EP3168712B1 (en) System-on-chip (soc) and method for dynamically optimizing power consumption in the soc
JP2005115620A (ja) タスク管理方法及びタスク管理手段を有する電子機器
KR100452844B1 (ko) 절전기능을 갖는 휴대용 단말기 및 그 제어방법
JP7302303B2 (ja) 画像処理装置、画像処理方法、及びプログラム
CN108601044B (zh) 网络制式的切换方法、装置、存储介质及移动终端
JP6478861B2 (ja) 電子機器
CN113489507A (zh) 无线通信模组、无线通信模组的控制方法、以及板卡

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101207