JP2625105B2 - タイマ装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の被制御装置の動作タイミングを個々に
制御する装置に利用する。特に、被制御装置毎に計時お
よびタイムアウトの検出を行うタイマ装置に関する。本
発明は、移動無線通信装置における各無線機の呼出応答
のタイミング制御や、時分割で複数の装置を制御する分
野に用いるに適する。

〔概 要〕

本発明は、複数の被制御装置に対してそれぞれタイマ
番号を割り当て、それぞれのタイマ番号に対応してタイ
マ値の記憶、更新およびタイムアウトの検出を行うタイ
マ装置において、 計時中のタイマ値、さらにはタイムアウトが生じたタ
イマ番号を外部装置から読出し可能とすることにより、 被制御装置のタイミングを自由に管理し、さらにタイ
ムアウトが生じるまでの残り時間の管理を可能とするも
のである。

〔従来例〕

複数の被制御装置の動作タイミングを個々に制御する
ために、それぞれの被制御装置に対応して計時およびタ
イムアウトの検出を行うタイマ装置が用いられる。

このようなタイマ装置では、外部の装置、例えば被制
御装置を制御する制御部からタイマ番号およびタイマ値
を受け取り、これらを記憶装置に格納する。タイマ番号
順にタイマ値を読出してその値をデクリメントし、再び
記憶装置の同じアドレスに格納する。これを一定の周期
で行うことにより、複数の被制御装置のそれぞれに対す
る時間を測定することができる。

従来のタイマ装置では、制御部からのタイマ番号およ
びタイマ値を、FIFO等のインタフェイスバッファを用い
てデータバス情報として受信する。記憶装置から読出し
たタイマ値が所定の値になったときには、対応する被制
御装置にタイムアウトが生じたとして、そのタイマ番号
を制御部に通知する。タイムアウトが生じたタイマ番号
を通知するためには、そのタイマ番号をインタフェイス
バッファに格納し、この状態で制御部に割込み信号を送
出する。

〔発明が解決しようとする問題点〕

しかし、従来のタイマ装置では、制御部とのタイマ番
号およびタイマ値の授受は、インタフェイスバッファを
介して行っていた。このため、制御部からは、タイムア
ウトが生じたタイマ番号を知ることができるだけで、タ
イマ値を直接に知ることはできなかった。したがって、
現時刻の残り時間等を知ることはできなかった。

本発明は、以上の問題点を解決するため、外部の装置
から直接に個々のタイマ値を知ることのできるタイマ装
置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の第一の発明のタイマ装置は、タイマ毎にその
タイマの残り時間を示すタイマ値をそのタイマに対応し
たアドレスに記憶するRAMと、このRAMのデータバスに接
続され、前記RAMの記憶している個々のタイマ値を一定
の時間間隔で読み出しタイムアウトが生じていたか否か
を判定してタイムアウトが生じているときは外部の制御
手段にその旨を通知し、タイムアウトが生じていないと
きはタイマ値を１減算して出力する演算手段と、個々の
タイマに対応するアドレスを出力する第一のカウント
と、タイムアウトが生じたタイマを識別するための第一
の特定情報を供給する第一の特定情報出力手段と、タイ
ムアウトが生じたタイマの情報を格納するためのアドレ
スの下位情報を出力する第二のカウンタと、タイムアウ
トが生じたタイマの情報を格納するためのアドレスの一
定の値の上位情報を第二の特定情報として供給する第二
の特定情報出力手段と、前記演算手段の出力する１減算
したタイマ値を前記RAMのデータバスに出力し、前記演
算手段がタイムアウトが生じていると判定したときは、
前記第一のカウンタの出力に前記第一の特定情報をタイ
ムアウトフラグとして付加した値をタイムアウトしたタ
イマの情報として前記RAMのデータバスに出力する第一
の切替手段と、前記RAMの記憶しているタイマ値を読み
出すときまたは前記RAMに１減算したタイマ値を格納す
るときに前記第一のカウンタの出力を前記RAMのアドレ
スバスに与え、タイマがタイムアウトしていると判定さ
れた場合には、タイムアウトしているタイマの情報を格
納するアドレスとして前記第二のカウンタの出力および
前記第二の特定情報を前記RAMのアドレスバスに与える
第二の切替手段とを備えたことを特徴とする。

本発明の第二の発明のタイマ装置は、前記の第一の発
明のタイマ装置にさらに、RAMのデータバスには制御手
段との間にデータの送受ができるインタフェース回路が
設けられ、第二の切替手段は、制御手段からのアドレス
をRAMのアドレスバスに与える手段を含み、RAMは制御手
段から与えられたアドレスに基づいてRAMから読み出し
たタイマ値またはタイムアウトしているタイマの情報を
データバスに出力する手段を含むことを特徴とする。

〔作 用〕

本発明のタイマ装置は、タイマ値を記憶している記憶
装置に、外部の装置から直接にアクセスできる。さら
に、記憶装置にタイムアウトが生じたタイマ番号を格納
している場合には、タイマ値だけでなく既にタイムアウ
トが生じたタイマ番号に関する情報を蓄えることがで
き、外部の装置からこれらを読出すことができる。

〔実施例〕

第１図は本発明実施例タイマ装置のブロック構成図で
ある。この実施例は、複数の被制御装置の動作タイミン
グを制御している制御部１に接続した例を示す。

インタフェイス回路２は、16ビット構成の制御データ
バス11を介して制御部１に接続される。インタフェイス
回路２は16ビット構成のデータバス12に接続される。デ
ータバス12にはさらに、記憶装置３、演算回路４および
切替ゲート回路５が接続される。演算回路４は、割り込
み信号線14を介して制御部１に接続され、16ビット構成
のデータバス15を介して切替ゲート回路５の第一の入力
に接続される。切替ゲート回路５の第二の入力には、３
ビット構成の特定情報線16と、13ビット構成のアドレス
バス17とが接続される。

カウンタ６は、アドレスバス17を介して、切替ゲート
回路５の第二の入力と、切替ゲート回路８の第一の入力
とに接続される。カウンタ７は、７ビット構成のアドレ
スバス19を介して、切替ゲート回路８の第二の入力に接
続される。切替ゲート回路８の第二の入力にはさらに、
６ビット構成の特定情報線18が接続される。切替ゲート
回路８の第三の入力には、制御アドレスバス20を介し
て、制御部１が接続される。切替ゲート回路８の出力
は、13ビット構成のアドレスバス13を介して、記憶装置
３に接続される。

制御部１から記憶装置３にタイマ値を設定するには、
制御アドレスバス20にタイマ番号を供給し、制御データ
バス11にタイマ値を供給する。このとき、切替ゲート回
路８により、制御アドレスバス20とアドレスバス13を接
続する。これにより、記憶装置３のタイマ番号で指定さ
れるアドレスに、そのタイマ番号に対応してタイマ値を
格納する。

タイマ値の更新を行うには、切替ゲート回路８により
アドレスバス17とアドレスバス13とを接続し、カウンタ
６の出力で記憶装置３のアドレスを指定する。これによ
り記憶装置３から読出したタイマ値が「０」、「１」以
外のときに、演算回路４でその値から「１」を減算し、
データバス15、切替ゲート回路５およびデータバス12を
介して、記憶装置３の同じアドレスに更新した値を書込
む。

記憶装置３から読出したタイマ値が「０」のときに
は、そのタイマ番号のタイマ値が指定されていないこと
を示す。

タイマ値が「１」のときには、そのタイマ番号にタイ
ムアウトが生じたことを示す。この場合には、演算回路
４から制御部１に割り込み要求を出力するとともに、カ
ウンタ６の出力と特定情報線16とをデータバス12に接続
し、カウンタ７の出力と特定情報線８とをアドレスバス
13に接続する。特定情報線16は「１、０、０」の３ビッ
トの特定情報を供給し、これをタイムアウトフラグとし
て、カウンタ６の出力しているタイマ番号の上位桁に付
加する。特定情報線18は「１、１、１、１、１、１」の
６ビットの特定情報を供給し、これをカウンタ７の出力
している値の上位桁に付加して、16進数表示で「1F80
H」以降のアドレスを指定する。これにより、記憶装置
３内のタイマ値を記憶している領域と異なる領域に、タ
イマウトが生じた番号（以下「タイムアウトタイマ番
号」という）を格納する。

カウンタ６、７のリセット、制御部１から記憶装置３
へのアクセスについては後述する。

第２図は記憶装置３内の記憶領域の分布を示す。

「０」から16進数表示で「1F7FH」がタイマ値の格納
領域であり、カウンタ６によりそのアドレス情報が生成
される。「1F80H」以降の領域がタイムアウトタイマ番
号の格納領域である。この格納領域には、「１、０、
０」の３ビットで示されるタイムアウトフラグと、タイ
ムアウトタイマ番号が格納される。ただし、これらの二
つの領域を全て使用する必要はなく、タイマ番号の最大
値によりその領域の大きさを最適に決めることができ
る。

第３図は本実施例装置のタイムチャートを示す。この
タイムチャートを参照して本実施例の動作を詳細に説明
する。

時刻T₀ないしT₂の２スロットの間には、切替ゲート回
路８をカウンタ６の接続状態にして、カウンタ６が出力
しているアドレス情報（タイマ番号に対応）を記憶装置
３に入力し、記憶装置３からデータバス12にデータ（タ
イマ値）を出力する。時刻T₁のスロットの後半で、演算
回路４が、タイマ値のデータが「すべて０」、「１」ま
たはそれ以外かを判断する。「すべて０」の場合にはタ
イマ値が未設定であることを示す。「１」の場合にはタ
イマタイムアウトの状態であることを示す。

「すべて０」のときには、時刻T₂ないしT₅の３スロッ
ト間も、切替ゲート回路８をカウンタ６に接続した状態
のままとする。さらに、切替ゲート５をカウンタ６の出
力するアドレスバス17側に選択し、データバス12にアド
レス情報および「１、０、０」の特定情報を出力する。
このとき、記憶装置３をディスエーブル状態にし、デー
タを出力しないようにする。また時刻T₄から開始するス
ロットでカウンタ６の出力値を「１」増加させ、演算回
路４によりその値をチェックし、カウンタ６が「最大の
タイマ番号＋１」のアドレス情報を出力していないかを
判断する。

「最大のタイマ番号＋１」のアドレス情報を出力して
いる場合には、時刻T₅から開始するスロットでカウンタ
６、７をクリアして、それぞれ最初のタイマ番号に対応
するアドレスと、最初のタイムアウトタイマ番号を格納
するためのアドレスとに設定する。ここで、制御部１か
ら割り込み予約が設定されているときには、この予約に
応答する処理を行う。すなわち、時刻T₅において演算回
路４から制御部１に割り込み要求を出力し、時刻T₅から
次の周期の時刻t₀までの３スロットル間に、切替ゲート
回路８で制御アドレスバス20を選択状態とし、記憶装置
３を読出し可能にして、記憶装置３の記憶内容をデータ
バス12に送出する。切替ゲート回路５の出力をオープン
状態とし、データバス12にデータの送出を禁止する。ま
た、この３スロット間には、インタフェイス回路２を制
御データバス11と接続状態にする。これにより、制御部
１が直接に記憶装置３にアクセスすることができる。

カウンタ６の出力が「最大のタイマ番号＋１」のアド
レス情報と異なる場合には、時刻t₄にカウンタ６の値を
「＋１」増加させる。カウンタ７の値は増減させない。
時刻T₅には割り込み要求を出力せず、時刻T₀の状態に移
行する。

タイマ値のデータが「１」すなわちタイマタイムアウ
トの状態のときには、時刻T₂〜T₅の３スロットの間に切
替ゲート回路８でカウンタ７を選択して、カウンタ７の
出力に特定情報線18の特定情報を付加してアドレスバス
13に送出し、記憶装置３のアドレスを指定する。これに
より、記憶装置３は、タイムアウトタイマ番号を格納す
べきアドレスが指定される。このときさらに、切替ゲー
ト回路５により、カウンタ６のタイマ番号と特定信号線
16のタイムアウトフラグとの和をデータバス12に送出す
る。この状態で、時刻T₃で始まるスロットの後半に、付
加情報の付いたタイムアウトタイマ番号を記憶装置３に
書込む。また、時刻T₄で始まるスロットの開始時にカウ
ンタ６、７の値をそれぞれ「＋１」増加させる。時刻T₅
以降は、カウンタ６の出力が「最大のタイマ番号＋１」
の場合と同様の処理またはこの値とは異なる場合と同様
の処理を行う。

タイマ値のデータが「０」でも「１」でもない場合に
は、データバス12上のタイマ値を演算回路４が時刻T₂に
ラッチし、この値から「１」を減算し、時刻T₂〜T₄の２
タイムスロットの間に、切替ゲート回路５を介してデー
タバス12に出力する。切替ゲート回路８は、カウンタ６
をアドレスバス13に接続する。記憶装置３は、時刻T
₄に、減算回路４の出力値をカウンタ６の指定するアド
レスに格納する。さらに、時刻T₄には、カウンタ６がそ
の値を「＋１」増加させ、次のタイマ番号に対応するア
ドレス情報を出力する。切替ゲート回路５はカウンタ６
の出力をデータバス12に接続し、演算回路４はカウンタ
６の出力したアドレス情報をチェックする。演算回路４
によるカウンタ６の出力チェックの後は、カウンタ６の
出力が「最大のタイマ番号＋１」の場合と同様の処理ま
たはこの値とは異なる場合と同様の処理を行う。

図示していないが、本実施例装置は、各構成要素にタ
イミング信号を供給するタイミング制御部を含む。

以上のように、本実施例装置では、時刻T₃から次の周
期の開始時までの３スロットの間に、記憶装置３と制御
部１とを直接に接続する。これにより、タイクアウトタ
イマ番号および各タイマ番号に対応するタイマ値の読出
しならびにタイマ値の設定が可能である。

〔発明の効果〕

以上説明したように、本発明のタイマ装置は、その記
憶装置に記憶しているタイマ値を外部の装置、例えば制
御部から直接に読出すことができる。さらに、記憶装置
にタイムアウトが生じたタイマ番号を格納している場合
には、タイマ値だけでなく既にタイムアウトが生じたタ
イマ番号に関する情報を蓄えることができ、外部の装置
からこれらを読出すことができる。したがって、複数の
被制御装置の動作タイミングを制御する外部装置に接続
して、この外部装置により被制御装置の動作タイミング
を制御する場合には、制御シーケンスのタイミングを自
由に管理できるとともに、残り時間の管理を行うことが
できる。さらに、多数のタイミングタイマをセットで
き、個々のタイムアウトを検出することができる。

本発明のタイマ装置は、移動無線通信装置における各
無線機の呼出応答のタイミング制御や、時分割で複数の
装置を制御する分野に用いて、効率のよいタイミング制
御を行うことができる効果がある。

【図面の簡単な説明】 第１図は本発明実施例タイマ装置のブロック構成図。 第２図は記憶領域を示す図。 第３図はタイムチャート。 １……制御部、２……インタフェイス回路、３……記憶
装置、４……演算回路、５、８……切替ゲート回路、
６、７……カウンタ、11……制御データバス、12……デ
ータバス、13……アドレスバス、14……割り込み信号
線、15……データバス、16、18……特定情報線、17、19
……アドレスバス、20……制御アドレスバス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉原 博 横須賀市武１丁目2356番地 日本電信電 話株式会社通信網第二研究所内 審査官 野元 久道 (56)参考文献 特開 昭58−5854（ＪＰ，Ａ) 特開 昭61−55740（ＪＰ，Ａ) 特開 昭60−147866（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】タイマ毎にそのタイマの残り時間を示すタ
   イマ値をそのタイマに対応したアドレスに記憶するRAM
   と、 このRAMのデータバスに接続され、前記RAMの記憶してい
   る個々のタイマ値を一定の時間間隔で読み出しタイムア
   ウトが生じていたか否かを判定してタイムアウトが生じ
   ているときは外部の制御手段にその旨を通知し、タイム
   アウトが生じていないときはタイマ値を１減算して出力
   する演算手段と、 個々のタイマに対応するアドレスを出力する第一のカウ
   ンタと、 タイムアウトが生じたタイマを識別するための第一の特
   定情報を供給する第一の特定情報出力手段と、 タイムアウトが生じたタイマの情報を格納するためのア
   ドレスの下位情報を出力する第二のカウンタと、 タイムアウトが生じたタイマの情報を格納するためのア
   ドレスの一定の値の上位情報を第二の特定情報として供
   給する第二の特定情報出力手段と、 前記演算手段の出力する１減算したタイマ値を前記RAM
   のデータバスに出力し、前記演算手段がタイムアウトが
   生じていると判定したときは、前記第一のカウンタの出
   力に前記第一の特定情報をタイムアウトフラグとして付
   加した値をタイムアウトしたタイマの情報として前記RA
   Mのデータバスに出力する第一の切替手段と、 前記RAMの記憶しているタイマ値を読み出すときまたは
   前記RAMに１減算したタイマ値を格納するときに前記第
   一のカウンタの出力を前記RAMのアドレスバスに与え、
   タイマがタイムアウトしていると判定された場合には、
   タイムアウトしているタイマの情報を格納するアドレス
   として前記第二のカウンタの出力および前記第二の特定
   情報を前記RAMのアドレスバスに与える第二の切替手段
   と を備えたことを特徴とするタイマ装置。
2. 【請求項２】タイマ毎にそのタイマの残り時間を示すタ
   イマ値をそのタイマに対応したアドレスに記憶するRAM
   と、 このRAMのデータバスに接続され、前記RAMの記憶してい
   る個々のタイマ値を一定の時間間隔で読み出しタイムア
   ウトが生じていたか否かを判定してタイムアウトが生じ
   ているときは外部の制御手段にその旨を通知し、タイム
   アウトが生じていないときはタイマ値を１減算して出力
   する演算手段と、 個々のタイマに対応するアドレスを出力する第一のカウ
   ンタと、 タイムアウトが生じたタイマを識別するための第一の特
   定情報を供給する第一の特定情報出力手段と、 タイムアウトが生じたタイマの情報を格納するためのア
   ドレスの下位情報を出力する第二のカウンタと、 タイムアウトが生じたタイマの情報を格納するためのア
   ドレスの一定の値の上位情報を第二の特定情報として供
   給する第二の特定情報出力手段と、 前記演算手段の出力する１減算したタイマ値を前記RAM
   のデータバスに出力し、前記演算手段がタイムアウトが
   生じていると判定したときは、前記第一のカウンタの出
   力に前記第一の特定情報をタイムアウトフラグとして付
   加した値をタイムアウトしているタイマの情報として前
   記RAMのデータバスに出力する第一の切替手段と、 前記RAMの記憶しているタイマ値を読み出すときまたは
   前記RAMに１減算したタイマ値を格納するときに前記第
   一のカウンタの出力を前記RAMのアドレスバスに与え、
   タイマがタイムアウトしていると判定された場合には、
   タイムアウトしているタイマの情報を格納するアドレス
   として前記第二のカウンタの出力および前記第二の特定
   情報を前記RAMのアドレスバスに与える第二の切替手段
   と を備え、 前記RAMのデータバスには前記制御手段との間にデータ
   の送受ができるインタフェース回路が設けられ、 前記第二の切替手段は、前記制御手段からのアドレスを
   前記RAMのアドレスバスに与える手段を含み、 前記RAMは前記制御手段から与えられたアドレスに基づ
   いて前記RAMから読み出したタイマ値または前記タイム
   アムトしているタイマの情報を前記データバスに出力す
   る手段を含む ことを特徴とするタイマ装置。