JPS6039996A - デイジタル通話路方式 - Google Patents
デイジタル通話路方式Info
- Publication number
- JPS6039996A JPS6039996A JP14862083A JP14862083A JPS6039996A JP S6039996 A JPS6039996 A JP S6039996A JP 14862083 A JP14862083 A JP 14862083A JP 14862083 A JP14862083 A JP 14862083A JP S6039996 A JPS6039996 A JP S6039996A
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- dtb
- output
- odrg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は通信情報を交換接続する通話路方式に係り、特
に情報を直接制御系装置に収容しソフトウェア制御によ
って実時間の交換接続を行うディジクル通話路方式に関
する。
に情報を直接制御系装置に収容しソフトウェア制御によ
って実時間の交換接続を行うディジクル通話路方式に関
する。
（２）従来技術と問題点
従来のディジタル交換システムば第１図に示す構成にな
っている。電話機・ファクシミリなどの端末ＴＭがそれ
ぞれ加入者回路ＬＮを介して通話路装置５ＰＮＷと接続
され、通話路装置はトランク回路ＴＲＫを介して局線を
含む中継線と接続されている。各装置は通話路制御装置
５ＰＣＢを介して中央Ｍ御装置ＣＣと接続され、ＣＣに
は主記憶装置ＭＭが接続されている。通話路装置５ＰＮ
Ｗとして従来は通信端末或いは中継線からのテイジクル
情報を、１つの線路（）＼イウエイ）上に時分割多重化
し、その情報の時間位置くタイムスト１ソト）の順に、
メモリヘ一時蓄枯し、次に任意の順に読出して、タイム
スロ・ノドを入替えて交換機能を実現する時間スイッチ
方式を採用してし１ろ。
っている。電話機・ファクシミリなどの端末ＴＭがそれ
ぞれ加入者回路ＬＮを介して通話路装置５ＰＮＷと接続
され、通話路装置はトランク回路ＴＲＫを介して局線を
含む中継線と接続されている。各装置は通話路制御装置
５ＰＣＢを介して中央Ｍ御装置ＣＣと接続され、ＣＣに
は主記憶装置ＭＭが接続されている。通話路装置５ＰＮ
Ｗとして従来は通信端末或いは中継線からのテイジクル
情報を、１つの線路（）＼イウエイ）上に時分割多重化
し、その情報の時間位置くタイムスト１ソト）の順に、
メモリヘ一時蓄枯し、次に任意の順に読出して、タイム
スロ・ノドを入替えて交換機能を実現する時間スイッチ
方式を採用してし１ろ。
このとき容量的に不足するときは同一タイムスロットの
情報を異なるハイウェイ間で入替える空間スイッチを、
前記時間スイ・ノチと組合せ、多段接続することがある
。この方式では通信端末数が少ないときなど小容量の通
話路に対しても時努割多車回路・分離回路などハードウ
ェアとして大規模な装置となり、不経済となる欠点があ
った。
情報を異なるハイウェイ間で入替える空間スイッチを、
前記時間スイ・ノチと組合せ、多段接続することがある
。この方式では通信端末数が少ないときなど小容量の通
話路に対しても時努割多車回路・分離回路などハードウ
ェアとして大規模な装置となり、不経済となる欠点があ
った。
（３）発明の目的
本発明の目的は前述の欠点を改善し、従来の通話路系装
置と制御系装置とを一体化することにより経済的で融通
性のある通話路方式を提供することにある。
置と制御系装置とを一体化することにより経済的で融通
性のある通話路方式を提供することにある。
（４）発明の構成
前述の目的を達成するための本発明の構成は、加入者線
または中継線を中央制御装置のテークハスに直接接続す
るだめの一時蓄積レジスタと、該蓄積レジスタのデータ
バスにおける割付アドレスを中央制御装置が任意に設定
する手段とを設け、接続制御情報に対応して出側または
入側の蓄積レジスタのアドレスを、順次配列し、中央制
御装置が入側蓄積レジスタと出側蓄積レジスタとの間の
情報転送を、連続したアドレス順に行うことにより、交
換接続することである。
または中継線を中央制御装置のテークハスに直接接続す
るだめの一時蓄積レジスタと、該蓄積レジスタのデータ
バスにおける割付アドレスを中央制御装置が任意に設定
する手段とを設け、接続制御情報に対応して出側または
入側の蓄積レジスタのアドレスを、順次配列し、中央制
御装置が入側蓄積レジスタと出側蓄積レジスタとの間の
情報転送を、連続したアドレス順に行うことにより、交
換接続することである。
（５）発明の実施例
第２図は本発明の一実施例の構成を示すブロック図で、
第１図中Ｂ１〜Ｂｉはそれぞれの加入者回路、通話路装
置、トランク回路を簡易一体化して、それぞれ回線対応
に設けられている。通信端末ＴＭからの入線ＩＮはイン
クフェースＩＦを介して入力レジスタＩＮＲＧと接続さ
れ、該レジスタはデータバスＤＴＢに接続されている。
第１図中Ｂ１〜Ｂｉはそれぞれの加入者回路、通話路装
置、トランク回路を簡易一体化して、それぞれ回線対応
に設けられている。通信端末ＴＭからの入線ＩＮはイン
クフェースＩＦを介して入力レジスタＩＮＲＧと接続さ
れ、該レジスタはデータバスＤＴＢに接続されている。
同様にデータバスＤＴＢに接続された出力レジスタ０Ｄ
ＲＧは、インタフェースＯＦと接続され、出線ＯＵＴが
設けられている。アドレス設定レジスタＡＳＲがデータ
バスと接続されており、アドレスバスからのデータとア
ドレス設定レジスタＡＳＲとの一致を調べるアドレス一
致回路ＡＤＣか設りられている。ＡＤＣの出力は制御バ
スＣＢからの書込信号ＷＲを受けて制御される制御回路
ＣＴ Ｌを介して出力情報レジスタ０ＤＲＧへの書込み
を制御する。これらの回路、即ちＩＦ、ＩＮＲＧ。
ＲＧは、インタフェースＯＦと接続され、出線ＯＵＴが
設けられている。アドレス設定レジスタＡＳＲがデータ
バスと接続されており、アドレスバスからのデータとア
ドレス設定レジスタＡＳＲとの一致を調べるアドレス一
致回路ＡＤＣか設りられている。ＡＤＣの出力は制御バ
スＣＢからの書込信号ＷＲを受けて制御される制御回路
ＣＴ Ｌを介して出力情報レジスタ０ＤＲＧへの書込み
を制御する。これらの回路、即ちＩＦ、ＩＮＲＧ。
０ＤＲＧ、ＯＦ、ＡＳＲ，ＡＤＣ，ＣＴＬばそれぞれ加
入者線または中継線対応に１組ずつ設けられるものであ
る。中央制御装置ＣＣと主記憶装置ＭＭは従来と同様に
設けられ、各ハスと接続される。したがっ゛ζ出力情報
レジスタ０ＤＲＧについて、データバス上のアドレス割
付が可変である。
入者線または中継線対応に１組ずつ設けられるものであ
る。中央制御装置ＣＣと主記憶装置ＭＭは従来と同様に
設けられ、各ハスと接続される。したがっ゛ζ出力情報
レジスタ０ＤＲＧについて、データバス上のアドレス割
付が可変である。
このとき、汎用マイクロプロセッサが有している順番の
アドレスにデータを転送できるような命令例えは「ブロ
ック転送命令」 ［ストリング処理命令」或いはＩ−直
接メモリアクセス、転送機能」を使用し、交換処理を行
う。例えば入力レジスタＩＮＲＧに入線Δ、Ｂ、Ｃかこ
の順で、それぞれの入力レジスタＩＮＲＧに接続され、
これらの入線に対応した通信端末の人力情報が出線δ、
ｂ、（、に接続されＣいるとする。また、それぞれの入
力レジスタＩＮＲＧは、ｙ番゛地、ｙ＋１島地、ｙト２
番［［ｊにそれぞれ固定的に割（＝Ｊられているものと
する。このとき、Δ→ｂ、Ｂ ｃ、Ｃ−＝ａとの接続を
、■図しているとき、出線ａ； ｂ、ｃが接続された出
力レジスタ０ＤＲＧに閏するアドレス設定レジスタの値
をｘ ＋ １番地、ｘ＋２番地、Ｘ番地と設定しておく
。次に第３図のフローチャー１・に示ずプログラムを使
用し、ブロック転送命令によって人線へ、＋３．’Ｃの
入力レジスタの先頭アドレスであるｙ番地から順に人力
情報を読取り、Ｘ番地から＋ｇ４に出力レジスタ０ＤＲ
Ｇに転送する。即ち第３図ｆａｔ図のフローチャートに
示すように、定期的に割込まれるクロック割込みを制御
装置ＣＣか受けると、割込み解析処理が起動され、クロ
ック割込みであることが確認されると、次に転送回線数
を読み出す。この転送回線数は、本システムの回線収容
規模により予めメモリＭＭ等に与えられる加入者データ
と同様に与えられる。そして連続転送処理で、入力レジ
スタＩＮＲＧ側はシーケンシャルに読み出され、出力レ
ジスタ○ＤＲＧへは指定されたア１−レスのものへ吉き
込まれる。第３図（ｂ１図にはこの制ｆｆｆｌｌの具体
的なプ１コグラム例を］ｆりず。まずＩＮ ＡＸで割込
め表示トシスクの内容をレジスタＡ Ｘ −読み出し、
７：す込みヒツトかあるか、ないかをＪＺでチェックず
ろ。次にクロック割込み処理であるとき、ＭＯＶＥ Ｃ
Ｘにより回１８！数（転送すべき回数）値をレジスタＣ
Ｘ−１坑め、出し、ＲＥ Ｉ） Ｍ ＯＶ・・Ｓで入力
レジスタ側から出力レジスタ（則へデータを繰り返しく
転送すべき回数分）転送する。そして割込め前の状態へ
１丁ぐＥＴで戻る。
アドレスにデータを転送できるような命令例えは「ブロ
ック転送命令」 ［ストリング処理命令」或いはＩ−直
接メモリアクセス、転送機能」を使用し、交換処理を行
う。例えば入力レジスタＩＮＲＧに入線Δ、Ｂ、Ｃかこ
の順で、それぞれの入力レジスタＩＮＲＧに接続され、
これらの入線に対応した通信端末の人力情報が出線δ、
ｂ、（、に接続されＣいるとする。また、それぞれの入
力レジスタＩＮＲＧは、ｙ番゛地、ｙ＋１島地、ｙト２
番［［ｊにそれぞれ固定的に割（＝Ｊられているものと
する。このとき、Δ→ｂ、Ｂ ｃ、Ｃ−＝ａとの接続を
、■図しているとき、出線ａ； ｂ、ｃが接続された出
力レジスタ０ＤＲＧに閏するアドレス設定レジスタの値
をｘ ＋ １番地、ｘ＋２番地、Ｘ番地と設定しておく
。次に第３図のフローチャー１・に示ずプログラムを使
用し、ブロック転送命令によって人線へ、＋３．’Ｃの
入力レジスタの先頭アドレスであるｙ番地から順に人力
情報を読取り、Ｘ番地から＋ｇ４に出力レジスタ０ＤＲ
Ｇに転送する。即ち第３図ｆａｔ図のフローチャートに
示すように、定期的に割込まれるクロック割込みを制御
装置ＣＣか受けると、割込み解析処理が起動され、クロ
ック割込みであることが確認されると、次に転送回線数
を読み出す。この転送回線数は、本システムの回線収容
規模により予めメモリＭＭ等に与えられる加入者データ
と同様に与えられる。そして連続転送処理で、入力レジ
スタＩＮＲＧ側はシーケンシャルに読み出され、出力レ
ジスタ○ＤＲＧへは指定されたア１−レスのものへ吉き
込まれる。第３図（ｂ１図にはこの制ｆｆｆｌｌの具体
的なプ１コグラム例を］ｆりず。まずＩＮ ＡＸで割込
め表示トシスクの内容をレジスタＡ Ｘ −読み出し、
７：す込みヒツトかあるか、ないかをＪＺでチェックず
ろ。次にクロック割込み処理であるとき、ＭＯＶＥ Ｃ
Ｘにより回１８！数（転送すべき回数）値をレジスタＣ
Ｘ−１坑め、出し、ＲＥ Ｉ） Ｍ ＯＶ・・Ｓで入力
レジスタ側から出力レジスタ（則へデータを繰り返しく
転送すべき回数分）転送する。そして割込め前の状態へ
１丁ぐＥＴで戻る。
斯くして筒中な命令でも極めて効率良く交換制御を可能
としている。
としている。
中央制御装置の１リノ作としては３ ｋ Ｉｌｚのサン
プリンク周波数を使用した音声を主体とした交１黛処理
を行う場合、１２５μｓ毎に１回の上記の転送動作を実
行することて１−５い。人わｊ（、出線Ｃま通常のマイ
クロプロセ、すを使用した場合でも２０回線程度収容可
能となる。
プリンク周波数を使用した音声を主体とした交１黛処理
を行う場合、１２５μｓ毎に１回の上記の転送動作を実
行することて１−５い。人わｊ（、出線Ｃま通常のマイ
クロプロセ、すを使用した場合でも２０回線程度収容可
能となる。
以上は出力線につい−で、可変ア１−し・スを設定し７
だが入線側を可変アドレスとしても同（イ、に動作さ一
已ることができる。また人力レジスフ、出力レシン、り
７Ｓどの加入者線、または中継わ１１刻応部も、ＬＳＩ
回路で実現することで、経済的なシステムを構成できる
。
だが入線側を可変アドレスとしても同（イ、に動作さ一
已ることができる。また人力レジスフ、出力レシン、り
７Ｓどの加入者線、または中継わ１１刻応部も、ＬＳＩ
回路で実現することで、経済的なシステムを構成できる
。
（６）発明の効果
このようにして本発明によると従来のディジタル交換シ
ステムにおける通話路装置を使用するごと゛なく、加入
者対応に準備したレジスタ類を使用するごとで小容量の
交換機を経済的に構成することができる。情報について
プログラムがＨｊｌＥ Ｗｆきするから、動作に融通性
があり、また入線・出線を増設するときり１応か容易で
ある。
ステムにおける通話路装置を使用するごと゛なく、加入
者対応に準備したレジスタ類を使用するごとで小容量の
交換機を経済的に構成することができる。情報について
プログラムがＨｊｌＥ Ｗｆきするから、動作に融通性
があり、また入線・出線を増設するときり１応か容易で
ある。
、１．１ｇ１面の筒中４ダ説明
第１図は従来のティンクル交換システムの４．Ｉ＋成を
示す図、 第２図は本発明の一実施例の構成を示すブロック図、 第３図の（ａｌｌは第２し１の動作フローチー１・−ト
、（Ｌ＋＋図はプログラム例を示す。
示す図、 第２図は本発明の一実施例の構成を示すブロック図、 第３図の（ａｌｌは第２し１の動作フローチー１・−ト
、（Ｌ＋＋図はプログラム例を示す。
］゛Ｍ一端末 Ｓ Ｐ Ｎ Ｗ−通話路装置Ｓ Ｐ Ｃ
Ｂ−通話路制御装置斤 ＩＮＲＧ−−人力レジスタ ＯＤ ＲＧ−一出力情報し・ジスタ ΔＳＲ−アドレス設定レジスタ ＡＤＣ−アドレス一致回路 特許出願人 富士通株式会社 代理人 弁理士 鈴木栄祐
Ｂ−通話路制御装置斤 ＩＮＲＧ−−人力レジスタ ＯＤ ＲＧ−一出力情報し・ジスタ ΔＳＲ−アドレス設定レジスタ ＡＤＣ−アドレス一致回路 特許出願人 富士通株式会社 代理人 弁理士 鈴木栄祐
Claims (1)
- 加入者゛線または中継線を中央制御装置のデータバスに
直接接続するための一時蓄積レジスタと、該？ｉｉ積レ
ジスタのデータバスにおりる割付アドレスを中央制御装
置が任意に設定する手段とを設げ、接続制御情報に対応
して出側または入側の蓄積レジスタのアドレスを、順次
配列し、中央制御装置が入側茫積レジスタと出側蓄積レ
ジスタとの間の情報転送を、連続したアドレス順に行う
ことにより、交換接続することを特徴とするディジクル
通話路方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14862083A JPS6039996A (ja) | 1983-08-13 | 1983-08-13 | デイジタル通話路方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14862083A JPS6039996A (ja) | 1983-08-13 | 1983-08-13 | デイジタル通話路方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039996A true JPS6039996A (ja) | 1985-03-02 |
Family
ID=15456852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14862083A Pending JPS6039996A (ja) | 1983-08-13 | 1983-08-13 | デイジタル通話路方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039996A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6618461B2 (en) * | 2001-02-12 | 2003-09-09 | General Electric Company | Systems and methods to enhance passive containment cooling system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159805A (en) * | 1978-06-05 | 1979-12-18 | Western Electric Co | Time division exchange system |
-
1983
- 1983-08-13 JP JP14862083A patent/JPS6039996A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159805A (en) * | 1978-06-05 | 1979-12-18 | Western Electric Co | Time division exchange system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6618461B2 (en) * | 2001-02-12 | 2003-09-09 | General Electric Company | Systems and methods to enhance passive containment cooling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010220B1 (ko) | 시분할 스위칭 시스템 및 스위치 장치의 입출력 포트간의 연결 제어 방법 | |
| US4382294A (en) | Telephone switching control arrangement | |
| JPH0311159B2 (ja) | ||
| JPS6023557B2 (ja) | 時分割多重データワード転送装置 | |
| EP0289733B1 (en) | Switching method for integrated voice/data communications | |
| JPS6039996A (ja) | デイジタル通話路方式 | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JPS5923667B2 (ja) | 扱者介入呼処理方式 | |
| JP3194924B2 (ja) | 電子交換機 | |
| JP3533186B2 (ja) | 制御メモリのデータ転送装置及び転送方法 | |
| JPS632194B2 (ja) | ||
| JPS58188990A (ja) | ボタン電話装置の制御方式 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JP2972210B2 (ja) | 時間スイツチ制御方法 | |
| JPS58225761A (ja) | 熱予備方式 | |
| JPS62120758A (ja) | 専用プロセツサによるｄチヤネル分離方式 | |
| JPS5896490A (ja) | デイジタル交換機のプロセツサ間デ−タ転送制御方式 | |
| JPS62128653A (ja) | 複数パス接続方式 | |
| JPS59167157A (ja) | 時分割交換機 | |
| JPS6317279B2 (ja) | ||
| JPH01194594A (ja) | ディジタル交換機 | |
| JPH06101744B2 (ja) | Ｄチヤネルパケツト分離方式 | |
| JPH0151226B2 (ja) | ||
| JPS59127458A (ja) | 可変通信網の構成方式 | |
| JPS59125193A (ja) | 競合防止方式 |