JP2000112756A - Ｃｐｕ動作制御装置および方法 - Google Patents
Ｃｐｕ動作制御装置および方法Info
- Publication number
- JP2000112756A JP2000112756A JP10286688A JP28668898A JP2000112756A JP 2000112756 A JP2000112756 A JP 2000112756A JP 10286688 A JP10286688 A JP 10286688A JP 28668898 A JP28668898 A JP 28668898A JP 2000112756 A JP2000112756 A JP 2000112756A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- clock
- clock signal
- operation control
- processing load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵが常に動作していなければならない場
合にも適用できるようし、且つクロックマージンを抑え
ることにより、ＣＰＵの消費電力低減の効果を更に高め
ることができるＣＰＵ動作制御装置および方法を提供す
る。 【解決手段】 異なる周波数のクロック信号を発生する
クロック発生部３２を設け、クロック制御部３３では、
ＣＰＵ処理負荷検出部３３２ａが、ＣＰＵ３１１での各
種動作制御プログラムの実行状態に基づきＣＰＵ３１１
の処理負荷を検出し、クロック信号選択制御部３３２ｂ
が、ＣＰＵ処理負荷検出部３３２ａの検出結果に応じ
て、クロック発生部３２より発生するクロック信号を選
択してＣＰＵ３１１に供給する。
合にも適用できるようし、且つクロックマージンを抑え
ることにより、ＣＰＵの消費電力低減の効果を更に高め
ることができるＣＰＵ動作制御装置および方法を提供す
る。 【解決手段】 異なる周波数のクロック信号を発生する
クロック発生部３２を設け、クロック制御部３３では、
ＣＰＵ処理負荷検出部３３２ａが、ＣＰＵ３１１での各
種動作制御プログラムの実行状態に基づきＣＰＵ３１１
の処理負荷を検出し、クロック信号選択制御部３３２ｂ
が、ＣＰＵ処理負荷検出部３３２ａの検出結果に応じ
て、クロック発生部３２より発生するクロック信号を選
択してＣＰＵ３１１に供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック源から供
給されるクロック信号を基に各種動作制御プログラムを
実行する中央処理装置（ＣＰＵ）の動作を制御するＣＰ
Ｕ動作制御装置に関し、特に、ＣＰＵの消費電力低減方
法の改良に関する。
給されるクロック信号を基に各種動作制御プログラムを
実行する中央処理装置（ＣＰＵ）の動作を制御するＣＰ
Ｕ動作制御装置に関し、特に、ＣＰＵの消費電力低減方
法の改良に関する。
【０００２】
【従来の技術】従来、ＣＰＵの消費電力低減方法とし
て、ＣＰＵのＨＡＬＴまたはそれに類する機能（ＳＴＯ
Ｐなど）を使用するものがある。
て、ＣＰＵのＨＡＬＴまたはそれに類する機能（ＳＴＯ
Ｐなど）を使用するものがある。
【０００３】図５は、このＨＡＬＴ機能を使用してＣＰ
Ｕの消費電力を低減する場合のＣＰＵの稼動状態および
ＨＡＬＴ状態を示すタイムチャートである。図５（ａ）
が、ＣＰＵの稼動率の低い状態が多い場合の一例を示す
タイムチャートであり、図５（ｂ）が、ＣＰＵの稼動率
の低い状態が少ない場合の一例を示すタイムチャートで
ある。図５に示すように、従来のＣＰＵ消費電力低減方
法では、ＣＰＵが稼動率の低い状態に遷移すると、タイ
マ割込みを設定してＨＡＬＴ状態、つまり、ＣＰＵが停
止（またはそれに近い）状態になり、そして、ＣＰＵ
は、タイマのインターバル毎にＨＡＬＴを解除され一連
の動作を行なった後に再びＨＡＬＴ状態になる。
Ｕの消費電力を低減する場合のＣＰＵの稼動状態および
ＨＡＬＴ状態を示すタイムチャートである。図５（ａ）
が、ＣＰＵの稼動率の低い状態が多い場合の一例を示す
タイムチャートであり、図５（ｂ）が、ＣＰＵの稼動率
の低い状態が少ない場合の一例を示すタイムチャートで
ある。図５に示すように、従来のＣＰＵ消費電力低減方
法では、ＣＰＵが稼動率の低い状態に遷移すると、タイ
マ割込みを設定してＨＡＬＴ状態、つまり、ＣＰＵが停
止（またはそれに近い）状態になり、そして、ＣＰＵ
は、タイマのインターバル毎にＨＡＬＴを解除され一連
の動作を行なった後に再びＨＡＬＴ状態になる。
【０００４】つまり、この従来方法によれば、ＣＰＵの
稼動率が低い状態では、ＨＡＬＴ機能によりＣＰＵを停
止（またはそれに近い）状態にすることで、ＣＰＵの消
費電力を低減するものである。
稼動率が低い状態では、ＨＡＬＴ機能によりＣＰＵを停
止（またはそれに近い）状態にすることで、ＣＰＵの消
費電力を低減するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来方法では、 （ａ）ＨＡＬＴ機能によりＣＰＵを停止状態にするた
め、常に、ＣＰＵが動作していなければならない状況に
おいては適用できない。
来方法では、 （ａ）ＨＡＬＴ機能によりＣＰＵを停止状態にするた
め、常に、ＣＰＵが動作していなければならない状況に
おいては適用できない。
【０００６】（ｂ）また、図５（ａ）に示すように、Ｈ
ＡＬＴ間のインターバルがある程度長ければＣＰＵの消
費電力低減の効果を上げられるが、図５（ｂ）に示すよ
うに、ＨＡＬＴ間のインターバルが短いような場合に
は、ＣＰＵの消費電力低減の効果を上げることができな
い。
ＡＬＴ間のインターバルがある程度長ければＣＰＵの消
費電力低減の効果を上げられるが、図５（ｂ）に示すよ
うに、ＨＡＬＴ間のインターバルが短いような場合に
は、ＣＰＵの消費電力低減の効果を上げることができな
い。
【０００７】（ｃ）また、ＨＡＬＴ状態中に、ＣＰＵを
動作させる必要が発生した場合等の突発事態には対応し
にくい。ただし、割り込み要因の追加によりある程度対
応可能である。
動作させる必要が発生した場合等の突発事態には対応し
にくい。ただし、割り込み要因の追加によりある程度対
応可能である。
【０００８】（ｄ）また、タイマ割り込みのための付加
回路が必要である。
回路が必要である。
【０００９】といった問題点があった。
【００１０】また、従来では、ＣＰＵを動作するクロッ
ク周波数は、最大の稼動率（ＣＰＵでの最大の処理負
荷）をもとに設定している。このため、上記従来方法に
あっては、ＨＡＬＴ状態以外のＣＰＵの動作状態時には
上記設定された最大の周波数クロックを固定的に使用す
ることになる。
ク周波数は、最大の稼動率（ＣＰＵでの最大の処理負
荷）をもとに設定している。このため、上記従来方法に
あっては、ＨＡＬＴ状態以外のＣＰＵの動作状態時には
上記設定された最大の周波数クロックを固定的に使用す
ることになる。
【００１１】ところが、ＣＰＵの動作中は、図５に示す
如く、ＣＰＵの処理負荷レベルは常に一定ではなく、最
大の周波数クロックで動作しなくて済む程度の低処理負
荷状態も存在するのが一般的である。このように、従来
方法では、ＣＰＵの最大の稼動率に合わせてクロックマ
ージンを大きくとっており、ＣＰＵの動作状態中に固定
の最大周波数クロックを使用することで、低処理負荷時
でもＣＰＵを高速動作させ無駄に電力を消費することと
なっていた。
如く、ＣＰＵの処理負荷レベルは常に一定ではなく、最
大の周波数クロックで動作しなくて済む程度の低処理負
荷状態も存在するのが一般的である。このように、従来
方法では、ＣＰＵの最大の稼動率に合わせてクロックマ
ージンを大きくとっており、ＣＰＵの動作状態中に固定
の最大周波数クロックを使用することで、低処理負荷時
でもＣＰＵを高速動作させ無駄に電力を消費することと
なっていた。
【００１２】そこで、本発明では、上記問題点を解消
し、ＣＰＵが常に動作していなければならない場合にも
適用できるようし、且つクロックマージンを抑えること
により、ＣＰＵの消費電力低減の効果を更に高めること
ができるＣＰＵ動作制御装置および方法を提供すること
を目的とする。
し、ＣＰＵが常に動作していなければならない場合にも
適用できるようし、且つクロックマージンを抑えること
により、ＣＰＵの消費電力低減の効果を更に高めること
ができるＣＰＵ動作制御装置および方法を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、クロック源から供給されるクロ
ック信号を基に各種動作制御プログラムを実行する中央
処理装置（ＣＰＵ）の動作を制御するＣＰＵ動作制御装
置において、異なる周波数のクロック信号を発生するク
ロック発生手段と、前記ＣＰＵでの各種動作制御プログ
ラムの実行状態に基づき該ＣＰＵの処理負荷を検出する
ＣＰＵ処理負荷検出手段と、該ＣＰＵ処理負荷検出手段
の検出結果に応じて、前記クロック発生手段より発生す
るクロック信号を選択して前記ＣＰＵに供給するクロッ
ク信号選択制御手段とを具備することを特徴とする。
め、請求項１の発明は、クロック源から供給されるクロ
ック信号を基に各種動作制御プログラムを実行する中央
処理装置（ＣＰＵ）の動作を制御するＣＰＵ動作制御装
置において、異なる周波数のクロック信号を発生するク
ロック発生手段と、前記ＣＰＵでの各種動作制御プログ
ラムの実行状態に基づき該ＣＰＵの処理負荷を検出する
ＣＰＵ処理負荷検出手段と、該ＣＰＵ処理負荷検出手段
の検出結果に応じて、前記クロック発生手段より発生す
るクロック信号を選択して前記ＣＰＵに供給するクロッ
ク信号選択制御手段とを具備することを特徴とする。
【００１４】また、請求項２の発明は、請求項１の発明
において、クロック発生手段は、可変周波数発振器を含
み、前記クロック信号選択制御手段は、前記ＣＰＵ処理
負荷検出手段の検出結果に応じて、前記可変周波数発振
器の発振周波数を可変設定することを特徴とする。
において、クロック発生手段は、可変周波数発振器を含
み、前記クロック信号選択制御手段は、前記ＣＰＵ処理
負荷検出手段の検出結果に応じて、前記可変周波数発振
器の発振周波数を可変設定することを特徴とする。
【００１５】また、請求項３の発明は、請求項１の発明
において、クロック発生手段は、既存の周辺回路部の動
作クロック信号を発生するクロック発生回路であること
を特徴とする。
において、クロック発生手段は、既存の周辺回路部の動
作クロック信号を発生するクロック発生回路であること
を特徴とする。
【００１６】また、請求項４の発明は、クロック源から
供給されるクロック信号を基に各種動作制御プログラム
を実行する中央処理装置（ＣＰＵ）の動作を制御するＣ
ＰＵ動作制御方法において、異なる周波数のクロック信
号を発生するクロック発生手段を設け、前記ＣＰＵでの
各種動作制御プログラムの実行状態に基づき該ＣＰＵの
処理負荷を検出し、該検出結果に応じて、前記クロック
発生手段より発生するクロック信号を選択して前記ＣＰ
Ｕに供給することを特徴とする。
供給されるクロック信号を基に各種動作制御プログラム
を実行する中央処理装置（ＣＰＵ）の動作を制御するＣ
ＰＵ動作制御方法において、異なる周波数のクロック信
号を発生するクロック発生手段を設け、前記ＣＰＵでの
各種動作制御プログラムの実行状態に基づき該ＣＰＵの
処理負荷を検出し、該検出結果に応じて、前記クロック
発生手段より発生するクロック信号を選択して前記ＣＰ
Ｕに供給することを特徴とする。
【００１７】また、請求項５の発明は、請求項４の発明
において、クロック発生手段は、可変周波数発振器を含
み、該可変周波数発振器の発振周波数を可変設定するこ
とにより前記ＣＰＵに供給するクロック信号を発生させ
ることを特徴とする。
において、クロック発生手段は、可変周波数発振器を含
み、該可変周波数発振器の発振周波数を可変設定するこ
とにより前記ＣＰＵに供給するクロック信号を発生させ
ることを特徴とする。
【００１８】また、請求項６の発明は、請求項４の発明
において、ＣＰＵに供給するクロックの選択先として、
既存の周辺回路部の動作クロック信号を発生するクロッ
ク発生回路が含まれることを特徴とする。
において、ＣＰＵに供給するクロックの選択先として、
既存の周辺回路部の動作クロック信号を発生するクロッ
ク発生回路が含まれることを特徴とする。
【００１９】
【発明の実施の形態】以下、本発明に係る一実施の形態
を添付図面を参照して詳細に説明する。
を添付図面を参照して詳細に説明する。
【００２０】図１は、本発明に係わるＣＰＵ動作制御装
置を適用したＰＨＳ移動端末装置１０の概略構成を示す
ブロック図である。尚、この例では、後でクロック動作
を説明するにあたり必要な構成部分のみを開示し、他の
構成部分は省略している。図１に示すように、このＰＨ
Ｓ移動端末装置１０は、無線部１、ＰＩＡＦＳ部２、制
御部３、時計部４、表示部５、キー入力部６、記憶部７
から構成されている。
置を適用したＰＨＳ移動端末装置１０の概略構成を示す
ブロック図である。尚、この例では、後でクロック動作
を説明するにあたり必要な構成部分のみを開示し、他の
構成部分は省略している。図１に示すように、このＰＨ
Ｓ移動端末装置１０は、無線部１、ＰＩＡＦＳ部２、制
御部３、時計部４、表示部５、キー入力部６、記憶部７
から構成されている。
【００２１】このＰＨＳ移動端末装置１０において、制
御部３は、記憶部７内に記憶される各種動作制御プログ
ラムを読み出して実行することにより無線部１、ＰＩＡ
ＦＳ部２、時計部４、表示部５、キー入力部６の動作制
御を行う。例えば、この制御部３は、記憶部７内に記憶
する「通信制御プログラム」を読み出して実行すること
により「無線部１」での通信動作を制御し、また、この
制御部３は、記憶部７から「ＰＩＡＦＳ（ピアフ：PHS
Internet Access Forum Standard）制御プログラ
ム」を読み出して実行することにより、ＰＩＡＦＳ伝送
制御手順を使って３２kbpsでデータ通信を行うべくＰＩ
ＡＦＳ部２を制御する。また、この制御部３は、記憶部
７から「時計制御プログラム」を読み出して実行するこ
とにより「時計部４」の計時等の動作を制御する。ま
た、この制御部３は、記憶部７から「キー・表示制御プ
ログラム」を読み出して実行することにより、キー入力
部６および表示部５それぞれの動作を制御する。
御部３は、記憶部７内に記憶される各種動作制御プログ
ラムを読み出して実行することにより無線部１、ＰＩＡ
ＦＳ部２、時計部４、表示部５、キー入力部６の動作制
御を行う。例えば、この制御部３は、記憶部７内に記憶
する「通信制御プログラム」を読み出して実行すること
により「無線部１」での通信動作を制御し、また、この
制御部３は、記憶部７から「ＰＩＡＦＳ（ピアフ：PHS
Internet Access Forum Standard）制御プログラ
ム」を読み出して実行することにより、ＰＩＡＦＳ伝送
制御手順を使って３２kbpsでデータ通信を行うべくＰＩ
ＡＦＳ部２を制御する。また、この制御部３は、記憶部
７から「時計制御プログラム」を読み出して実行するこ
とにより「時計部４」の計時等の動作を制御する。ま
た、この制御部３は、記憶部７から「キー・表示制御プ
ログラム」を読み出して実行することにより、キー入力
部６および表示部５それぞれの動作を制御する。
【００２２】尚、この時、制御部３では、これら各種動
作制御プログラムの実行状態に基づきＣＰＵ３１１での
処理負荷を検出し、この検出結果に応じて、それぞれ異
なる周波数を持つクロック信号を選択的にＣＰＵ３１１
に供給する制御を行う。
作制御プログラムの実行状態に基づきＣＰＵ３１１での
処理負荷を検出し、この検出結果に応じて、それぞれ異
なる周波数を持つクロック信号を選択的にＣＰＵ３１１
に供給する制御を行う。
【００２３】図２は、図１に示す制御部３の全体構成を
示すブロック図であり、ＣＰＵ部３１、クロック発生部
３２、クロック制御部３３から構成される。
示すブロック図であり、ＣＰＵ部３１、クロック発生部
３２、クロック制御部３３から構成される。
【００２４】ここで、ＣＰＵ部３１は、クロック制御部
３３からクロック信号の供給を受けて動作し、図１に示
す記憶部７に記憶される各種動作制御プログラムを読み
出して実行するＣＰＵ（中央処理装置）３１１とその周
辺回路から構成される。
３３からクロック信号の供給を受けて動作し、図１に示
す記憶部７に記憶される各種動作制御プログラムを読み
出して実行するＣＰＵ（中央処理装置）３１１とその周
辺回路から構成される。
【００２５】また、クロック発生部３２は、上記ＣＰＵ
部３１で使用するクロック信号を生成するものであり、
発振器３２１〜３２３および分周器３２４から構成され
る。発振器３２１は周波数ｆ1のクロック信号を出力
し、発振器３２２は周波数ｆ2のクロック信号を出力す
る。発振器（可変周波数発振器）３２３は周波数ｆ3L〜
ｆ3Hのクロック信号を出力する。更に、分周器３２４は
発振器３２１より出力する周波数ｆ1のクロック信号を
周波数ｆ11のクロック信号と周波数ｆ12のクロック信号
として出力する。そして、これらｆ1、ｆ11、ｆ12、ｆ
2、ｆ3H〜ｆ3Lの各クロック信号の周波数の間には、
「周波数が高い：ｆ1＞ｆ11＞ｆ12＞ｆ2＞ｆ3H＞ｆ3L：
周波数が低い」の関係があるものとする。
部３１で使用するクロック信号を生成するものであり、
発振器３２１〜３２３および分周器３２４から構成され
る。発振器３２１は周波数ｆ1のクロック信号を出力
し、発振器３２２は周波数ｆ2のクロック信号を出力す
る。発振器（可変周波数発振器）３２３は周波数ｆ3L〜
ｆ3Hのクロック信号を出力する。更に、分周器３２４は
発振器３２１より出力する周波数ｆ1のクロック信号を
周波数ｆ11のクロック信号と周波数ｆ12のクロック信号
として出力する。そして、これらｆ1、ｆ11、ｆ12、ｆ
2、ｆ3H〜ｆ3Lの各クロック信号の周波数の間には、
「周波数が高い：ｆ1＞ｆ11＞ｆ12＞ｆ2＞ｆ3H＞ｆ3L：
周波数が低い」の関係があるものとする。
【００２６】尚、この実施例では、クロック発生部３２
を制御部３内に設けているが、これに限定されるもので
はなく、例えば、他の既存の周辺回路部の動作クロック
を発生する回路を利用するようにしても良い。最終的に
は、クロック制御部３３に対して周波数の異なる複数の
クロック信号を供給できれば良いものである。また、ク
ロック生成手段としては、上記実施例の発振器、可変周
波数発振器、分周器の他に、逓倍器、タイマ、シンセサ
イザなどを組合わせて行うことができる。
を制御部３内に設けているが、これに限定されるもので
はなく、例えば、他の既存の周辺回路部の動作クロック
を発生する回路を利用するようにしても良い。最終的に
は、クロック制御部３３に対して周波数の異なる複数の
クロック信号を供給できれば良いものである。また、ク
ロック生成手段としては、上記実施例の発振器、可変周
波数発振器、分周器の他に、逓倍器、タイマ、シンセサ
イザなどを組合わせて行うことができる。
【００２７】また、クロック制御部３３は、上記クロッ
ク発生部３２から発生される異なる周波数（ｆ1、ｆ1
1、ｆ12、ｆ2、ｆ3H〜ｆ3L）のクロック信号からいずれ
か１つのクロック信号を選択してＣＰＵ部３１に供給す
る選択回路３３１と、その制御回路３３２から成る。更
に、制御回路３３２には、ＣＰＵ３１１での各種動作制
御プログラムの実行状態を示す「ＣＰＵ処理負荷状態信
号（Ｓ１）」を基にＣＰＵ３１１の処理負荷を検出する
ＣＰＵ処理負荷検出部３３２ａと、このＣＰＵ処理負荷
検出部３３２ａの検出結果に応じて、クロック選択信号
（Ｓ３）を発生し、選択回路３３１によるクロック発生
部３２からのクロック信号の選択制御を行うクロック信
号選択制御部３３２ｂとを具備して構成される。また、
このクロック信号選択制御部３３２ｂは、ＣＰＵ処理負
荷検出部３３２ａの検出結果に応じて、周波数設定信号
（Ｓ２）を発生し、クロック発生部３２の発振器（可変
周波数発振器）３２３より出力するクロック信号の周波
数（ｆ3H〜ｆ3L）を可変設定するものである。
ク発生部３２から発生される異なる周波数（ｆ1、ｆ1
1、ｆ12、ｆ2、ｆ3H〜ｆ3L）のクロック信号からいずれ
か１つのクロック信号を選択してＣＰＵ部３１に供給す
る選択回路３３１と、その制御回路３３２から成る。更
に、制御回路３３２には、ＣＰＵ３１１での各種動作制
御プログラムの実行状態を示す「ＣＰＵ処理負荷状態信
号（Ｓ１）」を基にＣＰＵ３１１の処理負荷を検出する
ＣＰＵ処理負荷検出部３３２ａと、このＣＰＵ処理負荷
検出部３３２ａの検出結果に応じて、クロック選択信号
（Ｓ３）を発生し、選択回路３３１によるクロック発生
部３２からのクロック信号の選択制御を行うクロック信
号選択制御部３３２ｂとを具備して構成される。また、
このクロック信号選択制御部３３２ｂは、ＣＰＵ処理負
荷検出部３３２ａの検出結果に応じて、周波数設定信号
（Ｓ２）を発生し、クロック発生部３２の発振器（可変
周波数発振器）３２３より出力するクロック信号の周波
数（ｆ3H〜ｆ3L）を可変設定するものである。
【００２８】次に、この制御部３におけるクロック周波
数制御の概略について説明する。
数制御の概略について説明する。
【００２９】図３は、制御部３内のＣＰＵ３１１の稼働
率（負荷状態）及びＣＰＵ３１１の動作クロック信号の
周波数の変化を示すタイムチャートである。図３に示す
ように、この実施例では、ＣＰＵ３１１の稼動率を
「（低い）０＜１＜２＜３＜４＜５（高い）」の６つの
レベルに分類し、この稼働率レベル毎に、ＣＰＵ３１１
で使用するクロック信号の周波数を変化させるようにし
ている。
率（負荷状態）及びＣＰＵ３１１の動作クロック信号の
周波数の変化を示すタイムチャートである。図３に示す
ように、この実施例では、ＣＰＵ３１１の稼動率を
「（低い）０＜１＜２＜３＜４＜５（高い）」の６つの
レベルに分類し、この稼働率レベル毎に、ＣＰＵ３１１
で使用するクロック信号の周波数を変化させるようにし
ている。
【００３０】ＰＨＳ移動端末装置１０の動作中、制御部
３では、クロック制御部３３内のＣＰＵ処理負荷検出部
３３２ａがＣＰＵ３１１での各種動作制御プログラムの
実行状態に基づく処理負荷を検出する。クロック信号選
択制御部３３２ｂは、上記検出結果（処理負荷）に応じ
て、クロック発生部３２より発生するクロック信号を選
択してＣＰＵ３１１に供給する。
３では、クロック制御部３３内のＣＰＵ処理負荷検出部
３３２ａがＣＰＵ３１１での各種動作制御プログラムの
実行状態に基づく処理負荷を検出する。クロック信号選
択制御部３３２ｂは、上記検出結果（処理負荷）に応じ
て、クロック発生部３２より発生するクロック信号を選
択してＣＰＵ３１１に供給する。
【００３１】このように、本発明では、クロック制御部
３３でのクロック選択制御により、ＣＰＵ３１１の稼動
率レベル「（低い）０＜１＜２＜３＜４＜５（高い）」
に応じた周波数「（低い）ｆ3L＜ｆ3H＜ｆ2＜ｆ12＜ｆ1
1＜ｆ1（高い）」のクロック信号を当該ＣＰＵ３１１に
供給する。すなわち、ＣＰＵ３１１の稼働率が高けれ
ば、高い周波数のクロック信号を使用し、逆にＣＰＵ３
１１の稼働率が低ければ、低い周波数のクロック信号を
使用してＣＰＵ３１１を動作制御するものである。
３３でのクロック選択制御により、ＣＰＵ３１１の稼動
率レベル「（低い）０＜１＜２＜３＜４＜５（高い）」
に応じた周波数「（低い）ｆ3L＜ｆ3H＜ｆ2＜ｆ12＜ｆ1
1＜ｆ1（高い）」のクロック信号を当該ＣＰＵ３１１に
供給する。すなわち、ＣＰＵ３１１の稼働率が高けれ
ば、高い周波数のクロック信号を使用し、逆にＣＰＵ３
１１の稼働率が低ければ、低い周波数のクロック信号を
使用してＣＰＵ３１１を動作制御するものである。
【００３２】尚、上記実施例における稼働率レベルは任
意に設定でき、それに対応するクロック信号を発生する
手段も任意に設けることができる。尚、この実施例での
ＣＰＵ消費電力低減方法は、従来技術で述べたＣＰＵの
消費電力低減方法（ＨＡＬＴまたはそれに類する機能
（ＳＴＯＰなど）を使用するもの）と競合するものでは
なく、併せて適用することによって更なる消費電力の低
減を図るものである。具体的には、図５（ｂ）に示した
ようなＣＰＵの動作状態を示す期間において、この動作
状態中の各稼動率レベルに応じた周波数クロックにより
ＣＰＵを動作制御するようにする。
意に設定でき、それに対応するクロック信号を発生する
手段も任意に設けることができる。尚、この実施例での
ＣＰＵ消費電力低減方法は、従来技術で述べたＣＰＵの
消費電力低減方法（ＨＡＬＴまたはそれに類する機能
（ＳＴＯＰなど）を使用するもの）と競合するものでは
なく、併せて適用することによって更なる消費電力の低
減を図るものである。具体的には、図５（ｂ）に示した
ようなＣＰＵの動作状態を示す期間において、この動作
状態中の各稼動率レベルに応じた周波数クロックにより
ＣＰＵを動作制御するようにする。
【００３３】このように、本発明では、稼働率をいくつ
かのレベルに分類し、この分類した稼働率レベルに応じ
てクロック信号の周波数を変化させるようにしているた
め、ＣＰＵの稼働率が低いか、高いかの２パターンでＣ
ＰＵの消費電力の低減（ＨＡＬＴ機能）を行っていた従
来のもの（図５参照）に比べて、ＣＰＵの消費電力の低
減効果が高く、また、従来方法では対応できないような
状況、例えば、ＣＰＵが常に動作していなければならな
い場合にも適用できる。
かのレベルに分類し、この分類した稼働率レベルに応じ
てクロック信号の周波数を変化させるようにしているた
め、ＣＰＵの稼働率が低いか、高いかの２パターンでＣ
ＰＵの消費電力の低減（ＨＡＬＴ機能）を行っていた従
来のもの（図５参照）に比べて、ＣＰＵの消費電力の低
減効果が高く、また、従来方法では対応できないような
状況、例えば、ＣＰＵが常に動作していなければならな
い場合にも適用できる。
【００３４】更に、以下のようなメリットがある。通
常、ＣＰＵで使用するクロック信号は、このＣＰＵの稼
動率（処理負荷）が最大の時をもとに決定している。そ
のため、従来方法では、ＣＰＵの稼動率が低い時でも、
その設定された最大の周波数クロックを固定的に使用し
てＣＰＵを動作することになる。これに対し、本発明で
は、ＣＰＵの稼動率が最大の時は、従来どおり一番高い
周波数のクロック信号を用いるものの、稼動率が最大の
時以外では、稼働率レベルに応じて低い周波数のクロッ
ク信号を用いてＣＰＵを動作するようにしたため、ＣＰ
Ｕのクロック周波数が最大の時以外での消費電流を少な
く抑えることが可能となり、例えば、携帯無線端末装置
などの電池動作を行うような装置に適用すれば、更に、
電池動作時間を伸ばすことが可能となる。
常、ＣＰＵで使用するクロック信号は、このＣＰＵの稼
動率（処理負荷）が最大の時をもとに決定している。そ
のため、従来方法では、ＣＰＵの稼動率が低い時でも、
その設定された最大の周波数クロックを固定的に使用し
てＣＰＵを動作することになる。これに対し、本発明で
は、ＣＰＵの稼動率が最大の時は、従来どおり一番高い
周波数のクロック信号を用いるものの、稼動率が最大の
時以外では、稼働率レベルに応じて低い周波数のクロッ
ク信号を用いてＣＰＵを動作するようにしたため、ＣＰ
Ｕのクロック周波数が最大の時以外での消費電流を少な
く抑えることが可能となり、例えば、携帯無線端末装置
などの電池動作を行うような装置に適用すれば、更に、
電池動作時間を伸ばすことが可能となる。
【００３５】また、稼動率レベルに応じてクロック信号
レベルを変更しているため、クロックマージンを抑え
て、より低い周波数での動作ができるため、ＥＭＩ（el
ectromagnetic Interference）低減およびこれに対す
る対策コスト（設計、材料など）の低減が可能となる。
レベルを変更しているため、クロックマージンを抑え
て、より低い周波数での動作ができるため、ＥＭＩ（el
ectromagnetic Interference）低減およびこれに対す
る対策コスト（設計、材料など）の低減が可能となる。
【００３６】また、通常の動作電流が抑えられるため、
それに伴う電源回路の電流設計や、電流に伴う熱設計を
低く抑えることができ、この結果、装置の小型化を可能
とする。
それに伴う電源回路の電流設計や、電流に伴う熱設計を
低く抑えることができ、この結果、装置の小型化を可能
とする。
【００３７】次に、ＰＨＳ移動端末装置１０の具体的動
作に対応した制御部３でのクロックレベル制御について
図４を用いて説明する。今、このＰＨＳ移動端末装置１
０において、図４（ａ）に示すように、「待受け」→
「ダイヤル」→「発呼・ホスト接続」→「メール送受
信」→「切断」→「待受け」というように動作がなさ
れ、且つ点線の矢印が指している時点で「時刻表示更
新」動作が行なわれ、更に、期間（Ｃ）で「通話品質低
下、通話チャネル切替」動作が行われる場合を考える。
この時の制御部３のＣＰＵ３１１では、上記図４（ｂ）
〜図４（ｅ）に示すように、上記ＰＨＳ移動端末装置１
００の動作状態に応じて各種動作制御プログラムを実行
する。
作に対応した制御部３でのクロックレベル制御について
図４を用いて説明する。今、このＰＨＳ移動端末装置１
０において、図４（ａ）に示すように、「待受け」→
「ダイヤル」→「発呼・ホスト接続」→「メール送受
信」→「切断」→「待受け」というように動作がなさ
れ、且つ点線の矢印が指している時点で「時刻表示更
新」動作が行なわれ、更に、期間（Ｃ）で「通話品質低
下、通話チャネル切替」動作が行われる場合を考える。
この時の制御部３のＣＰＵ３１１では、上記図４（ｂ）
〜図４（ｅ）に示すように、上記ＰＨＳ移動端末装置１
００の動作状態に応じて各種動作制御プログラムを実行
する。
【００３８】例えば、ＣＰＵ３１１は、図４（ａ）に示
す「ホスト接続」、「メール送受信」、「切断」動作時
に、記憶部７から「ＰＩＡＦＳ制御プログラム」を読み
出してＰＩＡＦＳ部２の動作制御を行う［図４（ｂ）参
照］。また、図４（ａ）に示す「待ち受け」、「発
呼」、「通話品質低下、通話チャネル切替」、「切断」
等の動作時に、記憶部７から「通信制御プログラム」を
読み出して無線部１の動作制御を行う［図４（ｃ）参
照］。また、図４（ａ）に示す「時刻表示更新」、「ダ
イヤル」、「発呼」、「メール送受信」、「切断」等の
動作時に、記憶部７から「キー・表示制御プログラム」
を読み出して表示部５およびキー入力部６の動作制御を
行う［図４（ｄ）参照］。また、図４（ａ）に示す「時
刻表示更新」の動作時、ＣＰＵ３１１が記憶部７から
「時計制御プログラム」を読み出して時計部４の動作制
御を行う［図４（ｅ）参照］。
す「ホスト接続」、「メール送受信」、「切断」動作時
に、記憶部７から「ＰＩＡＦＳ制御プログラム」を読み
出してＰＩＡＦＳ部２の動作制御を行う［図４（ｂ）参
照］。また、図４（ａ）に示す「待ち受け」、「発
呼」、「通話品質低下、通話チャネル切替」、「切断」
等の動作時に、記憶部７から「通信制御プログラム」を
読み出して無線部１の動作制御を行う［図４（ｃ）参
照］。また、図４（ａ）に示す「時刻表示更新」、「ダ
イヤル」、「発呼」、「メール送受信」、「切断」等の
動作時に、記憶部７から「キー・表示制御プログラム」
を読み出して表示部５およびキー入力部６の動作制御を
行う［図４（ｄ）参照］。また、図４（ａ）に示す「時
刻表示更新」の動作時、ＣＰＵ３１１が記憶部７から
「時計制御プログラム」を読み出して時計部４の動作制
御を行う［図４（ｅ）参照］。
【００３９】クロック制御部３３は、上記の動作中に、
図４（ｂ）〜図４（ｅ）の各種動作制御プログラムの実
行状態（同時刻での重なり数、つまりＣＰＵ３１１にか
かる負荷）に応じて、ＣＰＵ３１１で使用するクロック
信号のレベル（周波数）を可変制御する。この実施例で
は、「クロック信号レベル（周波数）が低い：１＜２＜
３＜４＜５：高い」という関係を設定し、ＣＰＵ３１１
の負荷が高い時は、最大のクロック信号レベル（周波
数）「５」のクロック信号を選択し、逆に、ＣＰＵ３１
１の負荷が低い時は、最小のクロック信号レベル（周波
数）「１」のクロック信号を選択するようにしている。
図４（ｂ）〜図４（ｅ）の各種動作制御プログラムの実
行状態（同時刻での重なり数、つまりＣＰＵ３１１にか
かる負荷）に応じて、ＣＰＵ３１１で使用するクロック
信号のレベル（周波数）を可変制御する。この実施例で
は、「クロック信号レベル（周波数）が低い：１＜２＜
３＜４＜５：高い」という関係を設定し、ＣＰＵ３１１
の負荷が高い時は、最大のクロック信号レベル（周波
数）「５」のクロック信号を選択し、逆に、ＣＰＵ３１
１の負荷が低い時は、最小のクロック信号レベル（周波
数）「１」のクロック信号を選択するようにしている。
【００４０】具体的には、図４（ｆ）に示すように、期
間（Ａ）、つまり「ＰＩＡＦＳ制御プログラム」と、
「通信制御プログラム」と、「キー・表示制御プログラ
ム」と、「時計制御プログラム」の全てが同時刻に実行
処理されるようなＣＰＵの処理負荷が大きい時、最大の
クロック信号レベル（周波数）「５」のクロック信号を
用い、逆に、期間（Ｂ）、つまり各種制御プログラムの
いずれも処理されないようなＣＰＵの処理負荷が小さい
時、最小のクロック信号レベル（周波数）「１」のクロ
ック信号を用いるようしている。
間（Ａ）、つまり「ＰＩＡＦＳ制御プログラム」と、
「通信制御プログラム」と、「キー・表示制御プログラ
ム」と、「時計制御プログラム」の全てが同時刻に実行
処理されるようなＣＰＵの処理負荷が大きい時、最大の
クロック信号レベル（周波数）「５」のクロック信号を
用い、逆に、期間（Ｂ）、つまり各種制御プログラムの
いずれも処理されないようなＣＰＵの処理負荷が小さい
時、最小のクロック信号レベル（周波数）「１」のクロ
ック信号を用いるようしている。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
ＣＰＵでの各種動作制御プログラムの実行状態に基づき
該ＣＰＵの処理負荷を検出し、動作クロックを変更制御
するようにしたため、常に、ＣＰＵが動作している必要
がある場合においても、ＣＰＵの消費電力低減の効果を
上げることができ、これにより、従来のＨＡＬＴ状態を
利用した場合の、ＨＡＬＴ間のインターバルがある程度
長くなければ効果が上がらない、突発事態に対応しにく
い、タイマ割り込みのための付加回路が必要であるとい
った不都合も解消できる。
ＣＰＵでの各種動作制御プログラムの実行状態に基づき
該ＣＰＵの処理負荷を検出し、動作クロックを変更制御
するようにしたため、常に、ＣＰＵが動作している必要
がある場合においても、ＣＰＵの消費電力低減の効果を
上げることができ、これにより、従来のＨＡＬＴ状態を
利用した場合の、ＨＡＬＴ間のインターバルがある程度
長くなければ効果が上がらない、突発事態に対応しにく
い、タイマ割り込みのための付加回路が必要であるとい
った不都合も解消できる。
【図１】本発明に係わるＣＰＵ動作制御装置を適用した
ＰＨＳ移動端末装置の概略構成図。
ＰＨＳ移動端末装置の概略構成図。
【図２】図１に示すＰＨＳ移動端末装置の制御部の構成
を示すブロック図。
を示すブロック図。
【図３】本発明に係わるＣＰＵの稼働率（負荷状態）及
びＣＰＵの動作クロック信号の周波数の変化を示すタイ
ムチャート。
びＣＰＵの動作クロック信号の周波数の変化を示すタイ
ムチャート。
【図４】ＰＨＳ移動端末装置１０の具体的な動作に対応
した制御部でのクロックレベル制御を説明する図。
した制御部でのクロックレベル制御を説明する図。
【図５】従来のＨＡＬＴ機能を使用したＣＰＵの動作制
御を示すタイムチャート。
御を示すタイムチャート。
１０ ＰＨＳ移動端末装置 １ 無線部 ２ ＰＩＡＦＳ部 ３ 制御部 ３１ ＣＰＵ部 ３１１ ＣＰＵ ３２ クロック発生部 ３２１〜３２３ 発振器 ３２４ 分周器 ３３ クロック制御部 ３３１ 選択回路 ３３２ 制御回路 ３３２ａ ＣＰＵ処理負荷検出部 ３３２ｂ クロック信号選択制御部 ４ 時計部 ５ 表示部 ６ キー入力部 ７ 記憶部
Claims (6)
- 【請求項１】 クロック源から供給されるクロック信号
を基に各種動作制御プログラムを実行する中央処理装置
（ＣＰＵ）の動作を制御するＣＰＵ動作制御装置におい
て、 異なる周波数のクロック信号を発生するクロック発生手
段と、 前記ＣＰＵでの各種動作制御プログラムの実行状態に基
づき該ＣＰＵの処理負荷を検出するＣＰＵ処理負荷検出
手段と、 該ＣＰＵ処理負荷検出手段の検出結果に応じて、前記ク
ロック発生手段より発生するクロック信号を選択して前
記ＣＰＵに供給するクロック信号選択制御手段とを具備
することを特徴とするＣＰＵ動作制御装置。 - 【請求項２】 クロック発生手段は、可変周波数発振器
を含み、 前記クロック信号選択制御手段は、前記ＣＰＵ処理負荷
検出手段の検出結果に応じて、前記可変周波数発振器の
発振周波数を可変設定することを特徴とする請求項１記
載のＣＰＵ動作制御装置。 - 【請求項３】 クロック発生手段は、既存の周辺回路部
の動作クロック信号を発生するクロック発生回路である
ことを特徴とする請求項１記載のＣＰＵ動作制御装置。 - 【請求項４】 クロック源から供給されるクロック信号
を基に各種動作制御プログラムを実行する中央処理装置
（ＣＰＵ）の動作を制御するＣＰＵ動作制御方法におい
て、 異なる周波数のクロック信号を発生するクロック発生手
段を設け、 前記ＣＰＵでの各種動作制御プログラムの実行状態に基
づき該ＣＰＵの処理負荷を検出し、該検出結果に応じ
て、前記クロック発生手段より発生するクロック信号を
選択して前記ＣＰＵに供給することを特徴とするＣＰＵ
動作制御方法。 - 【請求項５】 クロック発生手段は、可変周波数発振器
を含み、 該可変周波数発振器の発振周波数を可変設定することに
より前記ＣＰＵに供給するクロック信号を発生させるこ
とを特徴とする請求項４記載のＣＰＵ動作制御方法。 - 【請求項６】 ＣＰＵに供給するクロックの選択先とし
て、 既存の周辺回路部の動作クロック信号を発生するクロッ
ク発生回路が含まれることを特徴とする請求項４記載の
ＣＰＵ動作制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10286688A JP2000112756A (ja) | 1998-10-08 | 1998-10-08 | Ｃｐｕ動作制御装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10286688A JP2000112756A (ja) | 1998-10-08 | 1998-10-08 | Ｃｐｕ動作制御装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000112756A true JP2000112756A (ja) | 2000-04-21 |
Family
ID=17707696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10286688A Pending JP2000112756A (ja) | 1998-10-08 | 1998-10-08 | Ｃｐｕ動作制御装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000112756A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826702B1 (en) * | 1999-09-28 | 2004-11-30 | Nec Corporation | Method and apparatus for reducing power consumption of a CPU in a radio set by adaptively adjusting CPU clock frequency according to CPU load |
| JP2006121667A (ja) * | 2004-09-27 | 2006-05-11 | Matsushita Electric Ind Co Ltd | パケット受信制御装置及びパケット受信制御方法 |
| US7206950B2 (en) | 2004-06-16 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Processor system, instruction sequence optimization device, and instruction sequence optimization program |
| CN1322397C (zh) * | 2003-10-27 | 2007-06-20 | 松下电器产业株式会社 | 处理器系统、指令序列优化装置和指令序列优化程序 |
| JP2007259057A (ja) * | 2006-03-23 | 2007-10-04 | Alps Electric Co Ltd | 車載用信号受信装置及び信号受信方法 |
| WO2010067495A1 (ja) * | 2008-12-08 | 2010-06-17 | パナソニック株式会社 | システムクロック監視装置およびモータ制御システム |
| JP2013102615A (ja) * | 2011-11-08 | 2013-05-23 | Mitsubishi Electric Corp | 通信装置、電子機器、通信方法、およびプログラム |
| CN105653004A (zh) * | 2014-11-12 | 2016-06-08 | 鸿富锦精密工业（深圳）有限公司 | 电源控制装置 |
| CN107728706A (zh) * | 2017-11-06 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种基于使能时钟树的时钟产生系统 |
-
1998
- 1998-10-08 JP JP10286688A patent/JP2000112756A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826702B1 (en) * | 1999-09-28 | 2004-11-30 | Nec Corporation | Method and apparatus for reducing power consumption of a CPU in a radio set by adaptively adjusting CPU clock frequency according to CPU load |
| CN1322397C (zh) * | 2003-10-27 | 2007-06-20 | 松下电器产业株式会社 | 处理器系统、指令序列优化装置和指令序列优化程序 |
| US7624295B2 (en) | 2003-10-27 | 2009-11-24 | Panasonic Corporation | Processor system, instruction sequence optimization device, and instruction sequence optimization program |
| US7206950B2 (en) | 2004-06-16 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Processor system, instruction sequence optimization device, and instruction sequence optimization program |
| US7571342B2 (en) | 2004-06-16 | 2009-08-04 | Panasonic Corporation | Processor system, instruction sequence optimization device, and instruction sequence optimization program |
| JP2006121667A (ja) * | 2004-09-27 | 2006-05-11 | Matsushita Electric Ind Co Ltd | パケット受信制御装置及びパケット受信制御方法 |
| JP2007259057A (ja) * | 2006-03-23 | 2007-10-04 | Alps Electric Co Ltd | 車載用信号受信装置及び信号受信方法 |
| WO2010067495A1 (ja) * | 2008-12-08 | 2010-06-17 | パナソニック株式会社 | システムクロック監視装置およびモータ制御システム |
| US8638154B2 (en) | 2008-12-08 | 2014-01-28 | Panasonic Corporation | System clock monitoring apparatus and motor control system |
| JP2013102615A (ja) * | 2011-11-08 | 2013-05-23 | Mitsubishi Electric Corp | 通信装置、電子機器、通信方法、およびプログラム |
| CN105653004A (zh) * | 2014-11-12 | 2016-06-08 | 鸿富锦精密工业（深圳）有限公司 | 电源控制装置 |
| CN107728706A (zh) * | 2017-11-06 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种基于使能时钟树的时钟产生系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7000140B2 (en) | Data processor and data processing system | |
| KR100479948B1 (ko) | 이동무선전화기 | |
| KR100420116B1 (ko) | 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법 | |
| JP2000112544A (ja) | 電力消費量の調整方法 | |
| JP2002290340A (ja) | 情報処理装置、クロック制御方法 | |
| KR100309941B1 (ko) | 무선휴대단말기 | |
| JP3570846B2 (ja) | 無線携帯情報端末 | |
| JP2000112756A (ja) | Ｃｐｕ動作制御装置および方法 | |
| US7496774B2 (en) | Method and system for generating clocks for standby mode operation in a mobile communication device | |
| US7293185B2 (en) | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock | |
| JPH11112442A (ja) | 無線通信端末 | |
| JP4310482B2 (ja) | 基準補償されたパワーダウン制御を備える無線通信装置およびその動作方法 | |
| JPH11194849A (ja) | データ処理方法および装置、情報記憶媒体 | |
| KR100353460B1 (ko) | 무선단말기의 전력 제어 방법 | |
| JPH10107730A (ja) | Ｔｄｍａ携帯無線機の消費電力制御方式 | |
| KR100619845B1 (ko) | 이동통신 단말기 제어기의 클럭 장치 | |
| US20010016917A1 (en) | Method and configuration for supplying a clock signal to processor-controlled apparatuses | |
| JPH0863253A (ja) | マイクロプロセッサ | |
| JP2006229580A (ja) | 携帯通信端末及びそのクロック制御方法 | |
| JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
| JP2002163031A (ja) | クロック供給装置 | |
| JP6215816B2 (ja) | 通信端末 | |
| JP2010098696A (ja) | 通信端末装置 | |
| JP2002157042A (ja) | クロック制御装置、及びクロック制御方法 | |
| JPH10320072A (ja) | 消費電力制御回路 |