JPH10320072A - 消費電力制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 コンピュータ装置の電源投入時におけるコン
ピュータ装置消費電力が０状態から定常状態へ移行する
ときの安価な電源制御回路を提供する。 【解決手段】 消費電力制御回路において、コンピュー
タ装置の電源投入後電源供給回路が電気的に安定したこ
とを演算処理回路に通知する電気信号（以下、電確信
号）生成手段と、発振器より生成される通常のコンピュ
ータ動作クロックを生成する発振手段と、及び、前記ク
ロックを分周し通常動作クロックより低周波数のクロッ
クを発生する分周回路、及び、前記通常動作クロックと
前記低周波数のクロックを前記電確信号により選択する
セレクタ回路、及び前記選択されたクロックを前記演算
処理回路に前記通常動作クロックとして供給する回路を
有し、コンピュータ装置の電源投入時において前記通常
動作クロックよりも前記低周波数のクロックを前記演算
処理回路に動作クロックとして与えることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、消費電力制御回路
に関し、特にコンピュータ装置の電源投入時の消費電力
安定化を図る消費電力制御回路に関する。

【０００２】

【従来の技術】従来のコンピュータ装置技術において、
ＣＰＵクロックを低速化することによりコンピュータ装
置の消費電力の低減をはかる手段は数多く出願されてお
り、その一例として特開平０２−００５１３３号公報に
おいては、装置の待機時または処理量の軽負荷稼働時な
ど低速動作で十分な使用状態のときには、適時、ＣＰＵ
クロックを低速化することにより、動作速度に比例して
消費電力が増加するコンピュータシステムにおいても最
適、且つ経済的な消費電力が実現できるようにすると記
載されている。

【０００３】上記公報は、具体的には、固定クロックが
必要な制御部分に対して基本クロックを出力し、コンピ
ュータシステムの命令サイクル時間を決定するクロック
の周波数を適時変化させることができるように出力する
ための可変周波数発生回路と、特定命令の実行でプログ
ラマブルに任意周波数を前記可変周波数発生回路から発
生させるように指示するための制御回路とを具備して構
成したことを特徴としている。

【０００４】但し、制御方法としてＣＰＵに特定命令を
実行することによりプログラマブルに任意周波数を可変
周波数発生回路から発生させるための手段を有すると記
載されており、電源回路およびＣＰＵが安定動作してか
ら限定した消費電力削減を目的とした技術である。

【０００５】

【発明が解決しようとする課題】従って、上記従来技術
の第１の問題点は、コンピュータ装置においては、ＬＳ
ＩのＣＭＯＳ化が進んでおり、ＣＭＯＳＬＳＩは消費電
力がクロックの周波数の増減に対応して増減するという
特徴を有しており、特に電源投入時においてはクロック
周波数が停止状態から通常周波数動作へと変化するため
に消費電力が０状態から定常状態へと短時間のうちに変
化してしまうため、コンピュータ装置として消費電力の
急激な変化が生じてしまう。この急激な消費電力の変化
を低減するために、電源供給回路の最大出力性能の向上
させることにより消費電力の急激な変化にも電源供給回
路が追随できるようにするか、電源供給回路と演算処理
装置の間に電荷蓄積用コンデンサ回路を用意することに
より、消費電力の変化を緩和させるという手段により解
決していた。

【０００６】この従来技術においては、電源供給回路本
体が高価になったしまう、又は、電荷蓄積用のコンデン
サ回路では大容量のコンデンサを必要とし更にコンデン
サ回路が増加してコンピュータ装置が高価なものとなっ
てしまうなどの弊害を有していた。

【０００７】また、第２の問題点として、これら電源投
入時の消費電力の変化は、設計段階から推測する事が非
常に困難であるということである。その理由は、ＣＭＯ
ＳＬＳＩの消費電力は各論理トランジスタの理論値の変
化率によって変化するため、コンピュータ装置として使
用するプログラムソフトによっても異なり、設計段階で
の推測は非常に困難となってしまう。従来の技術におい
ては、電源供給回路本体の最大出力性能変更、又は、電
荷蓄積用コンデンサの使用個数、又は、容量変更という
ように設計変更を伴うという弊害を有していた。

【０００８】本発明の目的は、従来技術のように、コン
ピュータ装置の電源投入時においてクロック周波数が停
止状態から通常周波数動作へと変化することによりコン
ピュータ装置消費電力が０状態から定常状態へと短時間
のうちに変化してしまうことによって、コンピュータ装
置として消費電力の急激な変化が生じてしまうという問
題の解決方法を、電源供給回路の最大出力性能を向上さ
せたり、電源供給回路と演算処理装置の間に電荷蓄積用
コンデンサ回路を用意することにより、消費電力の変化
を緩和させるという手段を用いることなく、安価な電源
制御回路によって解決することを目的としている。

【０００９】又、本発明の更なる目的は、コンピュータ
装置設計段階で推測できない電源投入時の消費電力に関
して、問題発生時において、電源供給回路本体の最大出
力性能変更、又は、電荷蓄積用コンデンサの使用個数、
又は、コンデンサの容量変更というような設計変更を伴
うことなく、外部入力装置を調整することにより電源投
入時の消費電流の増加の程度を変更できることにより容
易に問題解決できることを目的としている。

【００１０】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、消費電力制御回路であっ
て、コンピュータ装置の電源投入後電源供給回路が電気
的に安定したことを演算処理回路に通知する電気信号
（以下、電確信号）生成手段と、発振器より生成される
通常のコンピュータ動作クロックを生成する発振手段
と、前記クロックを分周し通常動作クロックより低周波
数のクロックを発生する分周回路と、前記通常動作クロ
ックと前記低周波数のクロックを前記電確信号により選
択するセレクタ回路と、前記選択されたクロックを前記
演算処理回路に前記通常動作クロックとして供給する回
路とを有し、前記コンピュータ装置の電源投入時におい
て前記通常動作クロックよりも前記低周波数のクロック
を前記演算処理回路に動作クロックとして与えることを
特徴とする。

【００１１】また、コンピュータ装置の消費電力を制御
する消費電力制御回路において、前記コンピュータ装置
の電源投入後電源供給回路が電気的に安定したことを演
算処理回路に通知する電気信号（以下、電確信号）の伝
搬を遅らせ遅延時間の異なる複数の電確信号を生成する
複数の遅延回路と、及び、通常のコンピュータ動作クロ
ックを分周し複数の低周波数クロックを発生する複数の
分周回路と、外部より選択信号を指定可能な外部入力装
置と、前記外部入力装置の出力により前記複数の電確信
号と及び前記複数の分周クロックとを選択するセレクタ
回路とを有して、電源投入時の前記装置動作クロック周
波数低減の程度と、前記通常動作クロックへの復帰時間
とを前記外部入力装置より調整することを可能としたこ
とを特徴とする。

【００１２】さらに、上記消費電力制御回路において、
外部入力装置により選択された選択信号が前記コンピュ
ータ装置の動作消費電力が大であることを示す場合、前
記セレクタ回路は、前記分周回路の出力は最低周波数ク
ロックから順次高い低周波数クロックを経て前記通常の
コンピュータ動作クロックを選択することを特徴とす
る。又、上記消費電力制御回路において、外部入力装置
により選択された選択信号が前記コンピュータ装置の動
作消費電力が大であることを示す場合、前記セレクタ回
路は、前記複数の遅延回路は最大遅延時間の電確信号を
選択することを特徴とする。

【００１３】更に具体的には、本発明の消費電力制御回
路は、図１を参照して、コンピュータ装置の電源投入時
においてはコンピュータ装置の動作クロックの周波数を
落とす。より具体的には、コンピュータ装置の電源投入
後電源供給回路が電気的に安定したことを演算処理回路
に通知する電確信号（図１の４）と発振器（図１の１）
より生成される通常のコンピュータ動作クロック（図１
の２）、及び前記クロックを分周し通常動作クロックよ
り低周波数のクロックを発生する分周回路（図１の
３）、及び、前記通常動作クロックと前記低周波数のク
ロックを前記電確信号により選択するセレクタ回路（図
１の６）、及び前記選択されたクロックを演算処理回路
に動作クロック（図１の７）として供給する回路より構
成され、電確信号の値により電源出力安定以前は分周さ
れた低周波数のクロックを電源出力安定後は通常動作ク
ロックをセレクタ回路により選択しコンピュータ装置の
装置動作クロックとして供給する手段を有している。

【００１４】また、上記消費電力制御回路において、図
２を参照して、コンピュータ装置の電確信号（図２の
１）の伝搬を遅らせる複数の遅延回路（図２の８１、図
２の８２）及び、前記複数の遅延回路より生成される遅
延時間の異なる電確信号、及び、通常のコンピュータ動
作クロックを分周し複数の低周波数クロックを発生する
分周回路（図２の３１、図２の３２）、及び、前記複数
の分周回路より生成された複数の低周波数のクロック、
及び、外部より指定可能な外部入力装置（図２の９）、
及び、前記外部入力装置の出力により前記複数の電確信
号、及び、前記複数の分周クロックを選択するセレクタ
回路（図２の６２、図２の６３）を有することにより、
また、上記消費電力制御回路のＣＬＫ周波数の低減の程
度、通常動作クロックへの復帰時間を外部入力できる手
段を有している。

【００１５】［作用］図１において、セレクタ回路（図
１の６）を電確信号（図１の４）を用いて電源投入直後
には分周された低周波数クロック（図１の３）を選択
し、電源部の安定化後には通常クロック（図１の２）を
選択することにより電源投入後のコンピュータ装置の消
費電力の変化状態を電源投入前は消費電力０、電源部の
安定化前は低周波数クロックによる少ない消費電力、電
源部安定化後は通常クロックによる通常消費電力と段階
的に変化することが可能となり、電源供給回路がコンピ
ュータ装置の消費電力変化による誤動作を低減すること
を、電源供給回路の最大出力性能の向上させることを、
従来例の電源供給回路と演算処理装置の間に電荷蓄積用
コンデンサ回路を用意することなく、安価に解決するこ
とを可能とした。

【００１６】また、図２において、外部入力装置（図２
の１０）を有することにより、コンピュータ装置が完成
後に装置の使用状況により通常動作時の消費電力が異な
る場合においても、コンピュータ装置の消費電力をより
段階的に、あるいは、より長時間をかけてなめらかに増
加させる必要が生じた場合においても、外部入力装置よ
り調整することにより対応が可能となり、消費電力制御
回路の設計変更をする必要がなくなる。

【００１７】

【発明の実施の形態】

［第１の実施形態］次に、本発明の実施形態について図
面を用いて説明する。図１において、１は発振器であ
り、通常動作時における通常のコンピュータ動作クロッ
クを例えば水晶の原発振を逓倍した水晶発振回路を用い
て得ることができる。３は発振器１の通常のコンピュー
タ動作クロック信号を分周する分周回路であり、６は通
常のコンピュータ動作クロック信号と分周回路３からの
低周波数クロック信号とのどちらかを選択するマルチプ
レクサ等のセレクタ回路である。また、図１を参照する
と、コンピュータ装置の電源投入後電源供給回路が電気
的に安定したことを演算処理回路に通知する電確信号４
と、発振器１より生成される通常のコンピュータ動作ク
ロック信号２、及び、分周回路３により前記通常のコン
ピュータ動作クロック信号２を分周し通常動作クロック
より低周波数のクロック信号５との各信号によって、前
記通常動作クロック信号２と前記低周波数のクロック信
号５を前記電確信号４により選択するセレクタ回路６を
介して、前記選択されたクロックを後段の不図示の演算
処理回路に装置動作クロック信号７として供給すること
により構成される。

【００１８】なお、分周回路６は固定した分周の図を示
しているが、電源投入から安定するまでの時間に、コン
ピュータ装置の消費電力の急激な変化を抑えるため、外
部からディップスイッチによって適切な分周数に設定し
てもよく、また、不図示のマイクロコンピュータからの
設定指示により可変分周数としてもよいことは勿論であ
る。

【００１９】以下、本実施形態の動作を説明する。図１
において、発振器１によりコンピュータ装置の通常クロ
ック信号を生成し、分周回路３により低周波数クロック
信号を生成する。また、コンピュータ装置の電源供給回
路の出力が安定したことを示す電確信号４は、セレクタ
回路６で電源投入時には低周波数クロック信号を選択し
ていたのを、通常クロック信号を選択するように切り替
える。セレクタ回路６の出力は、装置動作クロック７と
して、電源投入時には低周波数クロック信号を出力し、
電源が安定したときには通常クロック信号を出力して、
不図示のコンピュータ装置を正常に動作させる。

【００２０】［第２の実施形態］次に、本発明の第２の
実施形態について、図１を用いて説明する。本実施形態
の電確信号４は、電源投入動作がコンピュータ装置のキ
ー入力等により行われ電源回路が定常状態に復帰し、電
源出力が安定する以前は状態値０を、検定後は状態値１
を示す信号である。

【００２１】図１において、本発明の消費電力制御回路
は、電確信号４の状態値により、電源出力安定以前は発
振器１の出力する通常クロック２を分周回路３を用いて
生成された低周波数のクロック５をセレクタ回路６を、
電確信号４の状態値０用いて出力し、コンピュータ装置
の装置動作クロック７として供給するし、電源供給回路
が安定した後は発振器１の出力する通常クロック２をセ
レクタ回路６によって電確信号４の状態値１を用いて選
択し、コンピュータ装置の装置動作クロック７として供
給する。

【００２２】このことにより、コンピュータ装置として
の動作クロックは、電源投入時はコンピュータ装置が動
作していないため０であり、電源モジュール安定後以前
は通常動作時よりも遅い周波数、電源モジュール安定後
は通常周波数と段階的に増加していく。

【００２３】現在のコンピュータ装置に使用されている
ＬＳＩはＣＭＯＳテクノロジを使用している場合が多
く、ＣＭＯＳＬＳＩの消費電力は動作クロックの周波数
に依存して増加するために、コンピュータ装置としての
消費電力は、電源投入時はコンピュータ装置が動作して
いないため０であり、電源モジュール安定後以前は通常
動作時よりも少ない消費電力、電源モジュール安定後は
通常消費電力と段階的に増加していく。

【００２４】本実施形態の装置動作クロック、消費電力
の関係を示すタイムチャートを図３に示す。図３におい
て、横軸にコンピュータ装置への電源投入時点から以後
の時間を示し、発振器１による通常クロック信号２と、
分周回路３による低周波数クロック信号５と、コンピュ
ータ装置に供給される装置動作クロック信号７と、電源
投入時から電源回路が安定化したことを示す電確信号４
と、コンピュータ装置の消費電力の時間的変化を示して
いる。図により、電確信号４がハイとなるときに装置動
作クロック信号７が低周波数クロック信号５から通常ク
ロック信号２に移行していることがわかり、そのときに
コンピュータ装置の消費電力が通常の消費電力に変換し
ていることがわかる。

【００２５】［第３の実施形態］次に、本発明の第３の
実施形態について図面を参照して説明する。図２を参照
すると、コンピュータ装置の電確信号４の伝搬を遅らせ
る複数の遅延回路８１、８２、及び、前記複数の遅延回
路８１，８２より生成される遅延時間の異なる電確信号
４、及び、通常のコンピュータ動作クロックを分周し複
数の低周波数クロックを発生する分周回路３１，３２、
及び、前記複数の分周回路３１，３２より生成された複
数の低周波数のクロック、及び、外部より指定可能な外
部入力装置１０、及び、前記外部入力装置の出力である
選択信号９により、前記複数の電確信号、及び、前記複
数の分周クロックを選択するセレクタ回路６２，６３、
より構成される。

【００２６】発振器１によりコンピュータ装置の通常ク
ロック信号を生成し、分周回路Ａ３１により第１の低周
波数クロック信号を生成し、分周回路Ｂ３２により通常
クロック信号よりも低周波数で、第１の低周波数クロッ
ク信号よりも高周波数の第２の低周波数クロック信号を
生成する。また、コンピュータ装置の電源供給回路の出
力が安定したことを示す電確信号４は、遅延回路Ａ８１
により第１の遅延時間だけ遅延し、遅延回路Ｂ８２によ
り第１の遅延時間よりも長い第２の遅延時間だけ遅延す
る。キーボードやフロッピーディスク等の外部入力装置
から例えばキー入力を検出することで、予めそのキー入
力によりコンピュータ装置で動作する消費電力が大か小
かを判断し、消費電力が大の場合は、電源投入時の電源
の安定化までに時間を要するので、遅延時間の長い第２
の遅延時間だけ遅延する遅延回路Ｂ８２の出力をセレク
タ回路Ｃ６３で選択し、分周回路Ａ３１の出力をセレク
タ回路Ｂ６２で選択し、セレクタ回路Ａ６１で遅延した
電確信号４により選択して第１の低周波数クロック信号
を装置動作クロック信号７として出力する。その後分周
回路Ｂ３２の出力をセレクタ回路Ｂ６２で選択して、第
２の低周波数クロック信号で装置動作クロック信号７と
して出力し、その後セレクタ回路Ａ６１で通常クロック
信号を装置動作クロック信号７として出力する。

【００２７】このことにより、コンピュータ装置として
の動作クロックは、コンピュータ装置外部より指定可能
な外部入力装置１０の選択信号９により、複数の低周波
数クロック、および、複数の通常クロックへの復帰時間
の中から選択が可能となる。

【００２８】このことにより装置設計完了後において装
置に流すプログラムの状態などによる消費電力の見積も
り値との相違が発生した場合においても容易に調整が可
能となる。

【００２９】上記実施形態では分周回路及び遅延回路を
２つの例で示したが、更に多くの場合であってもよく、
セレクタ回路の選択を複数の入力と選択信号とにより、
コンピュータ装置の電源投入時の安定するまでの時間の
不安定な動作を回避でき、特にＣＭＯＳＬＳＩによる電
源投入時の異常電力消費を避けることができる。

【００３０】

【発明の効果】本発明によれば、セレクタ回路６を電確
信号４を用いて、電源投入直後には分周された低周波数
クロック５を選択し、電源部の安定化後には通常周波数
のクロック２を選択することにより電源投入後のコンピ
ュータ装置の消費電力の変化状態を、電源投入前は消費
電力０、電源部の安定化前は低周波数クロックによる少
ない消費電力、電源部安定化後は通常クロックによる通
常消費電力と段階的に変化することが可能となる。した
がって、電源供給を行う電源供給回路がコンピュータ装
置の消費電力の変化による誤動作を避け、電源供給回路
の最大出力性能を向上させたり、電源供給回路と演算処
理装置の間に電荷蓄積用コンデンサ回路を用意すること
なく、消費電力の変化を緩和させることで、電源供給回
路の誤動作を低減でき、コンピュータ装置としての信頼
性が安価に向上させることができた。

【００３１】すなわち、電源投入時においてコンピュー
タ装置動作クロック７の周波数を落とすことによって、
コンピュータ装置の消費電力を低減することが可能とな
り、装置動作クロックが通常動作クロックへ移るまでの
消費電力を段階的に増加することが可能となり、電源供
給回路の出力にあたるコンピュータ装置の単位時間当た
りの消費電力変化を低減できるためである。

【００３２】特に、昨今のコンピュータ装置においてＣ
ＭＯＳテクノロジの普及により消費電力が装置の動作ク
ロックの周波数に依存するため特に効果的である。

【００３３】また、外部入力装置１０を有することによ
りコンピュータ装置がシステムの完成後に、コンピュー
タ装置の使用状況により通常動作時の消費電力の大小に
対応して、コンピュータ装置の消費電力をより段階的に
あるいはより長時間をかけて除々に増加させる必要が生
じた場合に、消費電力制御回路の設計変更をすることな
く、外部入力装置からの選択信号を順次選択することに
より対応することが可能となる。

【００３４】すなわち、複数の分周回路、複数の遅延回
路を用意し、外部入力装置の指定により選択した低周波
数クロック及び同様に選択した遅延を有する電確信号を
電源制御回路内に新たに用意し、外部入力装置より電源
投入時の装置動作クロックを調整することを可能とし
た。

【図面の簡単な説明】

【図１】本発明の電源制御回路の実施形態を示す回路ブ
ロック図である。

【図２】本発明の電源制御回路の実施形態を示す回路ブ
ロック図である。

【図３】本発明の電源制御回路の消費電力増加動作を示
すタイムチャートである。

【符号の説明】

１ 発振器 ２ 通常クロック ３ 分周回路 ４ 電確信号 ５ 低波数クロック ６ セレクタ回路 ７ 装置動作クロック ９ 選択信号 １０ 外部入力装置 ３１ 分周回路Ａ ３２ 分周回路Ｂ ６１ セレクタ回路Ａ ６２ セレクタ回路Ｂ ６３ セレクタ回路Ｃ ８１ 遅延回路Ａ ８２ 遅延回路Ｂ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コンピュータ装置の電源投入後電源供給
   回路が電気的に安定したことを演算処理回路に通知する
   電気信号（以下、電確信号）生成手段と、発振器より生
   成される通常のコンピュータ動作クロックを生成する発
   振手段と、前記クロックを分周し通常動作クロックより
   低周波数のクロックを発生する分周回路と、前記通常動
   作クロックと前記低周波数のクロックを前記電確信号に
   より選択するセレクタ回路と、前記選択されたクロック
   を前記演算処理回路に前記通常動作クロックとして供給
   する回路とを有し、前記コンピュータ装置の電源投入時
   において前記通常動作クロックよりも前記低周波数のク
   ロックを前記演算処理回路に動作クロックとして与える
   ことを特徴とする消費電力制御回路。
2. 【請求項２】 コンピュータ装置の消費電力を制御する
   消費電力制御回路において、前記コンピュータ装置の電
   源投入後電源供給回路が電気的に安定したことを演算処
   理回路に通知する電気信号（以下、電確信号）の伝搬を
   遅らせ遅延時間の異なる複数の電確信号を生成する複数
   の遅延回路と、及び、通常のコンピュータ動作クロック
   を分周し複数の低周波数クロックを発生する複数の分周
   回路と、外部より選択信号を指定可能な外部入力装置
   と、前記外部入力装置の出力により前記複数の電確信号
   と及び前記複数の分周クロックとを選択するセレクタ回
   路とを有して、 電源投入時の前記装置動作クロック周波数低減の程度
   と、前記通常動作クロックへの復帰時間とを前記外部入
   力装置より調整することを可能としたことを特徴とした
   消費電力制御回路。
3. 【請求項３】 請求項２に記載の消費電力制御回路にお
   いて、外部入力装置により選択された選択信号が前記コ
   ンピュータ装置の動作消費電力が大であることを示す場
   合、前記セレクタ回路は、前記分周回路の出力は最低周
   波数クロックから順次高い低周波数クロックを経て前記
   通常のコンピュータ動作クロックを選択することを特徴
   とする消費電力制御回路。
4. 【請求項４】 請求項２に記載の消費電力制御回路にお
   いて、外部入力装置により選択された選択信号が前記コ
   ンピュータ装置の動作消費電力が大であることを示す場
   合、前記セレクタ回路は、前記複数の遅延回路は最大遅
   延時間の電確信号を選択することを特徴とする消費電力
   制御回路。