JPH04251312A

JPH04251312A - クロツク供給方式

Info

Publication number: JPH04251312A
Application number: JP3011597A
Authority: JP
Inventors: Toshihiro Okabe; 岡部　年宏; Akira Ishiyama; 明石山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-01-08
Filing date: 1991-01-08
Publication date: 1992-09-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置における
クロック供給方式に係り、特に、複数個の論理ユニット
から構成される装置において、複数個の論理ユニットを
同期させて動作させるために用いて好適なクロック供給
方式に関する。

【０００２】

【従来の技術】情報処理装置におけるクロック供給方式
に関する従来技術として、例えば、特開昭６１−１０５
６２９号公報等に記載された技術が知られている。

【０００３】この従来技術は、装置動作中の電源電圧変
動、周囲温度の変化等に対し、装置の動作を確実なもの
とするために、回路素子が動作可能なクロック周波数を
検出するための動作速度検出回路と、周波数変化が可能
なクロック、例えば、ＰＬＬ回路等を用いるものであり
、動作環境に応じてクロック周波数を可変とするように
構成されている。

【０００４】また、他の従来技術として、例えば、特開
昭６２−６００２０号公報等に記載された技術が知られ
ている。

【０００５】この従来技術は、論理回路のサイクルタイ
ムの変動量と同じ変動量を有する等価変動回路と、この
等価変動回路の出力で、標準クロック信号を分周する回
路とを備え、この分周回路の出力と標準クロックとから
論理回路に対するクロックを作成し、これにより、電圧
変動、温度変化に対応したクロック信号を発生させるも
のである。

【０００６】

【発明が解決しようとする課題】前記従来技術は、複数
個の論理ユニット、一般的には複数個の大規模集積回路
からなる情報処理装置等において、集積回路の素子のバ
ラツキに充分な配慮がなされておらず、特に、前記論理
ユニットとして、ＣＭＯＳ−ＬＳＩのように素子のバラ
ツキが大きい素子を使用した場合、このバラツキを充分
に補って論理ユニットを確実に動作させることのできる
クロックを供給するために、大規模かつ複雑な回路を必
要とすると共に、装置への電源投入直後のように、クロ
ックがまだ調整されない時間帯において、正常動作の保
証を得ることができないという問題点を有している。

【０００７】本発明の目的は、前記従来技術の問題点を
解決し、極めて簡単な回路により、電源投入直後であっ
ても、論理回路を正常に動作させることが可能なクロッ
クを供給することができ、かつ、各論理回路のクロック
スキューが調整された後には、高速で最適なクロックの
供給を行うことのできるクロツク供給方式を提供するこ
とにある。

【０００８】

【課題を解決するための手段】本発明によれば前記目的
は、複数個の論理ユニットが有するバラツキを充分考慮
し、論理ユニットにバラツキがある場合にも、全ての論
理ユニットを正常に動作させることができる低速クロッ
クを発生する回路と、バラツキを補正した後に論理ユニ
ットが動作可能となる高速クロックとを選択切替える回
路とを備え、電源投入直後のようなクロックスキューが
調整される前には低速クロックを供給し、クロックスキ
ューが調整され、高速動作が可能となった後には高速ク
ロックを供給するようにすることにより達成される。

【０００９】

【作用】原発振器の出力信号は、クロック選択回路に入
力されると共に、分周回路にも入力される。分周回路は
、フリップフロップ（ＦＦ）回路から成り、原発振器か
らの信号を分周し、分周した信号を前記選択回路に入力
する。

【００１０】選択回路は、選択制御信号により制御され
、前記原発振器からの信号または分周回路からの信号の
一方を選択し、その出力をシステムクロックとして各論
理回路に供給する。

【００１１】選択制御信号は、サービスプロセッサ（Ｓ
ＶＰ）等により制御され、電源投入直後には常に、ハイ
レベルまたはロウレベルのどちらか一方に固定された信
号であり、この固定されたレベルの信号で、選択回路に
分周された信号を選択させるように作用する。また、こ
の選択制御信号は、ＳＶＰ等により任意に制御され、原
発振器からの信号（高速クロック）または分周回路の出
力信号（低速クロック）のどちらかを所望のときに選択
することができる。

【００１２】

【実施例】以下、本発明によるクロック供給方式の一実
施例を図面を参照して詳細に説明する。

【００１３】図１は本発明の一実施例のシステム構成を
示すブロック図、図２はシステムクロック作成分配回路
の構成を示す回路図、図３はシステムクロック作成分配
回路の動作を説明するタイムチャートである。図１、図
２において、１は原発振器、２はシステムクロック作成
分配回路、３は論理ユニット、４はサービスプロセッサ
、２１は分周回路、２２は選択回路である。

【００１４】図１に示す本発明の一実施例によるシステ
ムは、原発振器１と、サービスプロセッサ（ＳＶＰ）４
と、複数の論理ユニット３と、ＳＶＰ４の指示によりク
ロック信号を生成するシステムクロック作成分配回路２
とにより構成される。

【００１５】このように構成されるシステムにおいて、
原発振器１の出力信号ＯＳＣは、システムクロック作成
分配回路２に入力される。システムクロック作成分配回
路２は、後述するように、分周回路２１及び選択回路２
２を備えて構成されており、入力された原発振器１の出
力信号ＯＳＣは、システムクロック作成分配回路２内の
分周回路２１及び選択回路２２を経由してシステムクロ
ックＣＬＫとして出力され、複数個の論理ユニット３に
供給される。サービスプロセッサ４は、選択回路２に対
し選択制御信号ＣＴＬを供給し、システムの状況、論理
ユニットの状態により、論理ユニットが確実に動作可能
なシステムクロックＣＬＫをシステムクロック作成分配
回路２に生成させる。

【００１６】システムクロック作成分配回路２は、図２
に示すように、フリップフロップ２１１、２１２を備え
る分周回路２１及び選択回路２２により構成されており
、原発振器１の出力信号ＯＳＣは、分周回路２１に入力
される。分周回路２１は、フリップフロップ２１１によ
り原発振器１からの出力信号ＯＳＣを分周し、出力信号
ＯＳＣの１／２の周期の信号ＦＦ１を作成し、さらに、
フリップフロップ２１２により信号ＦＦ１の１／２の周
期の信号ＦＦ２を作成する。従って、フリップフロップ
２１２の出力信号ＦＦ２は、原発振器の出力信号ＯＳＣ
の１／４の周期の信号であり、原発振器の出力信号ＯＳ
Ｃが１００ｎｓ周期とすれば、フリップフロップ２１２
の出力信号ＦＦ２は、４００ｎｓ周期となる。

【００１７】選択回路２２は、ＳＶＰ４からの選択制御
信号ＣＴＬの反転信号を作成するためのインバータ２１
１、ＡＮＤゲート２２２〜２２３、及び、ＯＲゲート２
２４により構成されており、ＡＮＤゲート２２２には、
選択制御信号ＣＴＬ及び原発振器１の出力信号ＯＳＣが
入力され、もう一方のＡＮＤゲート２２３には、選択制
御信号ＣＴＬの反転信号、及び、フリップフロップ２１
２の出力信号ＦＦ２、すなわち、原発振器１の出力信号
ＯＳＣの１／４の周期の信号が入力される。ＡＮＤゲー
ト２２２、２２３の出力は、ＯＲゲート２２４に入力さ
れ、ＯＲゲート２２４の出力は、システムクロックＣＬ
Ｋとして、各論理ユニット３に送出される。この場合、
ＯＲゲート２２４の出力は、必要に応じてバッファゲー
ト（図示せず）を経由して論理ユニット３に送出するよ
うにしてもよい。

【００１８】次に、前述のように構成される本発明の一
実施例の動作を、図３を参照して説明する。

【００１９】図１に示すシステムにおいて、装置の電源
投入直後、論理ユニット３は、電源電圧が不安定である
等の理由で、高速クロックによる動作が保証されない。このため、装置の電源投入直後、ＳＶＰ４からの選択制
御信号ＣＴＬは、ロウレベルとされている。従って、選
択回路２２は、フリップフロップ２１２の出力信号ＦＦ
２を選択してシステムクロックＣＬＫとして送出してい
る。このシステムクロックＣＬＫは、論理ユニット３に
とって、充分に遅いクロックであり、各論理ユニット３
は、素子にバラツキ等がある場合にも充分正常に動作可
能である。

【００２０】この各論理ユニット３の正常動作が保証さ
れた状態で、ＳＶＰ４の指示により各論理ユニット３間
の素子バラツキ等に起因するクロックスキューの調整が
行われる。クロックスキューの調整方法としては、可変
遅延回路（図示せず）等を用いて、各論理ユニット毎の
ディレイバラツキを補正する手段が一般的に多く用いら
れており周知であるので、ここではその説明を省略する
。

【００２１】電源投入後、一定時間経過し、各論理ユニ
ット３のクロックスキュー調整が終了し、電源電圧が安
定すれば、各論理ユニット３は、高速に動作可能な状態
となる。サービスプロセッサ４は、各論理ユニット３は
、高速に動作可能な状態となった後、選択制御信号ＣＴ
Ｌをハイレベルに設定する。これにより、選択回路２２
は、原発振器１の出力信号ＯＳＣを選択して、この信号
をシステムクロックＣＬＫとして送出する。以降、論理
ユニット３は、高速に正常動作する。

【００２２】前述した本発明の一実施例によれば、簡単
な回路により低速クロックを作成することができるので
、素子のバラツキ等により、論理ユニットの高速動作を
保証することができない場合にも、装置の正常動作を保
証することができ、かつ、クロックスキュー補正後、本
来の高速クロックをも送出することができるので、装置
性能を劣化させることもないという効果を得ることがで
きる。

【００２３】前述した本発明の実施例は、原発振器の出
力信号を通常動作時のシステムクロック信号とするとし
て説明したが、装置によつては複数位相のクロックを必
要とする場合がある。本発明は、このような場合、原発
振信号または原発振信号を分周した後の信号のどちらか
一方を選択した後、選択した信号から複数位相のクロッ
クを作成するように構成することができる。

【００２４】また、前述した本発明の実施例は、原発振
器の出力信号を１／４分周した信号を低速用クロックと
するとしたが、これは、複数個の論理ユニットが最大約
２倍のバラツキを有する素子により構成されていること
を想定したものであり、さらにバラツキの大きな素子を
使用する場合には、１／４を越える分周を行えばよく、
また、素子のバラツキがもっと少ない場合には、１／４
未満の分周でもよい。また、本発明は、分周回路を複数
個備え、あるいは、分周回路を構成する分周段から信号
を取り出すようにして、２種以上の速度のクロック信号
を切り換えて論理回路に供給するようにすることもでき
る。

【００２５】また、前述した本発明の実施例は、電源投
入直後の動作について説明したが、本発明は、サービス
プロセッサ４により選択制御信号ＣＴＬを制御すること
により、任意の時間に低速クロック、高速クロックを切
替えて論理ユニット３を動作させることも可能である。

【００２６】

【発明の効果】以上説明したように本発明によれば、簡
単な回路により論理ユニットに低速クロックを供給する
ことができるので、装置の電源投入直後のように、クロ
ックスキューが補正される前にも、装置の正常動作を保
証することができ、かつ、クロックスキュー補正後、装
置本来の高速クロックを送出することができるので、論
理回路の処理スピードを向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のシステム構成を示すブロッ
ク図である。

【図２】システムクロック作成分配回路の構成を示す回
路図である。

【図３】システムクロック作成分配回路の動作を説明す
るタイムチャートである。

【符号の説明】

１　　原発振器２　　システムクロック作成分配回路３　　論理ユニット４　　サービスプロセッサ２１　　分周回路２２　　選択回路

Claims

【特許請求の範囲】

【請求項１】　　原発振器と、該原発振器の出力信号か
らシステムクロック信号を生成分配する回路と、前記シ
ステムクロックにより動作する複数個の論理ユニットと
を備える装置において、前記システムクロック信号を生
成分配する回路は、前記原発振器の出力信号を分周する
分周回路と、分周回路の出力信号または原発振器の出力
信号のいずれかを選択してシステムクロックとする選択
回路とを備え、前記分周回路の出力信号または原発振器
の出力信号のいずれかをシステムクロックとして、前記
複数個路の論理ユニットに供給することを特徴とするク
ロック供給方式。
【請求項２】　　前記論理ユニット毎に、システムクロ
ックのクロックスキューを補正する手段をさらに備える
ことを特徴とする請求項１記載のクロック供給方式。
【請求項３】　　前記選択回路は、サービスプロセッサ
からの信号により制御され、分周回路の出力信号または
原発振器の出力信号のいずれかを選択することを特徴と
する請求項１または請求項２記載のクロック供給方式。
【請求項４】　　前記分周回路は、複数の分周段のそれ
ぞれから複数の分周信号を出力し、前記選択回路は、前
記複数の分周信号及び原発振器からの信号の１つを選択
出力することを特徴とする請求項１、２または３記載の
クロック供給方式。