JPS61138356A - １チツプマイクロコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ・（発明の技術分野）　５ 、　この発明は、例えばマイクロコンピュータ、マイク
ロプロセッサ等を、１チツプの半導体集積回路で構成し
た１チツプマイ・クロコントローラに係り、特に・電源
電圧の変動による内部回路素子の誤動作防止を内部で行
なえるように設定したものに関するや （発明の背景技術とその問題点） 従来より、マイクロコンピュータ、マイクロプロセッサ
等を１チツプのＣ−ＭＯ３半導体集積回路で構成した１
チツプマイクロコントローラは、同一半導体基板上にク
ロック発生回路、プログラムメモリ　（ＲＯＭ）　、デ
ータメモリ　（ＲＡＭ）、演算部（ＡＩ、Ｕ）、入出力
制御部（Ｉｌｏ）等の回路素子を組込んで構成され、外
部から供給される電源により駆動されるようになされて
いる。

ところで、上記のような従来の１チツプマイクロコント
ローラは、電源電圧の降下時には与えられたクロック周
波数に対して決まる下限動作電圧以下になると上記各部
の動作保証ができなくなるため、外部の電源電圧検出回
路から発生される割込み処理信号およびリセット信号に
より割込み処理によりデータを回避して回路の誤動作を
防止すると共に、内部回路素子部をリセットし、内部状
態の初期化をするようになされている。しかしながら、
このような１チツプマイクロコントローラでは、必然的
に外付けのマイクロコントローラを制御する電源電圧検
出回路が必要となり、また、この電源電圧検出回路から
出力される割込み処理信号およびリセット信号等を入力
するため入力端子も必要となるばかりでなく、内部に複
雑な割込み処理回路が必要となって、内部回路素子部の
構成が複雑になってしまう。

（発明の目的） この発明は上記のような問題を改善するためになされた
もので、電源電圧変動時の制御信号を入力するための端
子を設けることなく、内部で電源電圧の変動による内部
回路素子の誤動作防止を行なうことのでき、さらに内部
に複雑な割込み処理回路を設ける必要のない１チツプマ
イクロコントローラを桿供することを目的とする。

（発明の概要） すなわち、この発明に係る１チツプマイクロコントロー
ラは、半導体基板上にＲＯＭ、ＲＡＭ。

ＡＬＵ、命令デコーダ、プログラムカウンタ、Ｉ／Ｏを
少なくとも有する内部回路素子部をを形成し、この内部
回路素子部に対してクロ・ツク発生回路から第１クロッ
ク周波数か、あるいはより低い周波数の第２クロック周
波数を選択して駆動クロック信号を供給し、上記半導体
基板に対して設けられる電源端子を外部の電源に接続し
、上記電源端子からの電源電圧を第１の電源電圧検出回
路に供給し、この第１の電源電圧検出回路により電源電
圧が上記第１のクロック周波数において、上記内部回路
素子部の安定動作を保証する第１の下限基準電圧Ｖｓ以
下となる状態を検出して上記クロック発生回路に対して
第２のクロック周波数を選択するとともに、プログラム
カウンタの変化を禁止し、命令デコーダの出力を無効命
令（Ｎｏ　０ｐｅｒａＴｏｎ）化せしめる信号を発生さ
せ、上記電源端子からの電源電圧を第２の電源電圧検出
回路に供給し、この第２の電源電圧検出検出回路により
電源電圧が第２のクロック周波数における上記内部回路
素子部の動作状態保証最低電圧ｖ７よりやや高く動作状
態保持を保証できる第２の下限基準電圧Ｖｒ以下となる
状態を検出してリセット信号を発生させ、このリセット
信号の発生に応じて上記内部回路素子部を初期状態に設
定するようにしたものである。

（発明の実施例） 以下、図面を参照してこの発明の一実施例を詳細に説明
する。

第１図はその構成を示すもので、この１チツプマイクロ
コントローラは、Ｖｄｄ電源１１に接続される電源端子
ＰＩ、Ｐ２、クロック周波数調整用の外付抵抗Ｒ１を接
続するためのクロック制御用端子Ｐ３．Ｐ４を備え、さ
らにテスト信号Ｓｔを入力するための端子Ｐ５、データ
入力用の端子ＰＡＯ〜ＰＡ６、データ入出力用の端子Ｐ
ＢＯ〜ＰＢ７を有している。

また、この１チップマイクロコントローラは、第１の電
源電圧検出回路１２および第２の電源電圧検出回路１３
からなり電源電圧監視手段を備えると共に、上記外付抵
抗Ｒ１が接続される内臓キャパシタＣ１、インバータＴ
ｎｖｌ、Ｔｎｖ２、Ｔｎｖ３よりなる第１のクロック周
波数ｆＯを生成するクロック発生回路１４と上記クロッ
ク発生回路１４により生成されるクロック周波数ｆＯを
８分周することにより、より低い周波数の第２のクロッ
ク周波数ｆＯ／３を生成するクロック分周回路３２と、
このクロック発生回路１４からのクロック信号ｆＯある
いは、分周回路３２からのクロックｆＯ／８のいずれか
がアンドオアゲートＧｌとインバータ１ｎｖ４とにより
構成されるクロック選択回路２Ｂを経て、２相りロック
発生回路１５で駆動用２相クロック信号φａ、φｂを発
生するようになされている。

そして、この１チツプマイクロコントローラは、上記２
相りロック発生回路１５からのクロック信号φａ、φｂ
で駆動される内部回路を備えるもので、この内部回路は
、例えばプログラムカウンタ１６、プログラムメモリ（
ＲＯＭ）１７、命令デコーダ（ＩＲＱ）１Ｂ、アドレス
バッファ１９、テストモード制御回路２０、演算部（Ａ
ＬＵ＞２１１リザルトレジスタ（ＲＲ）２２．データメ
モリ　（ＲＡＭ）２３、アドレスデコーダ２４、特殊カ
ウンタ群２５、入力ボート（ＰＡ）２６、入出力ポート
（ＰＢ）２７で構成され、各ブロックの駆動制御信号は
制御バス２゛９を介して、アドレス信号はアドレスバス
３０を介して、データ信号はデータバス３１を介して転
送される。このような内部回路は、ダイナミック回路で
構成され、１チツプ化されてなるものである。

ここで、上記第１の電源電圧検出回路１２は、前記電源
１１の出力電圧Ｖｄｄが第１クロック周波数ｆＯにおい
て内部回路の安定動作を保証し得る最低電圧Ｖｓ（以下
、第１の下限基準電・圧とする）より下がったか否かを
検出するもので、Ｖｄｄ≦Ｖｓにおいて、０”論理レベ
ルとなるクロック発生停止信号ａを発生する。このクロ
ック発生停止信号ａは、上記クロック選択回路２３のア
ンドオアゲートＧ１とＩｎｖ４、プログラムカウンタ１
６の動作を制御しているＡＮＤゲート３３、および命令
デコーダ１８とに供給される。また、第２の電源電圧検
出回路１３は、上記電源電圧Ｖｄｄが第２のクロック周
波数ｆＯ／３において内部回路の動作状態を保証し得る
最低電圧Ｖｒ（以下、第２の下限基準電圧とする）より
下がったか否かを検出するもので、Ｖｄｄ≦Ｖｒにおい
て“１”論理レベルとなるリセット信号すを発生ずる。

このリセット信号は、制御バス２９を介して上記内部回
路の必要なブロックへ供給される。

そして、上記クロック発生回路１４は、インバータＩｎ
ｖｌの理論スレショー、ルド電圧、外付抵抗Ｒ１の抵抗
値および内臓キャパシタＣＩの容量値で周波数が決定さ
れる、ＣＲ発振によるクロックを発生するものである。

　　　　　　　−このクロック発生回路１４の出力クロ
ックは２相りロック発生回路１５に供給される。この２
相りロック発生回路１５は、上記発振回路１４の出力ク
ロックからオーバーラツプのない２つの内部クロ・ンク
φａ、φｂを発生するものである。この２つの内部クロ
ックφａ、ｂは、ダイナミック回路構成の内部回路の各
ブロックを駆動するためのもので、図示しないが各ブロ
ックに供給されるようになされている。

なお、上記プログラムカウンタ１６は、ＡＮＤゲート３
３を経て入力される上記内部クロックφａによりカウン
タアップするもので、その出力はアドレス信号としてプ
ログラムメモリ１７に供給される。このプログラムメそ
り１７は、上記アドレス信号に応じて命令内容を指定す
るもので、その出力はＩ２ピクトからなり、上記４ビツ
トが命令内容として命令デコーダ１８を介して制御バス
２９に供給され、下位８ビツトがオペランドのアドレス
としてアドレスバッファ１９を介してアドレスバス３０
を供給される。ここで命令デコーダ１８は第１の電圧検
出回路１２の出力ａが入力されて、Ｖｄｄ≦Ｖｓにおい
ては、無効命令（Ｎ。

Ｏρｅａｒａｔｉｏｎ以下Ｎ（１）Ｐ命令と略す）を出
力せしめるよう構成されている。また、上記演算部２１
は、リザルトレジスタ２２と共にいわゆるＣＰＵを構成
するものである。また、上記データメモリ２３には特殊
バス３２を介して特殊カウンタ２５のカウンタ出力が供
給されるようになされている。

上記のような構成において、以下の動作について説明す
る。

一般的にｙＯ８型半導体集積回路の動作周波数と動作型
ｉ＃電圧範囲は第２図のようになっている。

すなわち、成る周波数ｆＯにおける最低動作電圧はＶｍ
ｉｎであり、Ｖｍｉｎ以上では正常に動作するが、Ｖｍ
ｉｎ以下では誤動作してしまう。動作周波数と最低作動
電圧は比例関係にある。

このマイクロコントローラは、クロック周波数ｆＯにお
ける下限安定動作電圧Ｖｍｉｎとすると、電源電圧Ｖｄ
ｄがＶｍｉｎ電圧以下となるとき正常な動作を保証する
ことができなくなるので、クロックを周波数ｆＯからｆ
ＯＺ８に切り替える第１の下限基準電圧レベクをＶｓ、
リセット信号すを発生させる第２の下限基準電圧レベル
をＶｒとして、Ｖｓ＞Ｖｍｉｎ＞Ｖｒに設定することに
より、電源電圧Ｖｄｄの立ち」二かり時や電圧変動によ
る電圧降下時に発生する誤動作を防止するようにしたも
のである。

すなわち、電源電圧Ｖｄｄの立ち上がり時において、０
　（Ｖ）＜Ｖｄｄ≦Ｖｒの間では、第２の電源型圧検出
回ＦＩｆｒｒ１３が作動してリセット信号すをプログラ
ムカウンタ１６および制御バス２９を介して他の必要な
ブロックに供給し、そのプログラムカウンタ１６および
各ブロックを初期化する。

このとき、Ｖｄｄ＜Ｖｓであるため、第１の電源電圧検
出回路１２がこれを検出してクロック選択信号ａを発生
出力しており、このクロック選択信号ａが“０”論理レ
ベルであることにより、クロック選択回路２８からは電
源電圧が低い領域でも保証できるクロック周波数ｆＯ／
８が選択されて、２相クロツクφａ、φｂが供給される
。

また、Ｖｒ＜Ｖｄｄ≦Ｖｓの間では、上記第２の電源電
圧検出回路１３によるリセットが解除されるが、第１の
電源電圧検出回路１２が作動してクロック選択信号ａが
“０”論理レベルを発生出力しているため、クロック選
択回路２８は低い周波数ｆＯ／８を選択しており、この
マイクロコントローラは動作状態を保証されている。さ
らに、上記クロック選択信号ａがプログラムカウンタ１
６の動作を制御しているＡＮＤゲート３３に入力されて
いるためプログラムカウンタ１６は停止状態となり、さ
らに命令デコーダ１８に入力されることによりＮＯＰ命
令を出力せしめているので実質的には停止にしているの
と同等である。今の状態では、リセット状態を保持して
いる。

そして、Ｖｄｄ＞Ｖｓとなったとき、上記第１の電源電
圧検出回路１２がこれを検出してクロック選択信号ａの
出力を“１″論理レベルにするため、クロック選択回ｖ
Ｐｒ２Ｂによりクロック周波数ｆＯが選択される。それ
とともに、プログラムカウンタ１６は動作を始め命令デ
コーダ１８はプログラムメモリ１７に格納されている内
容に対応した命令を出し始める。これによって、このマ
イクロコントローラは完全に動作状態となる。

次に、電源電圧Ｖｄｄ降下時において、電源電圧Ｖｄｄ
が降下してＶｄｄ≦Ｖｓとなると、第１の電源電圧検出
回路１２がこれを検出してクロック発生停止信号ａとし
て論理レベル“０″を発生出力し、クロック選択回路２
８により低い周波数ｆ　Ｏ／８を選択するとともに、プ
ログラムカウンタ１６の動作を停止し命令デコーダ１８
出力をＮｏｐ命令とするため、Ｉ続して安定的に動作を
続け、低電圧においてもこのマイクロコントローラは動
作していた状態を保証し続ける。

しかる後、Ｖｄｄ＞Ｖｓとなると、その状態から再び動
作を開始するようになる。このようにして、短時間の電
源電圧降下に対しては、実用上全く問題ない動作を行な
う。そして、電源電圧ＶｄｄがＶｄｄ≦Ｖｒまで降下す
ると、第２の電源電圧検出回路１３がこれを検出してリ
セット信号すを発生出力するようになり、これによって
信号すを発生出力するようになり、これによってマイク
ロコントローラは初期化されるようになる。

ここで、上記第１の電源電圧検出回路１２は、Ｄ型■フ
リソブフロンプＦＦなどでクロック発生回路１４からの
クロックに同期して駆動することにより、このマイクロ
コントローラがＶｄｄ＞ＶＳで正常に動作しているとき
に不意にＶｄｄ≦ＶＳとなった場合に、無条件にクロッ
クを切り替えるのではなく、現状の命令実行を終えて次
のクロックサイクルに移るときにクロックを停止させる
ようになされている。これにより、命令実行に必要な最
少クロック時間幅を常に確保している。

このような本来の動作時のクロック周波数ｆＯにおける
電源電圧Ｖｄｄに関する動作保証の下限は一般的にはＶ
ｍｉｎレベルであるが、上記マイクロコントローラでは
自動的にクロック低下させ状態保証させることにより、
見掛は上大幅に低く設定することができ、第２の下限基
準電圧Ｖｒレベルまで動作を保証することができるもの
である。

さらに、上記実施例について具体的な数値を用いて説明
する。

第１の下限基準電圧Ｖｓは約４．０（Ｖ）、第２の下限
基準電圧Ｖｒは約２．０（Ｖ）と設定しである。また、
リセットが実際に働く動作状態保証最低電圧Ｖｒは、約
１．５（Ｖ）である。またＰ５端子に外部からテスト信
号を印加して第２の電源電圧検出回路１２の作動を禁止
した状態でクロック周波数ｆＯで動作させる場合の下限
安定動作電圧Ｖｍｉｎは３．５（Ｖ）であり、上限安定
動作電圧６．０（Ｖ）である。第３図にその動作可能範
囲を示す。

すなわち、この場合のマイクロコントローラは、クロッ
ク周波数ｆＯの場合に完全に動作する３、５〜６．０　
〔ｖ〕に加えて、２．０〜４．０　　（Ｖ）の間はクロ
ックが自動的に低下してそのときの内部状態を実質的に
保持するため、電源電圧Ｖｄｄの不意の降下時に動作を
保証し得る範囲２．０〜６．０（Ｖ）と低電圧側を大幅
に改善することができる。また、電源電圧Ｖｄｄが２．
０（Ｖ）まで降下した場合には、完全に初期化されるた
め、実質的な動作範囲２．０〜６．０（Ｖ）となる。

このように、このマイクロコントローラは、電源電圧Ｖ
ｄｄの立ち上がりや動作状態において、電圧Ｖｄｄが急
激に変動する場合においても、暴走することなく安定に
動作することができるものである。これは、Ｖｍｉｎ＜
Ｖｓとしてクロック周波＊ｒｏにおける動作可能範囲左
、クロック周波数ｆＯ／８の周波数における動作電圧範
囲をオーバーラツプさせたこと、クロック周波数ｆｏ／
８の低周波数における動作電圧範囲とリセット範囲をオ
ーバーラツプさせたこと、および実質的な動作保持が共
に保証できない空白な領域を無くしたこと等によるもの
である。

したがって、上記のように構成した１チツプマイクロコ
ントローラは、従来のように電源電圧変動等の制御信竺
を入力するための□端子を４□けることなく、内部で電
源電圧の変動に（る内部回路の′５　。

誤動作を防止することができ、さらに内部に複雑１、′
な割込み処理回路を設ける必ｉな天、動作を保証゛　□
する下限電圧レベルを大幅に低く１設定することができ
るようになる。これによっ□て、特に外部から　　。

の電波障害や、自動車電装品に到□来するイグニソ”　
□　　。

シラン雑音のような高電波・高電圧雑音により、電源電
圧が不安定になる場合に、極めて有効なものとすること
ができる。

を得るのに第１のクロック周波数は、精度はそれ程要し
ないため、よく知られて、いるリングオシレ−タや第１
図のＣＲ発振器１４に”頻僚な回路を半″″″′７”′
””＝＊　ｃ＝　ｋ“９“１”°′″Ｉ　＃Ｉｋ　Ｇ町
′１゜立してもよい。

この場合、リングオシレータを用いれば、マイクロコン
トローラの動作速度が電源電圧の降下に伴なって遅くな
る程度とリングオシレータの周波数が遅くなる程度が同
じであるため、本発明の主旨が発揮できる。パ 　　なお、本発明でｉよ電源電圧が低下して場合に選択
信号によりクロックを低周波数に切り替えて動作状態の
保持を行なっているが、回路構成を完全にダイナミック
回路ではなく、ハーフダイナミツ□回路０．すわ。よ０
．よ９、’）Ｏｙｏを停止、７状態保持を行なう方法も
考えられる。すなわち、状・１保持をしたい回路便分を
一部のクロック位相においてスタテイ・シフ状態にして
、このクロックを、　停止する方法である。但し、この
場は回路がより複雑になる。　゛ ′（発明の効果） ”　以上詳述したようにこの発明によれば、電源電圧変
動時の制御信号を入力するための端子を設けることなく
、内部で電源電圧の変動による内部回、′ 、路素子の誤動作防止を行なうことのでき、さらに内部
に複雑な割込み処理回路を設ける必要のない１チツプマ
イクロコントローラを堤供することができる。

【図面の簡単な説明】

第１図はこの発明に係る１チツプマイクロコントローラ
の一実施例を示すブロック回路図、第２図は一ヒ記実施
例の具体的な動作周波数とマイクロコントローラとして
の動作電圧範囲を示した図、第３図は上記実施例の具体
的な動作範囲を説明するための図である。 １１・・・Ｖｄｄ電源、１２・・・第１の電源電圧検出
回路、１３・・・第２の電源電圧検出回路、１４・・・
クロック発生回路、１５・・・２相りロック発生回路、
２９・・・制？ｌ　ハス、３０・・・アドレスバス、３
１・・・データバス、Ｐｌ、Ｐ２・・・電源端子、Ｐ３
．Ｐ４・・・クロック制御用端子、Ｖｓ・・・第１の下
限基準電圧、Ｖｒ・・・第２の下限基準電圧、Ｖｍｉｎ
・・・下限安定動作電圧、Ｖｒ・・・動作保証最低電圧
、ａ・・・クロック発生停止信号、ｂ・・・リセット信
号、２８・・・クロック周波数選択回路、３２・・・ク
ロック分周回路。

Claims (1)

【特許請求の範囲】
1. 　半導体基板上にＲＯＭ、ＲＡＭ、ＡＬＵ、命令デコー
   ダ、プログラムカウンタ、Ｉ／Ｏを少なくとも有する内
   部回路素子部と、この内部回路素子部に対して駆動クロ
   ック信号として、第１のクロック周波数か或いはより周
   波数の低い第２のクロック周波数を選択して供給するク
   ロック発生回路と、上記半導体基板に対して設けられた
   外部の電源に対して接続される電源端子と、この電源端
   子からの電源電圧が供給されこの電源電圧が上記第１の
   クロック周波数において、上記内部回路素子の安定動作
   を保証する第１の下限基準電圧Ｖｓ以下となる状態を検
   出して上記クロック発生回路に対して、上記第２のクロ
   ック周波数を選択するとともに、プログラムカウンタの
   変化を禁止し、命令デコーダの出力を無効命令化せしめ
   る信号を発生する第１の電源電圧検出回路と、上記電源
   端子からの電源電圧が供給されこの電源電圧が上記第２
   のクロック周波数における上記内部回路素子部の動作状
   態保証電圧Ｖｔよりやや高くその動作状態保持を保証で
   きる第２の下限基準電圧Ｖｒ以下となる状態を検出して
   リセット信号を発生する第２の電源電圧検出回路と、上
   記リセット信号の発生に応じて上記内部回路素子部を初
   期状態に設定する手段とを具備してなることを特徴とす
   る１チップマイクロコントローラ。