JPH0512756B2 - - Google Patents

Info

Publication number
JPH0512756B2
JPH0512756B2 JP59261562A JP26156284A JPH0512756B2 JP H0512756 B2 JPH0512756 B2 JP H0512756B2 JP 59261562 A JP59261562 A JP 59261562A JP 26156284 A JP26156284 A JP 26156284A JP H0512756 B2 JPH0512756 B2 JP H0512756B2
Authority
JP
Japan
Prior art keywords
power supply
clock
supply voltage
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59261562A
Other languages
English (en)
Other versions
JPS61138356A (ja
Inventor
Mitsuharu Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP59261562A priority Critical patent/JPS61138356A/ja
Priority to US06/722,075 priority patent/US4766567A/en
Publication of JPS61138356A publication Critical patent/JPS61138356A/ja
Publication of JPH0512756B2 publication Critical patent/JPH0512756B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 (発明の技術分野) この発明は、例えばマイクロコンピユータ、マ
イクロプロセツサ等を1チツプの半導体集積回路
で構成した1チツプマイクロコントローラに係
り、特に電源電圧の変動による内部回路素子の誤
動作防止を内部で行なえるように設定したものに
関する。
(発明の背景技術とその問題点) 従来より、マイクロコンピユータ、マイクロプ
ロセツサ等を1チツプのC−MOS半導体集積回
路で構成した1チツプマイクロコントローラは、
同一半導体基板上にクロツク発生回路、プログラ
ムメモリ(ROM)、データメモリ(RAM)、演
算部(ALU)、入出力制御部(I/O)等の回路
素子を組込んで構成され、外部から供給される電
源により駆動されるようになされている。
ところで、上記のような従来の1チツプマイク
ロコントローラは、電源電圧の降下時には与えら
れたロツク周波数に対して決まる下限動作電圧以
下になると上記各部の動作保証ができなくなるた
め、外部の電源電圧検出回路から発生される割込
み処理信号およびリセツト信号により割込み処理
によりデータを回避して回路の誤動作を防止する
と共に、内部回路素子部をリセツトし、内部状態
の初期化をするようになされている。しかしなが
ら、このような1チツプマイクロコントローラで
は、必然的に外付けのマイクロコントローラを制
御する電源電圧検出回路が必要となり、また、こ
の電源電圧検出回路から出力される割込み処理信
号およびリセツト信号等を入力するため入力端子
も必要となるばかりでなく、内部に複雑な割込み
処理回路が必要となつて、内部回路素子部の構成
が複雑になつてしまう。
(発明の目的) この発明は上記のような問題を改善するために
なされたもので、電源電圧変動時の制御信号を入
力するための端子を設けることなく、内部で電源
電圧の変動による内部回路素子の誤動作防止を行
なうことのでき、さらに内部に複雑な割込み処理
回路を設ける必要のない1チツプマイクロコント
ローラを提供することを目的とする。
(発明の概要) すなわち、この発明に係る1チツプマイクロコ
ントローラは、半導体基板上にROM,RAM,
ALU,命令デコーダ,プログラムカウンタ、
I/Oを少なくとも有する内部回路素子部をを形
成し、この内部回路素子部に対してクロツク発生
回路から第1クロツク周波数か、あるいはより低
い周波数の第2クロツク周波数を選択して駆動ク
ロツク信号を供給し、上記半導体基板に対して設
けられる電源端子を外部の電源に接続し、上記電
源端子からの電源電圧を第1の電源電圧検出回路
に供給し、この第1の電源電圧検出回路により電
源電圧が上記第1のクロツク周波数において、上
記内部回路素子部の安定動作を保証する第1の下
限基準電圧Vs以下となる状態を検出して上記ク
ロツク発生回路に対して第2のクロツク周波数を
選択するとともに、プログラムカウンタの変化を
禁止し、命令デコーダの出力を無効命令(No
Operation)化せしめる信号を発生させ、上記電
源端子からの電源電圧を第2の電源電圧検出回路
に供給し、この第2の電源電圧検出検出回路によ
り電源電圧が第2のクロツク周波数における上記
内部回路素子部の動作状態保証最低電圧Vrより
やや高く動作状態保持を保証できる第2の下限基
準電圧Vr以下となる状態を検出してリセツト信
号を発生させ、このリセツト信号の発生に応じて
上記内部回路素子部を初期状態に設定するように
したものである。
(発明の実施例) 以下、図面を参照してこの発明の一実施例を詳
細に説明する。
第1図はその構成を示すもので、この1チツプ
マイクロコントローラは、Vdd電源11に接続さ
れる電源端子P1,P2、クロツク周波数調整用
の外付抵抗R1を接続するためのクロツク制御用
端子P3,P4を備え、さらにテスト信号Stを入
力するための端子P5、データ入力用の端子PA
0〜PA6、データ入力用の端子PB0〜PB7を
有している。
また、この1チツプマイクロコントローラは、
第1の電源電圧検出回路12および第2の電源電
圧検出回路13からなり電源電圧監視手段を備え
ると共に、上記外付抵抗R1が接続される内臓キ
ヤパシタC1、インバータInv1,Inv2,Inv3
よりなる第1のクロツク周波数0を生成するクロ
ツク発生回路14と上記クロツク発生回路14に
より生成されるクロツク周波数0を8分周するこ
とにより、より低い周波数の第2のクロツク周波
数0/3を生成するクロツク分周回路32と、こ
のクロツク発生回路14からのクロツク信号0あ
るいは、分周回路32からのクロツク0/8のい
ずれかがアンドオアゲートG差とインバータInv
4とにより構成されるクロツク選択回路28を経
て、2相クロツク発生回路15で駆動用2相クロ
ツク信号φa,φbを発生するようになされている。
そして、この1チツプマイクロコントローラ
は、上記2相クロツク発生回路15からのクロツ
ク信号φa,φbで駆動される内部回路を備えたも
ので、この内部回路は、例えばプログラムカウン
タ16、プログラムメモリ(ROM)17、命令
デコーダ(IR9)18、アドレスバツフア19、
テストモード制御回路20、演算部(ALU)2
1、リザルトレジスタ(RR)22、データメモ
リ(RAM)23、アドレスデコーダ24、特殊
カウンタ群25、入力ポート(PA)26、入出
力ポート(PB)27で構成され、各ブロツクの
駆動制御信号は制御バス29を介して、アドレス
信号はアドレスバス30を介して、データ信号は
データバス31を介して転送される。このような
内部回路は、ダイナミツク回路で構成され、1チ
ツプ化されてなるものである。
ここで、上記第1の電源電圧検出回路12は、
前記電源11の出力電圧Vddが第1クロツク周波
数0において内部回路の安定動作を保証し得る最
低電圧Vs(以下、第1の下限基準電圧とする)よ
り下がつたか否かを検出するもので、Vdd≦Vs
において、“0”論理レベルとなるクロツク発生
停止信号aを発生する。このクロツク発生停止信
号aは、上記クロツク選択回路23のアンドオア
ゲートG1とInv4、プログラムカウンタ16の
動作を制御しているANDゲート33、および命
令デコーダ18とに供給される。また、第2の電
源電圧検出回路13は、上記電源電圧Vddが第2
のクロツク周波数0/3において内部回路の動作
状態を保証し得る最低電圧Vr(以下、第2の下限
基準電圧とする)より下がつたか否かを検出する
もので、Vdd≦Vrにおいて、“1”論理レベルと
なるリセツト信号bを発生する。このリセツト信
号は、制御バス29を介して上記内部回路の必要
なブロツクへ供給される。
そして、上記クロツク発生回路14は、インバ
ータInv1の論理スレシヨールド電圧、外付抵抗
R1の抵抗値および内臓キヤパシタC1の容量値
で周波数が決定される、CR発振によるクロツク
を発生するものである。
このクロツク発生回路14の出力クロツクは2
相クロツク発生回路15に供給される。この2相
クロツク発生回路15は、上記発振回路14の出
力クロツクからオーバーラツプのない2つの内部
クロツクφa,φbを発生するものである。この2
つの内部クロツクφa,bは、ダイナミツク回路
構成の内部回路の各ブロツクを駆動するためのも
ので、図示しないが各ブロツクに供給されるよう
になされている。
なお、上記プログラムカウンタ16は、AND
ゲート33を経て入力される上記内部クロツク
φaによりカウンタアツプするもので、その出力
はアドレス信号としてプログラムメモリ17に供
給される。このプログラムメモリ17は、上記ア
ドレス信号に応じて命令内容を指定するもので、
その出力は12ビツトからなり、上記4ビツトが命
令内容として命令デコーダ18を介して制御バス
29に供給され、下位8ビツトがオペランドのア
ドレスとしてアドレスバツフア19を介してアド
レスバス30を供給される。ここで命令デコーダ
18は第1の電圧検出回路12の出力aが入力さ
れて、Vdd≦Vsにおいては、無効命令(No
Opearation以下NOP命令と略す)を出力せしめ
るよう構成されている。また、上記演算部21
は、リザルトレジスタ22と共にいわゆるCPU
を構成するものである。また、上記データメモリ
23には特殊バス32を介して特殊カウンタ25
のカウンタ出力が供給されるようになされてい
る。
上記のような構成において、以下の動作につい
て説明する。
一般的にMOS型半導体集積回路の動作周波数
と動作電源電圧範囲は第2図のようになつてい
る。すなわち、或る周波数0における最低動作電
圧はVminであり、Vmin以上では正常に動作す
るが、Vmin以下では誤動作してしまう。動作周
波数と最低作動電圧は比例関係にある。
このマイクロコントローラは、クロツク周波数
0における下限安定動作電圧Vminとすると、電
源電圧VddがVmin電圧以下となるとき正常な動
作を保証することができなくなるので、クロツク
を周波数0から0/8に切り替える第1の下限基
準電圧レベクをVs、リセツト信号bを発生させ
る第2の下限基準電圧Vrとして、Vs>Vmin>
Vrに設定することにより、電源電圧Vddの立ち
上がり時や電圧変動による電圧降下時に発生する
誤動作を防止するようにしたものである。
すなわち、電源電圧Vddの立ち上がり時におい
て、0〔V〕<Vdd≦Vrの間では、第2の電源電
圧検出回路13が作動してリセツト信号bをプロ
グラムカウンタ16および制御バス29を介して
他の必要なブロツクに供給し、そのプログラムカ
ウンタ16および各ブロツクを初期化する。この
とき、Vdd<Vsであるため、第1の電源電圧検
出回路12がこれを検出してクロツク選択信号a
を発生出力しており、このクロツク選択信号aが
“0”論理レベルであることにより、クロツク選
択回路28からは電源電圧が低い領域でも保証で
きるクロツク周波数0/8が選択されて、2相ク
ロツクφa,φbが供給される。
また、Vr<Vdd≦Vsの間では、上記第2の電
源電圧検出回路13によるリセツトが解除される
が、第1の電源電圧検出回路12が作動してクロ
ツク選択信号aが“0”論理レベルを発生出力し
ているため、クロツク選択回路28は低い周波数
0/8を選択しており、このマイクロコントロー
ラは動作状態を保証されている。さらに、上記ク
ロツク選択信号aがプログラムカウンタ16の動
作を制御しているANDゲート33に入力されて
いるためプログラムカウンタ16は停止状態とな
り、さらに命令デコーダ18に入力されることに
よりNOP命令を出力せしめているので実質的に
は停止しているのと同等である。今の状態では、
リセツト状態を保持している。
そして、Vdd>Vsとなつたとき、上記第1の
電源電圧検出回路12がこれを検出してクロツク
選択信号aの出力を“1”論理レベルにするた
め、クロツク選択回路28によりクロツク周波数
0が選択される。それとともに、プログラムカウ
ンタ16は動作を始め命令デコーダ18はプログ
ラムメモリ17に格納されている内容に対応した
命令を出し始める。これによつて、このマイクロ
コントローラは完全に動作状態となる。
次に、電源電圧Vdd降下時において、電源電圧
Vddが降下してVdd≦Vsとなると、第1の電源
電圧検出回路12がこれを検出してクロツク発生
停止信号aとして論理レベル“0”を発生出力
し、クロツク選択回路28により低い周波数0/
8を選択するとともに、プログラムカウンタ16
の動作を停止し命令デコーダ18出力をNOP命
令とするため、継続して安定的に動作を続け、低
電圧においてもこのマイクロコントローラは動作
していた状態を保証し続ける。
しかる後、Vdd>Vsとなると、その状態から
再び動作を開始するようになる。このようにし
て、短時間の電源電圧降下に対しては、実用上全
く問題ない動作を行なう。そして、電源電圧Vdd
がVdd≦Vrまで降下すると、第2の電源電圧検
出回路13がこれを検出してリセツト信号bを発
生出力するようになり、これによつて信号bを発
生出力するようになり、これによつてマイクロコ
ントローラは初期化されるようになる。
ここで、上記第1の電源電圧検出回路12は、
D型VフリツプフロツプFFなどでクロツク発生
回路14からのクロツクに同期して駆動すること
により、このマイクロコントローラがVdd>Vs
で正常に動作しているときに不意にVdd≦Vsと
なつた場合に、無条件にクロツクを切り替えるの
ではなく、現状の命令実行を終えて次のクロツク
サイクルに移るときにクロツクを停止させるよう
になされている。これにより、命令実行に必要な
最少クロツク時間幅を常に確保している。
このような本来の動作時のクロツク周波数0に
おける電源電圧Vddに関する動作保証の下限は一
般的にはVminレベルであるが、上記マイクロコ
ントローラでは自動的にクロツク低下させ状態保
証させることにより、見掛け上大幅に低く設定す
ることができ、第2の下限基準電圧Vrレベルま
で動作を保証することがてきるものである。
さらに、上記実施例について具体的な数値を用
いて説明する。
第1の下限基準電圧Vsは約4.0〔V〕、第2の下
限基準電圧Vrは約2.0〔V〕と設定してある。ま
た、リセツトが実際に働く動作状態保証最低電圧
Vrは、約1.5〔V〕である。またP5端子に外部か
らテスト信号を印加して第2の電源電圧検出回路
12の作動を禁止した状態でクロツク周波数0で
動作させる場合の下限安定動作電圧Vminは3.5
〔V〕であり、上限安定動作電圧6.0〔V〕である。
第3図にその動作可能範囲を示す。
すなわち、この場合のマイクロコントローラ
は、クロツク周波数f0の場合に完全に動作する
3.5〜6.0〔V〕に加えて、2.0〜4.0〔V〕の間はク
ロツクが自動的に低下してそのときの内部状態を
実質的に保持するため、電源電圧Vddの不意の降
下時に動作を保証し得る範囲2.0〜6.0〔V〕と低
電圧側を大幅に改善することができる。また、電
源電圧Vddが2.0〔V〕まで降下した場合には、完
全に初期化されるため、実質的な動作範囲2.0〜
6.0〔V〕となる。
このように、このマイクロコントローラは、電
源電圧Vddの立ち上がりや動作状態において、電
圧Vddが急激に変動する場合においても、暴走す
ることなく安定に動作することができるものであ
る。これは、Vmin<Vsとしてクロツク周波数f0
における動作保証範囲と、クロツク周波数0/8
の周波数における動作電圧範囲をオーバーラツプ
させたこと、クロツク周波数0/8の低周波数に
おける動作電圧範囲とリセツト範囲をオーバーラ
ツプさせたこと、および実質的な動作保持が共に
保証できない空白な領域を無くしたこと等による
ものである。
したがつて、上記のように構成した1チツプマ
イクロコントローラは、従来のように電源電圧変
動等の制御信号を入力するための端子を設けるこ
となく、内部で電源電圧の変動による内部回路の
誤動作を防止することができ、さらに内部に複雑
な割込み処理回路を設ける必要なく、動作を保証
する下限電圧レベルを大幅に低く設定することが
できるようになる。これによつて、特に外部から
の電波障害や、自動車電装品に到来するイグニツ
シヨン雑音のような高電波・高電圧雑音により、
電源電圧が不安定になる場合に、極めて有効なも
のとすることができる。
なお、上記実施例では、第2のクロツク周波数
を得るのに第1のクロツク周波数は、精度はそれ
程要しないため、よく知られているリングオシレ
ータや第1図のCR発振器14に類似な回路を半
導体基板上に完全に組み込み、第1図の周波数を
独立してもよい。
この場合、リングオシレータを用いれば、マイ
クロコントローラの動作速度が電源電圧の降下に
伴なつて遅くなる程度とリングオシレータの周波
数が遅くなる程度が同じであるため、本発明の主
旨が発揮できる。
なお、本発明では電源電圧が低下して場合に選
択信号によりクロツクを低周波数に切り替えて動
作状態の保持を行なつているが、回路構成を完全
にダイナミツク回路ではなく、ハーフダイナミツ
ク回路にすることにより、クロツクを停止して状
態保持を行なう方法も考えられる。すなわち、状
態保持をしたい回路部分を一部のクロツク位相に
おいてスタテイツク状態にして、このクロツクを
停止する方法である。但し、この場は回路がより
複雑になる。
(発明の効果) 以上詳述したようにこの発明によれば、電源電
圧変動時の制御信号を入力するための端子を設け
ることなく、内部で電源電圧の変動による内部回
路素子の誤動作防止を行なうことのでき、さらに
内部に複雑な割込み処理回路を設ける必要のない
1チツプマイクロコントローラを提供することが
できる。
【図面の簡単な説明】
第1図はこの発明に係る1チツプマイクロコン
トローラの一実施例を示すブロツク回路図、第2
図は上記実施例の具体的な動作周波数とマイクロ
コントローラとしての動作電圧範囲を示した図、
第3図は上記実施例の具体的な動作範囲を説明す
るための図である。 11……Vdd電源、12……第1の電源電圧検
出回路、13……第2の電源電圧検出回路、14
……クロツク発生回路、15……2相クロツク発
生回路、29……制御バス、30……アドレスバ
ス、31……データバス、P1,P2……電源端
子、P3,P4……クロツク制御用端子、Vs…
…第1の下限基準電圧、Vr……第2の下限基準
電圧、Vmin……下限安定動作電圧、Vr……動作
保証最低電圧、a……クロツク発生停止信号、b
……リセツト信号、28……クロツク周波数選択
回路、32……クロツク分周回路。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板上にROM,RAM,ALU,命令
    デコーダ,プログラムカウンタ,I/Oを少なく
    とも有する内部回路素子部と、この内部回路素子
    部に対して駆動クロツク信号として、第1のクロ
    ツク周波数か或いはより周波数の低い第2のクロ
    ツク周波数を選択して供給するクロツク発生回路
    と、上記半導体基板に対して設けられた外部の電
    源に対して接続される電源端子と、この電源端子
    からの電源電圧が供給されこの電源電圧が上記第
    1のクロツク周波数において、上記内部回路素子
    の安定動作を保証する第1の下限基準電圧Vs以
    下となる状態を検出して上記クロツク発生回路に
    対して、上記第2のクロツク周波数を選択すると
    ともに、プログラムカウンタの変化を禁止し、命
    令デコーダの出力を無効命令化せしめる信号を発
    生する第1の電源電圧検出回路と、上記電源端子
    からの電源電圧が供給されこの電源電圧が上記第
    2のクロツク周波数における上記内部回路素子部
    の動作状態保証電圧VTよりやや高くその動作状
    態保持を保証できる第2の下限基準電圧Vr以下
    となる状態を検出してリセツト信号を発生する第
    2の電源電圧検出回路と、上記リセツト信号の発
    生に応じて上記内部回路素子部を初期状態に設定
    する手段とを具備してなることを特徴とする1チ
    ツプマイクロコントローラ。
JP59261562A 1984-04-19 1984-12-10 1チツプマイクロコントロ−ラ Granted JPS61138356A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59261562A JPS61138356A (ja) 1984-12-10 1984-12-10 1チツプマイクロコントロ−ラ
US06/722,075 US4766567A (en) 1984-04-19 1985-04-11 One-chip data processing device including low voltage detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59261562A JPS61138356A (ja) 1984-12-10 1984-12-10 1チツプマイクロコントロ−ラ

Publications (2)

Publication Number Publication Date
JPS61138356A JPS61138356A (ja) 1986-06-25
JPH0512756B2 true JPH0512756B2 (ja) 1993-02-18

Family

ID=17363623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59261562A Granted JPS61138356A (ja) 1984-04-19 1984-12-10 1チツプマイクロコントロ−ラ

Country Status (1)

Country Link
JP (1) JPS61138356A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735838B2 (ja) * 1988-08-10 1998-04-02 三洋電機株式会社 ワンチップマイクロコンピュータ
JPH04251312A (ja) * 1991-01-08 1992-09-07 Hitachi Ltd クロツク供給方式
TW249306B (ja) * 1992-04-28 1995-06-11 At & T Corp
KR100442290B1 (ko) * 2001-09-19 2004-07-30 주식회사 하이닉스반도체 프로그램 카운터 제어회로
JP6533135B2 (ja) * 2015-09-16 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JPS61138356A (ja) 1986-06-25

Similar Documents

Publication Publication Date Title
US4766567A (en) One-chip data processing device including low voltage detector
US5072134A (en) Internal voltage converter in semiconductor integrated circuit
JPH0512756B2 (ja)
US5479644A (en) Microcomputer having an oscillator part with variable driving ability
JPH073751B2 (ja) 電流サージ制御集積回路
JPS61262827A (ja) 半導体集積回路装置
US5111487A (en) Electronic timer apparatus
US5751175A (en) Control of clock signal in semiconductor device
JPS6148726B2 (ja)
JP2735838B2 (ja) ワンチップマイクロコンピュータ
JPS616721A (ja) 1チツプマイクロコントロ−ラ
JPS60221816A (ja) 1チツプマイクロコントロ−ラ
JP2722348B2 (ja) 発振回路
JPH08166835A (ja) クロック発生回路
JP3345137B2 (ja) 暗電流削減制御方法
JP3469827B2 (ja) Pll回路
KR100407569B1 (ko) 발진제어기능을구비한발진회로
JPS5916029A (ja) 電子装置の起動回路
JPH0722245B2 (ja) 発振回路
JP3096556B2 (ja) Dramリフレッシュクロック発生回路
JPS6145352A (ja) 半導体集積回路装置
JPH0734169B2 (ja) マイクロコンピユ−タ
JPS6120077B2 (ja)
JPH0344719A (ja) 可変周波数クロックを備える集積回路
JPH01250120A (ja) クロック制御方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term