JPH0344719A - 可変周波数クロックを備える集積回路 - Google Patents
可変周波数クロックを備える集積回路Info
- Publication number
- JPH0344719A JPH0344719A JP2180371A JP18037190A JPH0344719A JP H0344719 A JPH0344719 A JP H0344719A JP 2180371 A JP2180371 A JP 2180371A JP 18037190 A JP18037190 A JP 18037190A JP H0344719 A JPH0344719 A JP H0344719A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- supply voltage
- integrated circuit
- detector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 abstract description 4
- 230000007257 malfunction Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路、特に、その動作のためにクロック
を必要とする集積回路に関するものである。これは、特
に、マイクロプロセッサ、マイクロコンピュータ及び他
の多数の集積回路の場合である。
を必要とする集積回路に関するものである。これは、特
に、マイクロプロセッサ、マイクロコンピュータ及び他
の多数の集積回路の場合である。
従来の技術
これらの集積回路のユーザは、多くの場合、アプリケー
ションを制御する処理能力を可能な限り最大にするよう
にこれらの集積回路の動作速度を最大にしようとする。
ションを制御する処理能力を可能な限り最大にするよう
にこれらの集積回路の動作速度を最大にしようとする。
アプリケーションの設計者は、高い周波数での回路の動
作の実際の可能性を考慮しつつ、動作の安全性を最大に
しなければならない。回路の最高動作速度は、製造方法
（異なる速度の回路を製造する技術がある）だけで決定
されるのではなく、回路の電源電圧によって決定される
。全体の電源電圧が低下すると、論理信号の上昇及び降
下時間が大きくなり、回路がより緩慢になる゛。従って
、回路の誤動作の危険がある。
作の実際の可能性を考慮しつつ、動作の安全性を最大に
しなければならない。回路の最高動作速度は、製造方法
（異なる速度の回路を製造する技術がある）だけで決定
されるのではなく、回路の電源電圧によって決定される
。全体の電源電圧が低下すると、論理信号の上昇及び降
下時間が大きくなり、回路がより緩慢になる゛。従って
、回路の誤動作の危険がある。
発明が解決しようとする課題
回路をオンにした時、オフにした時、または、電力線の
妨害または供給が偶然的に減少した時、回路の電源電圧
は、極めて低くなる。従って、少なくとも、これらの過
渡的な段階の間、特に、アプリケーションの設計者が適
切な安全マージンによってこれらの過渡的な段階の間に
回路が適切に機能するようにしていなければ、回路の動
作があまり制御されなくなる危険性がある。
妨害または供給が偶然的に減少した時、回路の電源電圧
は、極めて低くなる。従って、少なくとも、これらの過
渡的な段階の間、特に、アプリケーションの設計者が適
切な安全マージンによってこれらの過渡的な段階の間に
回路が適切に機能するようにしていなければ、回路の動
作があまり制御されなくなる危険性がある。
通常、これらの過渡的な段階を制御するためには、集積
回路に外部回路素子を追加しなければならない。これは
、ユーザにとってコストが高くなる原因であり、これら
のコストは集積回路自体のコストより高くなることがあ
る。
回路に外部回路素子を追加しなければならない。これは
、ユーザにとってコストが高くなる原因であり、これら
のコストは集積回路自体のコストより高くなることがあ
る。
課題を解決するための手段
上記の問題点を最良の方法で解決するために、本発明は
、動作を逐次実行させるためのクロックを備え、電源電
圧Ｖｃｃが供給される集積回路であって、電源電圧Ｖｃ
ｃが所定の閾値以下に低下すると、クロックの周波数を
下げる手段を備えることを特徴とする集積回路を提供す
るものである。
、動作を逐次実行させるためのクロックを備え、電源電
圧Ｖｃｃが供給される集積回路であって、電源電圧Ｖｃ
ｃが所定の閾値以下に低下すると、クロックの周波数を
下げる手段を備えることを特徴とする集積回路を提供す
るものである。
従って、集積回路の作動周波数は、電源電圧の現実のレ
ベルに合わせられる。これによって、電源電圧が異常に
低い時、回路の動作をより効果的に管理することができ
る。これは、望ましい瞬間にクロック周波数を変更する
集積回路の内部の回路素子である。
ベルに合わせられる。これによって、電源電圧が異常に
低い時、回路の動作をより効果的に管理することができ
る。これは、望ましい瞬間にクロック周波数を変更する
集積回路の内部の回路素子である。
電源電圧の部分的電圧を受け、この電圧が所定の閾値以
下に低下した時制御信号を出力する閾値検出器を備える
ことが好ましい。この閾値は、装置が正常の周波数では
もはや適切に機能しないと考えられる電源電圧値に近い
。また、この検出器から出力された制御信号に応じて、
動作を開始または停止する分周器を備える。
下に低下した時制御信号を出力する閾値検出器を備える
ことが好ましい。この閾値は、装置が正常の周波数では
もはや適切に機能しないと考えられる電源電圧値に近い
。また、この検出器から出力された制御信号に応じて、
動作を開始または停止する分周器を備える。
検出器は、好ましくは、レジスタに接続されて、そのレ
ジスタ内にフラッグ（ビット）を立てる。
ジスタ内にフラッグ（ビット）を立てる。
このフラッグは、クロックの周波数が１氏下したかして
いないかを示す。集積回路がシグナルプロセッサを備え
る時、このフラッグは回路自体によって使用されること
ができる。このようにして、回路は、常にその動作状態
を知っており、実行されている計算または信号処理は回
路の実際の動作周波数を考慮することができる。
いないかを示す。集積回路がシグナルプロセッサを備え
る時、このフラッグは回路自体によって使用されること
ができる。このようにして、回路は、常にその動作状態
を知っており、実行されている計算または信号処理は回
路の実際の動作周波数を考慮することができる。
マイクロプロセッサを備える集積回路の場合、周波数変
更命令を発生させる検出器は、マイクロプロセッサに、
このマイクロプロセッサが実行中のプログラムの変更を
即座に実施できることを可能にする割り込み要求信号を
与えることかできる。
更命令を発生させる検出器は、マイクロプロセッサに、
このマイクロプロセッサが実行中のプログラムの変更を
即座に実施できることを可能にする割り込み要求信号を
与えることかできる。
本発明の１実施例では、必要ならば、異なる閾値につい
ての複数の閾値検出器と、複数の電源電圧値の範囲に各
々適応する複数の異なる周波数をクロックに提供する複
数の分周器とを備えることができる。
ての複数の閾値検出器と、複数の電源電圧値の範囲に各
々適応する複数の異なる周波数をクロックに提供する複
数の分周器とを備えることができる。
本発明のその他の特徴及び利点は、添付図面を参照して
行う以下の実施例の説明によって明らかになろう。但し
、これらの実施例は、本発明を何ら限定するものではな
い。
行う以下の実施例の説明によって明らかになろう。但し
、これらの実施例は、本発明を何ら限定するものではな
い。
実施例
例として図示した集積回路ＣＩは、クロックＣＬＫによ
って制御されるマイクロプロセッサＭＰを備える。この
マイクロプロセッサは、同じ集積回路内の他の素子、ま
たは、データバスＤＢによって回路（図示せず）の入力
−出力ゲートと接続される。
って制御されるマイクロプロセッサＭＰを備える。この
マイクロプロセッサは、同じ集積回路内の他の素子、ま
たは、データバスＤＢによって回路（図示せず）の入力
−出力ゲートと接続される。
マイクロプロセッサは、集積回路の全体の電源電圧であ
る電源電圧Ｖｃｃによって電力供給される。
る電源電圧Ｖｃｃによって電力供給される。
マイクロプロセッサを制御するクロックＣＬＫは、シー
ケンス信号を発振器○ＳＣによって決定された周波数に
セットする。この発振器は、例えば、集積回路の外部の
水晶を使用する場合もあるが、また、完全に内部の発振
器でもよい。
ケンス信号を発振器○ＳＣによって決定された周波数に
セットする。この発振器は、例えば、集積回路の外部の
水晶を使用する場合もあるが、また、完全に内部の発振
器でもよい。
本発明によれば、クロックの周波数は、電源電圧Ｖｃｃ
に応じて、自動的に変更される。この変更は、集積回路
ＣＩ内に集積化された周波数変更回路によって実施され
る。
に応じて、自動的に変更される。この変更は、集積回路
ＣＩ内に集積化された周波数変更回路によって実施され
る。
そのため、発振器○ＳＣとクロック回路ＣＬＫとの間に
挿入された分周器ＤＩＶを備えるのが好ましい。この分
周器は、電源電圧Ｖｃｃの値によって、動作を開始した
り停止したりする。
挿入された分周器ＤＩＶを備えるのが好ましい。この分
周器は、電源電圧Ｖｃｃの値によって、動作を開始した
り停止したりする。
そのため、電源電圧レベル検出器が備えられる。
この検出器は、参照符号ＤＥＴによって示されている。
その検出器は、電源電圧と基準電圧を比較する。実際、
検出器は、電圧Ｖｃｃを受け、この電圧Ｖｃｃの一部の
電圧ｋＶｃｃを決定する分圧器ブリッジとこの分圧器ブ
リッジからの電圧ｋＶｃｃと基準電圧Ｖ ｒｅｆを受け
る比較器とを備え、ｋＶｃｃがＶ ｒｅｆより大きいか
小さいかによって各々高レベルまたは低レベルの論理信
号を出力するように設計されている。
検出器は、電圧Ｖｃｃを受け、この電圧Ｖｃｃの一部の
電圧ｋＶｃｃを決定する分圧器ブリッジとこの分圧器ブ
リッジからの電圧ｋＶｃｃと基準電圧Ｖ ｒｅｆを受け
る比較器とを備え、ｋＶｃｃがＶ ｒｅｆより大きいか
小さいかによって各々高レベルまたは低レベルの論理信
号を出力するように設計されている。
検出器ＤＥＴの出力論理レベルは、レジスタＲＥＧ内に
記憶される。このレジスタは、電源電圧Ｖｃｃの現在の
レベル（正常または不十分〉のメモリとして働く。この
メモリが含むフラッグ（ビット）は、回路の機能を検出
する段階においてマイクロプロセッサＭＰによって読み
出される。
記憶される。このレジスタは、電源電圧Ｖｃｃの現在の
レベル（正常または不十分〉のメモリとして働く。この
メモリが含むフラッグ（ビット）は、回路の機能を検出
する段階においてマイクロプロセッサＭＰによって読み
出される。
また、検出器ＤＥＴの出力は、分周器ＤＩＶの動作を開
始させたり停止させたりするたとのできる論理回路ＣＬ
に人力される。電源電圧Ｖｃｃが正常の時、分周器ＤＩ
Ｖは、動作しない。この時、クロックＣＬＫは、発振器
Ｏ８Ｃから来る周波数を受ける。電源電圧Ｖｃｃが不十
分な時、クロックＣＬＫは分周器ＤＩＶから来る周波数
を受け、この分周器ＤＩＶは発振器の周波数を受ける。
始させたり停止させたりするたとのできる論理回路ＣＬ
に人力される。電源電圧Ｖｃｃが正常の時、分周器ＤＩ
Ｖは、動作しない。この時、クロックＣＬＫは、発振器
Ｏ８Ｃから来る周波数を受ける。電源電圧Ｖｃｃが不十
分な時、クロックＣＬＫは分周器ＤＩＶから来る周波数
を受け、この分周器ＤＩＶは発振器の周波数を受ける。
例えば、分周器は、２による分周器である。しかし、１
／Ｑ（Ｑは必ずしも整数ではない）にする除算が実行さ
れることを特徴とする他の方法を使用することができる
。この場合、閾値検出器は、Ｖｃｃのレベルによって、
第１の分周器または第２の分周器を動作させる。この時
、Ｑ因子は第１の分周器及び第２の分周器によって実行
される除算の間に割合である。
／Ｑ（Ｑは必ずしも整数ではない）にする除算が実行さ
れることを特徴とする他の方法を使用することができる
。この場合、閾値検出器は、Ｖｃｃのレベルによって、
第１の分周器または第２の分周器を動作させる。この時
、Ｑ因子は第１の分周器及び第２の分周器によって実行
される除算の間に割合である。
それ以下になると周波数を低下させなければならない電
源電圧の閾値は、その閾値がまた正常なりロック周波数
での回路の正確な機能に対応するように選択される。
源電圧の閾値は、その閾値がまた正常なりロック周波数
での回路の正確な機能に対応するように選択される。
この閾値を設定するのに使用される基準電圧Ｖｒｅｆは
、集積回路の外部素子または内部素子（トランジスタの
閾値電圧、ダイオード湾曲点電圧、半導体のバンドギャ
ップに比例した電圧等〉のどちらかで決定される。
、集積回路の外部素子または内部素子（トランジスタの
閾値電圧、ダイオード湾曲点電圧、半導体のバンドギャ
ップに比例した電圧等〉のどちらかで決定される。
集積回路がシグナルプロセッサを備える場合、検出器が
周波数変化信号を出力した時、このプロセッサが検出器
から来た割り込みを受けることができるように装置を設
計することが可能である。
周波数変化信号を出力した時、このプロセッサが検出器
から来た割り込みを受けることができるように装置を設
計することが可能である。
このために、′添付図面で、検出器の出力とマイクロプ
ロセッサＭＰの割り込み人力ＩＮＴとの間に導体を図示
した。割り込みは、周波数変化の両方の方向で生成され
る。すなわち、低い周波数の方への変化と、高い周波数
の方への変化である。この割り込みは、実行中のプログ
ラムの変更の実行をトリガすることがある。
ロセッサＭＰの割り込み人力ＩＮＴとの間に導体を図示
した。割り込みは、周波数変化の両方の方向で生成され
る。すなわち、低い周波数の方への変化と、高い周波数
の方への変化である。この割り込みは、実行中のプログ
ラムの変更の実行をトリガすることがある。
必要ならば、この回路に、各々、電源電圧Ｖｃｃの数値
の範囲に対応する、複数の異なる作動周波数を備えるこ
とによって回路をより複雑にすることができる。この場
合、複数の電圧レベル検出器及び複数の分周器がある。
の範囲に対応する、複数の異なる作動周波数を備えるこ
とによって回路をより複雑にすることができる。この場
合、複数の電圧レベル検出器及び複数の分周器がある。
ある実施例では、分周器を使用しない。発振器の周波数
は、制御レジスタによって、直接制御される。レジスタ
の内容は、発振器を制御して、その周波数を決定する。
は、制御レジスタによって、直接制御される。レジスタ
の内容は、発振器を制御して、その周波数を決定する。
例えば、コンデンサの周期的な充電及び放電を使用する
し偏見振器の場合、レジスタの内容、充電または放電電
流、またはコンデンサの数値に応じて、変更することが
できる。
し偏見振器の場合、レジスタの内容、充電または放電電
流、またはコンデンサの数値に応じて、変更することが
できる。
この場合、電源電圧レベル検出器の出力は、発振器の制
御レジスタに１ビツト （フラッグビット〉を置く。発
振器によって与えられた周波数は、レジスタ内にフラッ
グビットが存在するかしないかによる。
御レジスタに１ビツト （フラッグビット〉を置く。発
振器によって与えられた周波数は、レジスタ内にフラッ
グビットが存在するかしないかによる。
添付図面は、本発明のｌ実施態様を図示したものである
。 （主な参照番号） ＣＩ・・・集積回路 ＣＬ ・ ・論理回路 ＭＰ・・・マイクロプロセッサ ＣＬＫ・・・クロック ＤＢ・・・データバスＤＩＶ・
・・分周器 ＲＥＧ・・・レジスタＩＮＴ・・・割り
込み入力 Ｖｃｃ・・・電源電圧 Ｖ ｒｅｆ ・・・基準電
圧特許出Ｗ４人 工スジエーエスートムソンミクロエ
レクトロニクス ニス。
。 （主な参照番号） ＣＩ・・・集積回路 ＣＬ ・ ・論理回路 ＭＰ・・・マイクロプロセッサ ＣＬＫ・・・クロック ＤＢ・・・データバスＤＩＶ・
・・分周器 ＲＥＧ・・・レジスタＩＮＴ・・・割り
込み入力 Ｖｃｃ・・・電源電圧 Ｖ ｒｅｆ ・・・基準電
圧特許出Ｗ４人 工スジエーエスートムソンミクロエ
レクトロニクス ニス。
Claims (5)
- （１）動作を逐次実行させるためのクロックを備え、電
源電圧Ｖｃｃが供給される集積回路であって、電源電圧
Ｖｃｃが所定の閾値以下に低下すると、クロックの周波
数を下げる手段を備えることを特徴とする集積回路。 - （２）上記電源電圧の部分的電圧を受け、この電圧が所
定の閾値以下に下がると制御信号を出力する閾値検出器
と、この検出器から出力された制御信号に応じて動作を
開始したり停止したりする分周器を備えることを特徴と
する請求項１に記載の集積回路。 - （３）上記検出器は、レジスタに接続されて、このレジ
スタ内にフラッグを立てるように動作し、このフラッグ
はクロック周波数が低下したかしていないかを示すこと
を特徴とする請求項２に記載の集積回路。 - （４）マイクロプロセッサを備え、上記周波数変化命令
を生成する検出器はこのマイクロプロセッサが実行中の
プログラムの変更を即座に実施することできる割り込み
要求信号を上記マイクロプロセッサに出力することを特
徴とする請求項１〜３のいずれか１項に記載の集積回路
。 - （５）異なる閾値について複数の閾値検出器と、各々電
源電圧値の複数に範囲に対応する複数の異なる周波数を
上記クロックに出力する複数の分周器を備えることを特
徴とする請求項１〜３のいずれか１項に記載の集積回路
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8909195 | 1989-07-07 | ||
| FR8909195A FR2649506A1 (fr) | 1989-07-07 | 1989-07-07 | Circuit integre avec horloge a frequence variable |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344719A true JPH0344719A (ja) | 1991-02-26 |
Family
ID=9383596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2180371A Pending JPH0344719A (ja) | 1989-07-07 | 1990-07-07 | 可変周波数クロックを備える集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0407270B1 (ja) |
| JP (1) | JPH0344719A (ja) |
| DE (1) | DE69000100D1 (ja) |
| FR (1) | FR2649506A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313706B2 (en) * | 2002-09-17 | 2007-12-25 | Hewlett-Packard Development Company, L.P. | System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption |
| JP2008176597A (ja) * | 2007-01-19 | 2008-07-31 | Seiko Epson Corp | 情報処理装置、スタンドおよびキーボード |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2093044C (en) * | 1992-04-28 | 1999-03-23 | Bruce Edwin Mcnair | Voltage-controlled apparatus for battery-powered electronic devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54117649A (en) * | 1978-03-06 | 1979-09-12 | Fujitsu Ltd | Speed variable-type central processing unit |
| JPS62262118A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | １チツプ・マイクロコンピユ−タ |
| JPS63200220A (ja) * | 1987-02-14 | 1988-08-18 | Sharp Corp | 電子機器の動作速度切換方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574618A (en) * | 1978-11-29 | 1980-06-05 | Nippon Denso Co Ltd | Operating frequency selector for digital computer |
| US4691124A (en) * | 1986-05-16 | 1987-09-01 | Motorola, Inc. | Self-compensating, maximum speed integrated circuit |
| GB2194082A (en) * | 1986-08-18 | 1988-02-24 | Philips Nv | Data processing apparatus with energy saving clocking device |
-
1989
- 1989-07-07 FR FR8909195A patent/FR2649506A1/fr not_active Withdrawn
-
1990
- 1990-06-28 EP EP19900401857 patent/EP0407270B1/fr not_active Expired - Lifetime
- 1990-06-28 DE DE9090401857T patent/DE69000100D1/de not_active Expired - Fee Related
- 1990-07-07 JP JP2180371A patent/JPH0344719A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54117649A (en) * | 1978-03-06 | 1979-09-12 | Fujitsu Ltd | Speed variable-type central processing unit |
| JPS62262118A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | １チツプ・マイクロコンピユ−タ |
| JPS63200220A (ja) * | 1987-02-14 | 1988-08-18 | Sharp Corp | 電子機器の動作速度切換方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313706B2 (en) * | 2002-09-17 | 2007-12-25 | Hewlett-Packard Development Company, L.P. | System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption |
| JP2008176597A (ja) * | 2007-01-19 | 2008-07-31 | Seiko Epson Corp | 情報処理装置、スタンドおよびキーボード |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0407270A1 (fr) | 1991-01-09 |
| FR2649506A1 (fr) | 1991-01-11 |
| EP0407270B1 (fr) | 1992-05-13 |
| DE69000100D1 (de) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9507396B2 (en) | Power control device for processor | |
| JP4125370B2 (ja) | プロセッサの性能を強化する方法及び装置 | |
| US4931748A (en) | Integrated circuit with clock generator | |
| US6889332B2 (en) | Variable maximum die temperature based on performance state | |
| US6118306A (en) | Changing clock frequency | |
| US5451892A (en) | Clock control technique and system for a microprocessor including a thermal sensor | |
| EP0683558B1 (en) | Method and apparatus for reducing power dissipation in an electronic device | |
| US5894423A (en) | Data processing system having an auto-ranging low voltage detection circuit | |
| US20100199114A1 (en) | Method and apparatus for on-demand power management | |
| KR100231810B1 (ko) | 클럭 신호를 동적으로 발생하는 회로 및 방법 | |
| KR20030094418A (ko) | 집적 회로에서 전류 수요를 제어하는 방법 및 장치 | |
| JPH11143573A (ja) | クロック供給方法及び情報処理装置 | |
| US6381705B1 (en) | Method and device for reducing current consumption of a microcontroller | |
| US6311281B1 (en) | Apparatus and method for changing processor clock ratio settings | |
| KR950012053B1 (ko) | 마이크로프로세서 및 직접회로 장치 | |
| JPH0344719A (ja) | 可変周波数クロックを備える集積回路 | |
| CN115777090B (zh) | 用于数据处理器的可编程电压调节 | |
| JP2000200110A (ja) | 電圧降下回路 | |
| JP2735838B2 (ja) | ワンチップマイクロコンピュータ | |
| JPS61138356A (ja) | １チツプマイクロコントロ−ラ | |
| JPH08274607A (ja) | Ｃｐｕの電源電圧監視回路 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| US20080172568A1 (en) | Apparatus for power control of electronic device | |
| KR100442290B1 (ko) | 프로그램 카운터 제어회로 | |
| JPS59212025A (ja) | リセツト回路 |