KR20030094418A

KR20030094418A - 집적 회로에서 전류 수요를 제어하는 방법 및 장치

Info

Publication number: KR20030094418A
Application number: KR10-2003-7014877A
Authority: KR
Inventors: 블라우데이비드티.; 판다라젠드란브이.; 초드리라자트; 졸로토브블라디미르피.; 라마라주라빈드라라즈
Original assignee: 모토로라 인코포레이티드
Priority date: 2001-05-15
Filing date: 2002-04-05
Publication date: 2003-12-11
Also published as: EP1390834A2; CN1509431A; JP2005514800A; WO2002093341A2; US20020171407A1; US6819538B2; TW584955B; AU2002303263A1; WO2002093341A3

Abstract

본 발명은 일반적으로 집적 회로에서 전류 수요를 제어하는 방법들 및 장치에 관한 것이다. 한 실시예는 공급 전압 오버슈트 또는 언더슈트가 존재하거나 예측되는지를 검출하는 단계, 및 검출된다면, 전원 전압이 수용가능한 레벨들 내에서 유지될 것을 보증하도록 전력 소비 회로에 의해 소비된 전류를 제어하는 단계를 포함하는 방법에 관한 것이다. 다른 실시예들은, 용량성 디커플링 구조(18), 전력 소비 회로(20), 및 전력 소비 회로의 적어도 일부분에 의해 소비된 전류를 제어하는 전력 소비 제어 회로(62)를 갖는 집적 회로에 관한 것이다. 그러므로, 본 발명의 실시예들은 공급 전압 언더슈트들, 오버슈트들, 및 발진들을 소멸시키는 것을 방지하기 위해 전력 소비 회로(이를테면 집적 회로)의 전력 소비(즉, 전류 수요)를 모니터하고 제어하는 것에 관한 것이다. 도 1이 요약에 첨부된다.

Description

집적 회로에서 전류 수요를 제어하는 방법 및 장치{Method and apparatus for controlling current demand in an integrated circuit}

종래의 기술

마이크로프로세서, 마이크로 제어기, 또는 임의의 다른 유형의 집적 회로나 칩의 전원 전압은 그것의 전력 수요의 변화들에 의해 유발된 전압 언더슈트(undershoot)들 및 오버슈트(overshoot)들에 의해 저하된다. 집적 회로에 의해 실행된 다른 명령 스트림들이 다른 전력 수요들을 가질 때, 전력 수요의 변화들이 일어날 수 있으며, 어떤 상황들, 이를테면 집적 회로가 수면 상태에서 나오거나 들어가는 경우, 변화는 급격해진다. 이것은, 전원 전압이 수용가능 한계들을 넘어 변한다면 집적 회로가 고장날 것이라는 점에서 문제를 유발한다.

전류의 급격한 변화 동안 큰 전압 변동들이 패키지, 본드 와이어(bond wire)들, 온칩 상호 접속들에서 기생 인덕터(parasitic inductor)들에 의해 주로 생성된다. 그러므로, 전원 전압의 오버슈트 또는 언더슈트의 양은에 정비례하고, 여기서 L은 패키지 및 온칩 상호 접속들의 인덕턴스이고 C는 집적 회로(또는 온 칩) 디커플링(decoupling) 커패시턴스이다.

이 문제를 다루는 한 가지 해결책은 전압 오버슈트 또는 언더슈트의 양이 감소되도록 집적 회로 디커플링 커패시턴스를 증가시키는 것이다. 그러나, 해결책으로서의 더 큰 집적 회로 디커플링 커패시터들의 가능성은 집적 회로 내에서 이 디커플링 커패시터들을 배치하는 데 필요한 큰 면적 때문에 제한된다. 또한, 전원 전압의 오버슈트 또는 언더슈트의 양이 디커플링 커패시턴스의 증가의 제곱근에 비례하므로 디커플링 커패시턴스의 임의의 증가량의 효과는 감소된다. 또한, 공급 전압 오버슈트 및 언더슈트의 문제는 마이크로프로세서들, 마이크로 제어기들, 또는 다른 집적 회로들이 더 고속으로 되고 전류 소비가 증가됨에 따라 점점 더 악화된다. 그러므로, 수용가능 한계들 내에서 유지되도록 전원 전압 오버슈트들 및 언더슈트들을 모니터하고 제어할 필요가 있다.

발명의 분야

본 발명은 일반적으로 집적 회로들에 관한 것이며, 보다 구체적으로는 집적 회로에서의 전류 수요 제어에 관한 것이다.

도 1은 본 발명의 한 실시예에 따르는 시스템을 도시하는 부분적 블록도 및 부분적 개략도.

도 2는 전력 관리 과도 현상(transient)들에 대응하는 전류 및 전압 파형들을 도시하는 도면.

도 3은 스트림 내 전력 과도 현상들에 대응하는 전류 및 전압 파형들을 도시하는 도면.

도 4는 주기적인 전력 과도 현상들에 대응하는 전류 및 전압 파형들을 도시하는 도면.

도 5 내지 도 7은 본 발명의 실시예에 따르는 전류 및 전압 파형들을 도시하는 도면들.

도 8은 본 발명의 한 실시예에 따르는 도 1의 전력 소비 회로의 일부분을 도시하는 블록도.

*도면의 주요 부분에 대한 부호의 설명*

4; 보드 레벨 회로6; 패키지

8; 집적 회로11; 보드 전력 상호 접속들

12; 전원14; 패키지 상호 접속

16; 보드 디커플링 구조들18; 집적 회로 용량성 디커플링 구조들

20; 전력 소비 회로22; 집적 회로 전력 상호 접속

본 발명의 실시예들은 일반적으로 공급 전압 언더슈트들, 오버슈트들, 및 발진들의 소멸을 방지하기 위해 전력 소비 회로(이를테면 집적 회로)의 전력 소비(예를 들면, 전류 수요)를 모니터하고 제어하는 것에 관한 것이다. 예를 들어, 본 발명들의 한 양태는 전력 소비 회로를 갖는 집적 회로에서의 전류 수요를 제어하는 방법에 관한 것이다. 상기 방법은, 미리 결정된 오버슈트와 미리 결정된 언더슈트 중 적어도 하나가 전원 전압에서 존재하거나 예상되는지의 여부 및 미리 결정된 오버슈트나 미리 결정된 언더슈트 중 하나가 전원 전압에서 검출되는지의 여부를 검출하는 단계, 전원 전압이 미리 결정된 전원 전압 레벨의 미리 결정된 마진 내에서 유지될 것임을 보증하도록 전력 소비 회로에 의해 소비된 전류를 제어하는 단계를 포함한다.

본 발명의 또 다른 양태는 전원 전압 레벨이 감소할 때 전류를 제공하고 전원 전압 레벨이 증가할 때 전류를 소비하는 용량성 디커플링 구조를 포함하는 집적 회로에 관한 것이다. 집적 회로는 또한 전력을 소비하는 전력 소비 회로 및 전력 소비 회로의 적어도 일부분에 의해 소비된 전류를 제어하는 전력 소비 제어 회로를 포함하며, 전력 소비 제어 회로는 전력 소비 회로에 결합된다.

그러나, 본 발명의 또 다른 양태는 전력을 소비하는 전력 소비 회로, 및 전력 소비 회로에 결합되어, 전력 소비 회로의 적어도 일부분에 의해 소비된 전류를 제어하는 전력 소비 제어 회로를 포함하는 집적 회로에 관한 것이다. 전력 소비 제어 회로는 미리 결정된 전압과 전원 전압을 비교하기 위해 회로를 모니터하는 단계를 포함한다. 집적 회로는 또한 전력 소비 제어 회로에 결합된 클록 조정 회로를 포함하고, 클록 조정 회로는 전력 소비 회로의 일부분에 제공되는 클록 신호를 조정한다.

본 발명은 첨부 도면들에서 단지 예로써 예시되고 도면에 국한되지 않으며,도면에서 유사한 도면 부호들은 유사한 요소들을 나타낸다.

당업자들은 도면들에서의 요소들이 단순성 및 명확성을 위해 도시되어 있으며, 축적 비율에 꼭 맞게 그려지지 않았음을 이해하고 있다. 예를 들어, 도면들에서 일부 요소들의 치수들은 본 발명의 실시예들의 이해 향상을 도모하고자 다른 요소들에 비해 상대적으로 과장되었을 수도 있다.

본 명세서에서 사용되는 것으로서, "버스"라는 용어는 데이터, 어드레스들, 제어, 또는 상태와 같은 하나 이상의 각종 유형들의 정보를 전송하는 데 사용될 수 있는 복수의 신호들 또는 컨덕터들을 나타내는 데 사용된다. "표명(assert)" 및 "부인(negate or deassert)"이라는 용어들은 신호, 상태 비트, 또는 유사한 장치를 각각 그것의 논리적으로 참 또는 논리적으로 거짓 상태로의 렌더링을 나타낼 때 사용된다. 논리적으로 참 상태가 논리 레벨 1이라면, 논리적으로 거짓 상태는 논리 레벨 0이다. 그리고 논리적으로 참 상태가 논리 레벨 0이라면, 논리적으로 거짓 상태는 논리 레벨 1이다.

도 1은 본 발명의 한 실시예에 따르는 시스템(10)을 도시한다. 도 1은 시스템(10)의 단순화된 대략적인 회로 모델이다. 한 실시예에서, 시스템(10)은 전원 VLSI 시스템이다. 그러므로, 시스템(10)은 도 1에서 도시된 것들과 다른 또는 여러 가지의 고유한 또는 기생(parasitic) 성분들을 포함할 수 있다. 시스템(10)은 집적 회로(8)에 결합되는 패키지(6)에 결합되는 보드 레벨(board-level) 회로(4)에 결합된 전원(12)을 포함한다. 보드 레벨 회로(4)는 보드 디커플링 구조들(16)에 결합된 보드 전력 상호 접속들(11)을 포함한다. 패키지(6)는 패키지 상호 접속(14)을 포함하고, 집적 회로(8)는 집적 회로 용량성 디커플링 구조들(18)에 결합된 집적 회로 전력 상호 접속(22), 및 전력 소비 회로(20)를 포함한다. 집적 회로 디커플링 구조들(18) 및 전력 소비 회로(20)는 또한 전원(12) 및 보드 디커플링 구조들(16)에 결합된다.

시스템(10)은 전원(12)에서 전력 소비 회로(20)로의 전류 흐름을 도시한다. 전원(12)은 정전압을 공급하도록 되어 있다. 예를 들어, 전원(12)은 전력 조절기(regulator), 배터리 등일 수 있다. 또한 전원(12)은 보드 레벨 회로(4)와 같은 회로 보드의 부분으로서 포함될 수 있거나, 도 1에 도시된 바와 같이(예를 들면, 자동차 응용에서와 같이) 외부 전원일 수 있음에 유의한다. 전류는 전원(12)으로부터 보드 레벨 회로(4)를 통해 흐른다. 보드 레벨 회로(4)는 회로 보드 전력 루트들의 고유의 기생 인덕턴스를 나타내는 보드 전력 상호 접속들(11)를 포함한다. 또한, 보드 레벨 회로(4)는, 한 실시예에서(도 1에 도시된 바와 같이), 불연속 커패시터 성분인 보드 디커플링 구조들(16)을 포함할 수 있다. 이 불연속 커패시터 성분은 도 1의 보드 디커플링 구조들(16)에서 도시된 바와 같이, 고유의 저항들과 인덕턴스들을 포함한다. 이어서 전류는 보드 레벨 회로(4)로부터 패키지(6)에 포함된 패키지 리드(lead)들을 통해 흐른다. 이 패키지 리드들은 또한 패키지 상호 접속 인덕턴스(14)에 의해 도시된 바와 같이 고유의 기생 인덕턴스를 포함한다. 이어서 전류는 전력 소비 회로(20) 내의 장치들에 도달하기 전에 집적 회로 전력 상호접속들(22)을 통해 흐른다. 집적 회로 전력 상호 접속(22)은 시스템(10)에서 저항기 및 인덕터에 의해 모델링된다.

집적 회로 상호 접속(22)을 통해 흐른 후, 전류는 가변 저항기(즉, 가변 부하)로서 도 10에 나타내어진 전력 소비 회로(20)에 도달한다. 예를 들어, 전력 소비 회로(20)는 마이크로프로세서 코어의 논리 게이트들과 같은 연산 회로를 포함할 수 있다. 그러나, 대안적인 실시예들에서, 전력 소비 회로(20)는, 집적 회로(8)의 동작에 포함되고 전류를 필요로 하는 임의의 회로를 포함할 수 있다. 즉, 전력 소비 회로(20)는 일반적으로 단지 전류들을 제공하고 받는 것과는 다른 몇 가지 기능을 수행한다.

집적 회로 용량성 디커플링 구조들(18)은 전력 소비 회로(20)와 병렬로 되어 있다. 이 디커플링 구조들(18)은 다양한 방식들로 형성될 수 있다. 예를 들어, 한 실시예에서, 이것들은 커패시터와 같은 수동적 요소들일 수 있거나, 대안적인 실시예들에서, 용량성 요소들로서 구성된 MOS 트랜지스터들과 같은 능동적 장치들일 수 있다. 집적 회로 용량성 디커플링 구조들(18)은 전원 전압 레벨이 감소하는 동안 전력 소비 회로(20)에 상당한 전류를 제공하고, 마찬가지로, 전원 전압 레벨이 증가하는 동안 전류를 소비한다. 그러므로, 집적 회로 용량성 디커플링 구조들(18)의 기능은 전원(12)으로부터의 전원 전압에 응답하여 전류를 제공하거나 소비하는 것이다. (또한 집적 회로 용량성 디커플링 구조들(18)은 일반적으로 전류의 공급 또는 소비 이외에 시스템(10) 내에서 다른 기능을 수행하지 않음에 유의한다.)

도 1의 시스템(10)은 포함된 고유의 기생 또는 실제 성분들의 단순히 근사예임이 이해될 수 있다. 그러므로, 회로 보드에 결합된 패킷화된 집적 회로는 다양한 방식들로 나타내어질 수 있음이 당업자들에게 이해될 수 있다. 예를 들어, 시스템(10)은 더 복잡하거나 더 단순화된 표현을 이용할 수 있다.

보드 레벨 디커플링 구조들(16)에 의해 제공된 충분한 커패시턴스가 존재한다면, 보드 레벨 디커플링 구조들(16)은 공칭의 정전압이 노드(24)에서 나타나도록 보드 전력 상호 접속(11)에 의해 도입된 인덕턴스로부터 패키지(6)를 효과적으로 차폐한다. 그러나, 보드 레벨 회로(4)의 인덕턴스가 충분히 높은 보드 디커플링 구조들(16)에 의해 차폐될 수 있더라도, 기생 인덕턴스는 패킷 상호 접속(14)에 의해 노드(24) 다음에 도입된다. 그러므로, 전원 전압 오버슈트 및 언더슈트는에 정비례하고, L은 패키지(6)(즉, 패키지 상호 접속(14)) 및 집적 회로 전력 상호 접속(22)의 인덕턴스이고 C는 집적 회로 용량성 디커플링 구조들(18)에 의해 제공된 커패시턴스이며, dI/dt는 전력 소비 회로(20)에 의해 요구된 전류의 변화의 레이트를 나타낸다.

그러므로, 위에서 논의된 바와 같이, 공급 전압 오버슈트 및 언더슈트의 크기를 줄이기 위해서, 패키지 인덕턴스(L)는 감소될 수 있거나 집적 회로 디커플링 커패시턴스(C)는 증가될 수 있다. 그러나, 위에서 논의된 바와 같이, C 값의 증가와 L 값의 감소에 대해 제약들이 있다. 예를 들어, 상술한 바와 같이, C를 증가시키기 위해, 더 많은 면적이 집적 회로(8) 내에서 요구된다. 또한, 기술이 향상되고 더 복잡한 집적 회로들이 제조됨에 따라, 패키지의 기생 인덕턴스는 감소될 것 같지 않다. 예를 들어, 패키지 상호 접속(14) 및 집적 회로 전력 상호 접속(22)의 기생 인덕턴스는 집적 회로 및 패키지의 물리적인 치수들과 연관되므로, 어떤 레벨 이상으로 L을 감소시키는 것에는 제약들이 존재한다. 또한, L/C가 제곱근 안에 있으므로(예를 들어, C의 증가 및/또는 L의 감소에 의해 달성된 9의 감소는 실제로 단지 3의 감소로 트랜슬레이팅됨), C의 증가 또는 L의 감소의 유효성은 감소된다. 따라서, 본 발명의 실시예들은 공급 전압의 오버슈트 또는 언더슈트의 양을 감소시키기 위해 dI/dt를 감소시키는 데 초점을 둔 해결책들을 제공한다. 예를 들어, dI/dt을 감소시키기 위해서는, dI가 감소될 수 있거나 dt가 증가될 수 있고, 또는 공급 전압 오버슈트 및 언더슈트를 제어하는 것을 도모하기 위해 두 가지의 임의의 조합들이 있을 수 있다. 그러므로, 공급 전압을 모니터링하고 전력 소비 회로(20)의 전류 수요를 제어하는 방법은, 아래에서 더 논의되어질 바와 같이, dI/dt를 효과적으로 감소시킬 수 있다. (또한, 본 발명의 실시예들은 또한 클록이 전류 수요를 감소시키고자 조정될 때 유효한 디커플링 커패시턴스(C)를 증가시킬 수 있음에 유의한다.)

도 2 내지 도 4는 각종 전류(I) 및 전압(Vdd) 파형들을 도시하며, I는 전력 소비 회로(20)에 의해 소비된 전류를 나타내고 Vdd는 전력 소비 회로(20)의 장치들에 의해 보여지는 공급 전압을 나타낸다. 전압 파형들은 시간 대 전류의 파형들에 대응하며 전력 소비 회로(20)의 전류 소비가 변함에 따라 전류에 대한 Vdd의 응답을 도시함에 유의한다. 도 2 내지 도 4의 파형들은 공급 전압 오버슈트들 및 언더슈트들을 유발하는 전류 변화들의 예들을 보여주는 데 도움을 준다.

도 2는 전력 관리 과도 현상들에 대응하는 전류 및 전압 파형들을 도시한다. 예를 들어, 도 2의 파형들은 저전력 상태에서 풀(full) 전력 동작으로 전이하는 전력 소비 회로(20)에 대응한다. (도 2에 도시되지 않을지라도, 전력 관리 과도 현상들은 또한, 풀 전력 동작에서 다시 저전력 상태로 전이할 때 또한 일어남을 유의한다.) 그러므로, 전력 관리 상태 동안, 전력 소비 회로(20)는 저전력 상태에서 동작하고, 공급 전압(Vdd)은 저전력 공칭 레벨에 있다. 전력 관리 상태는 오프 상태에 있는 전력 소비 회로(20), 저전력 상태(이를테면 수면 또는 냅(nap) 모드) 등을 나타낼 수 있다. 수면 모드 등으로부터 파워업, 리셋, 웨이크업 시, Vdd 전압 레벨들에 영향을 미치는 풀 전력 동작에 대한 전이 시간 동안 전류는 경사져 상승한다(적어도 부분적으로는 저전력 상태와 풀 전력 동작 사이에 존재하는 큰 dI에 기인함).

예를 들어, 전력 관리 상태 동안 전류 레벨들이 저전력 상태 레벨에 있을 때, Vdd는 그것의 저전력 공칭 Vdd 레벨에 있다. 저전력 상태에서 풀 전력 동작(이를테면, 예를 들어, 리셋 또는 파워업시)으로 전류가 전이하는 전이 시간 동안, Vdd는 저전력 공칭 Vdd 레벨 이하로 언더슈트한다. 이어서 Vdd는 풀 전력 공칭 Vdd 레벨(풀 전력 동작에 대응함)에서 안정화되기 이전에 (언더슈팅과 오버슈팅 양쪽을) 계속해서 발진한다. 동일한 것이 풀 전력 동작에서 저전력 상태로의 전이(도시하지 않음)에서 일어나며 Vdd는 처음 풀 전력 공칭 Vdd를 오버슈트하고 이어서 저전력 공칭 Vdd에서 안정화되기 이전에 계속해서 발진하거나 공명(ring)한다.

공급 전압 오버슈트들 및 언더슈트들 둘 다 전력 소비 회로(20)를 소멸시킬 수 있다. 예를 들어, 언더슈트들은 반대로 성능 손실을 초래하는 스피드 경로들에영향을 미칠 수 있다. 언더슈트들은 또한 전력 소비 회로(20)가 상태들을 유지하는 것을 방지하여 전력 소비 회로(20)를 소멸시킬 수 있다. 마찬가지로, 오버슈트들은 몇몇 경로들을 너무 급하게 실행시켜 전력 소비 회로(20)에 대해 규정된 보류 시간들을 위반할 수 있거나, 트랜지스터들의 얇은 산화막들의 열화와 같은 신뢰도 문제들을 도입할 수 있다. 그러므로, 언더슈트 및 오버슈트의 임의의 레벨은 전력 소비 회로(20)에 대한 손상을 방지하고 전력 소비 회로(20)의 적절한 동작을 보증하도록 제어되어야 한다.

도 3은 스트림 내 전력 과도 현상들에 대응하는 전류 및 전압 파형들을 도시한다. 예를 들어, 저전력량들을 소비하는 자원들을 필요로 하는 명령들을 실행할 때, 전력 소비 회로(20)는 부분 전력 동작에 있다. 그러나, 명령들의 스트림 내에서 전력 소비 회로(20)는 더 큰 전력량들을 소비하는 자원들을 필요로 하는 명령들인 고전력 명령들을 실행할 수 있다. 이 고전력 명령들 동안, 전력 소비 회로(20)는 고전압 또는 풀 전압에서 동작한다. 부분 전력 동작과 풀 전력 동작 사이의 전류 전이는 저전력 상태와 풀 전력 동작 사이의 도 2의 것보다 더 적다(따라서 더 낮은 dI를 초래함). 그러나, 전이 시간은 저전력 명령 스트림과 고전력 명령 스트림 사이에서 더 고속이며 dt는 더 작음을 의미한다. 그러므로, Vdd는 시간에 대한 전류의 변화의 레이트(dI/dt)에 비례하므로, 짧은 전이 시간은 더 작은 dt 값에 대응하며, 마찬가지로 Vdd가 풀 전력 공칭 Vdd에서 또는 부근에서 안정화되기 이전에 그것의 부분 전력 공칭 VDD 레벨 부근에서 발진하게(즉, 공명하게) 한다. 다시 한번, 이 공명은 전력 소비 회로(20)를 손상시킬 수 있는 공급 전압 언더슈트들 및오버슈트들을 도입한다.

도 4는 주기적인 전력 과도 현상들에 대응하는 전류 및 전압 파형들을 도시한다. 예를 들어, 전력 소비 회로(20)는 고전력 명령들과 저전력 명령들 둘 다 포함할 수 있는 일련의 명령들을 반복적으로 실행할 수 있다. 이 명령들은 풀 전력에서 동작하는 고전력 명령들과 부분 전력에서 동작하는 저전력 명령들 사이에서 교번하는 반복적이며 주기적인 패턴을 초래할 수 있어서, 도 4에 도시된 바와 같이, 주기적인 전류 소비 파동을 초래한다. 이 주기적인 패턴은 시스템(10)의 전원 네트워크의 공진 주파수에 부합하여, 각각의 주기 기간과 함께 계속적으로 증가하는 레이트로 Vdd가 오버슈트 및 언더슈트하게 할 수 있다. 이것은 도 4에서 보여지는 바와 같이, 전력 소비 회로(20) 내에서 파국적인 전압 오버슈트 및 언더슈트를 초래할 수 있다.(시스템(10)의 전원 네트워크는 전원(12), 보드 전력 상호 접속(11), 보드 디커플링 구조들(16), 패키지 상호 접속(14), 집적 회로 용량성 디커플링 구조들(18), 및 집적 회로 전력 상호 접속(22)에 의해 형성된 전기 네트워크를 나타낸다는 것에 유의한다. 대안적인 실시예들에서, 전원 네트워크는 상기 열거된 것들보다 더 많거나 더 적은 요소들을 포함할 수 있다.)

도 2 내지 도 4에 도시된 각각의 문제들은 전력 소비 회로(20)상에 파괴적인 영향들을 초래할 수 있으며, 각각의 이 상황들을 처리해야 할 필요가 있다. 또한, 대다수의 문제가 있는 과도 현상들이 전력 소비 회로(20) 내에서 예측할 수 없게 일어나므로 사전에 방지될 수 없다. 예를 들어, 도 3 및 도 4는 고지 없이 일어날 수 있는 명령 스트림 내에서 특정한 일련의 명령들에 의해 야기될 수 있다. 또한,각종의 다른 명령들 스트림들이 이 문제들을 유발할 수 있으므로, 누군가 의도적으로 그러한 명령 스트림들을 설계하여 그것에 의해 파괴적인 컴퓨터 바이러스들을 생성할 수 있다. 또한, 특정 명령들은 요구되지 않으며, 매우 다양한 설계 선택들이 임의의 유형의 전력 소비 회로(20)를 공격할 수 있는 바이러스들을 생성하는 데 이용가능함을 의미하는 파괴적인 명령 스트림들을 생성한다. 그러므로, 그러한 공급 전압 언더슈트들 및 오버슈트들(예측가능한 것들과 예측 불가능한 것들 모두)을 설명하거나 제어할 수 없는 마이크로프로세서들, 마이크로 제어기들, 또는 설명다른 집적 회로들은 그러한 위험한 컴퓨터 바이러스들에 감염되기 쉽다.

예를 들어, 이 바이러스들(즉, 코드의 위험부들)은 개인 컴퓨터(PC) 프로세서에 전송되고, 그것들은 PC 프로세서의 공진 주파수에서 전류가 발진되게 하며, PC 프로세서를 파괴하는 파국적인 오버슈트 또는 언더슈트를 초래하는 것을 반복적으로 시도하고 결국엔 성공할 수 있다. 대안적으로는, 이 바이러스들은 공급 전압의 위험한 오버슈트들 또는 언더슈트들을 유발하고 PC 프로세서를 회복할 수 없게 손상시키는 빠르거나 큰 전력 전이들을 생성하도록 기록될 수 있다. 따라서, 단 한 사람일지라도 인터넷과 연결된 임의의 컴퓨터에 회복할 수 없는 손상을 일으킬수 있는 컴퓨터 바이러스를 전세계적으로 유포할 수 있다. 또한, 그러한 전압 공급 오버슈트들 및 언더슈트들에 의해 야기된 문제의 중대함은 클록 스피드들이 더 빠라질수록 증가된다. (예를 들어, 클록 스피드들이 증가함에 따라, 공진 주파수들은 일반적으로 더 많은 디커플링 장치들의 사용으로 인해 감소한다. 이것은 명령 스트림 내에서의 전력 전이들을 오버슈트들, 언더슈트들, 및 공진 주파수 발진들에 더민감하게 만든다.)

도 2에 도입된 문제를 처리하기 위해서, 전력 소비 회로(20)에 의한 전력 소비는 dt를 증가시킴으로써 dI/dt를 감소시키기 위해 간헐적으로 인터럽팅(interrupt)될 수 있다. 전력 소비는 전체 또는 임의의 국부의 클록들을 정지시키거나, 전력 소비 회로(20) 내에서 프로세서 파이프라인을 스톨링(stall)시키거나, 새로운 명령들의 유포를 방해하거나, 전력 소비 회로(20)의 부분들의 전원을 끔으로써 인터럽팅될 수 있다. 그러므로, 전력 소비를 감소시키는 임의의 수단이 전력 소비를 인터럽팅시키고 전력 소비 회로(20)의 전류 수요를 제어하는 데 이용될 수 있다.

도 5는 전력 소비에서 인터럽션(interruption)들을 포함하는 저전력 상태에서 풀 전력 동작까지의 전이를 도시한다. 전류에서의 변화들은 Vdd에서의 변화들을 유발한다. 전류 파형(30) 및 전압 파형(34)은 도 2의 전력 관리 과도 현상들에 대응한다. 전력 소비 회로(20)의 전력 소비를 인터럽팅시키는 본 발명의 실시예들을 이용함으로써, 결과로서 얻어지는 전류 파형은 파형(32)이고 대응하는 전압 파형은 파형(38)이다. 전압 파형(38)은 전압 파형(34)와 동일한 양의 언더슈트와 오버슈트를 더 이상 포함하지 않음을 유의한다. 즉, 전압 파형(38)은 전력 소비 회로(20)에 의해 허용된 바와 같이, 미리 결정된 허용 범위 내에서 존속하는 제어된 공명을 초래한다.

도 5는 또한 Vdd에 대한 상위 감소 임계치 및 하위 감소 임계치를 도시한다. 그러므로, Vdd가 (증가하는 I에 응답하여) 하위 감소 임계치 이하로 떨어질 때마다, 도 5에 도시된 바와 같이 전압 파형(38)이 저전력 공칭 Vdd에서 하위 감소 임계치(점(36))까지 아래로 갈 때, 전력 소비는 인터럽팅된다(그것에 의해 전류 수요는 감소됨). 파형(32)의 평탄한 부분(부분(31))에 의해 도시된 바와 같이 전압 파형이 증가하여 상위 감소 임계치(점(37))에 닿을 때까지 전력은 인터럽팅된 채로 남아 있다. 상위 감소 임계치에 도달하자마자, 정상 전력 소비는 재개되고 풀 전력 동작으로의 전이는, 파형(32)의 경사 부분(부분(31)의 직후)으로써 도시된 것과 같이, 전력 소비가 인터럽팅되기 바로 이전에 멈춰진 것과 동일한 전력 레벨부터 계속된다. 하위 감소 임계치(점(39)), 전력 소비가 다시 인터럽팅(부분(33))되는 점에 도달할 때까지 Vdd는 다시 한번 감소한다. 마침내, Vdd는 더 이상 감소하지 않고 임계 값들을 초과할 것이고, 전압 파형은 결국 풀 전력 공칭 Vdd 레벨 부근에서 안정화될 것이다. 그러므로, 전력 소비의 인터럽션은 각각의 인터럽션 동안 전이를 시프팅(shift)하고 총 dt(43)는 이제 인터럽션들 없이도 dt(41)보다 더 크므로, 감소된 dI/dt 및 제어된 전압 공급 언더슈트를 초래한다.

도 6은 풀 전력 동작에서 다시 저전력 상태로 전이하는 전력 소비 회로(20)를 도시한다. 파형들은 단순히 도 5의 파형들의 역이라는 점에 유의한다. 전류 파형(69) 및 전압 파형(65)은 위에서 논의된 전력 관리 과도 현상들 문제에 대응한다(이 파형들(69,65)은 도 2의 전류 및 전압 파형들의 역들이라는 점에 유의함). 전력 소비 회로(20)의 전력 소비를 간헐적으로 증가시키는 본 발명의 실시예들을 이용하여, 결과로서 얻어지는 전류 파형은 파형(79)이며, 대응하는 전압 파형은 파형(67)이다. 그러므로, dI/dt를 감소시키기 위해, 전력 소비는 아래에서 더논의될 것과 같이, 간헐적으로 증가될 것이다. 전력 소비 회로(20)의 전력 소비(즉, 전류 수요)는 전력 소비 회로(20) 내에서 휴지(idle) 블록들을 턴온(즉, 파워업)하거나, 고전력 명령들을 유포하거나, 전력 소모 부하를 턴온하거나 기타 등등에 의해 증가될 수 있다. 그러므로, dI/dt는 dt를 증가시킴으로써 증가되고, 전압 공명을 제어하는 데 기여한다.

도 6는 또한 Vdd에 대한 상위 증가 임계치 및 하위 증가 임계치를 도시한다. 그러므로, Vdd가 (감소하는 I에 응답하여) 상위 증가 임계치 이상으로 커질 때마다, 도 6에 도시된 바와 같이 전압 파형(67)이 고전력 공칭 Vdd에서 상위 증가 임계치(점(57))까지 위로 갈 때, 전력 소비는 증가된다(그것에 의해 전류 수요는 증가됨). 파형(79)의 높여진 부분(부분(51))에 의해 도시된 바와 같이 전압 파형(67)이 감소하여 하위 증가 임계치(점(59))에 닿을 때까지 전력은 증가된 채로 남아 있다. 하위 증가 임계치에 도달하자마자, 정상 전력 소비는 재개되고 저전력 상태으로의 전이는, 파형(79)의 감소하는 부분(부분(51)의 직후)으로써 도시된 것과 같이, 간헐적인 증가 없이 계속되었다면 전력 소비가 있었을 점으로부터 계속된다. 상위 증가 임계치(점(61)), 전력 소비가 다시 증가(부분(53))되는 점에 도달할 때까지 Vdd는 다시 한번 증가한다. 마침내, Vdd는 더 이상 증가하지 않고 상위 증가 임계값을 초과할 것이고, 전압 파형(67)은 결국 저전력 공칭 Vdd 레벨 부근에서 안정화될 것이다. 그러므로, 전력에 있어서 간헐적인 증가들은 총 dt(83)가 이제 dt(81)보다 더 크도록 총 전이 시간을 증가시키므로, 감소된 dI/dt 및 제어된 전압 공급 언더슈트를 초래한다.

마찬가지로, 도 3에서 예시된 문제를 처리하기 위해서, 전류 전이가 부분 전력 동작에서 풀 전력 동작으로 되는지 또는 풀 전력 동작에서 부분 전력 동작으로 되는지에 의존하여, 각각, 도 5 및 도 6을 참조하여 설명된 바와 같이, 전력 소비는 간헐적으로 인터럽팅되거나 간헐적으로 증가될 수 있다. 전력 소비를 간헐적으로 인터럽팅 또는 증가시킴으로써, 저전력 명령 스트림들과 고전력 명령 스트림들 사이 또는 고전력 명령 스트림들과 저전력 명령 스트림들 사이의 전이 시간(즉, dt)은 각각 증가되고, 따라서 전체적인 dI/dt를 감소시킨다. 도 5 및 도 6에 도시된 바와 같이, 이것은 전력 레벨들간의 더 고속의 전류 전이들로부터 기인한 Vdd의 공명 효과를 제어한다.

도 4에서 예시된 문제를 처리하기 위해 도 7은 전력 소비 회로의 간헐적인 인터럽션을 도시한다. 시스템(10)의 전원 네트워크의 공진 주파수에 매칭하는 고전력 및 저전력 명령들의 주기적인 반복에 의해 야기된 파국적인 전압 오버슈트 또는 언더슈트를 방지하기 위해, 전력 소비는 인터럽팅될 수 있고(예를 들어, 부분들(48,52)), 전력 소비 회로(20)의 공진 주파수와 매칭하지 않도록 결과로서 얻어지는 주기적인 패턴의 위상 시프팅을 초래한다. 또한, 간헐적인 인터럽션들(부분들(48,52))과 함께, 전력 소비는 간헐적으로 증가될 수 있고(부분들(50,54)), Vdd의 임의의 공명을 제어한다. Vdd가 대응하는 임계치에 도달할 때마다, 전력은 감소, 증가 또는 정상 전력 소비로 복귀한다. 전류가 부분 전력 동작에서 풀 전력 동작으로 전이(즉, 저전력 명령들에서 고전력 명령들로의 전이들)함에 따라, 전력 소비가 인터럽팅(예를 들어, 부분(48))되는 하위 감소 임계치(점(71))에 도달할 때까지 Vdd는 감소한다. 이어서 전력 소비 회로(20)에 의해 정상 전력 소비가 재개되는 상위 감소 임계치(점(73))에 도달할 때까지 Vdd는 증가한다. 전류가 풀 전력 동작으로 계속해서 전이함에 따라, 상위 증가 임계치 또는 하위 감소 임계치 중 하나에 도달할 때까지, Vdd는 전력 소비 회로(20)에 의해 소비된 전류에 계속해서 정상적으로 응답한다.

도 7에 도시된 실시예에서, 전류 수요에 있어서 변화를 유발하는 Vdd에 의해 도달된 다음 임계치는 상위 증가 임계치(점(75))이며, 그 점에서 전력 소비는 증가된다(부분(50)). 전력의 증가는 Vdd가 정상 Vdd 응답이 재개되는 하위 증가 임계치(점(77))에 도달할 때 종료된다. 전력 소비가 인터럽팅되는 부분들(예를 들어, 부분들(48,52)) 동안, 그 결과로서 얻어지는 파형(42)은 인터럽션의 지속 기간과 균등한 양의 시간에 의해 시프팅되고, 따라서 파형(42)을 계속적으로 위상 시프팅한다. 전력 소비가 증가되는 동안의 기간들(예를 들어, 부분들(50,54))은 더 이상 파형의 위상 시프팅을 초래하지 않을 수 있다. 그러나, 그것들은 파형(46)으로써 도시된 바와 같이 전압 공명 효과를 제어하는 것을 돕는다. 그러므로, 전력 인터럽팅된 부분들(48,52) 및 전력 증가 부분들(50,54)의 조합은 전류 파형이 연장된 시간 기간들 동안 공진 주파수에 결코 매치하지 않음을 보증하도록 기여하고 레벨들이 수용가능한 레벨들 내에 유지됨을 보증함으로써 Vdd의 공명 효과를 제어하는 데 기여한다. 도 7이 각각의 부분/풀 전력 전이 동안 단 하나의 인터럽트 또는 증가를 도시할지라도, 전압 임계치들은 전력 소비에 있어서 임의의 횟수의 인터럽트들 또는 증가들을 생성하도록 설계될 수 있음에 유의한다.

도 8은 블록도의 형태로 모니터링 회로(60), 전력 소비 감소 제어 회로(64), 및 전력 소비 증가 제어 회로(66)를 포함하는 전력 소비 제어 회로(62)를 포함하는 전력 소비 회로(20)의 일부분을 도시한다. 전력 소비 제어 회로(62)는 필요에 따라(도 5 내지 도 7을 참조하여 설명된 바와 같이) 전력 소비를 인터럽팅 또는 증가시키기 위해 상위 감소 임계치, 하위 감소 임계치, 상위 증가 임계치, 및 하위 증가 임계치를 수신한다. 그러므로, 모니터링 회로(60) 내의 비교기들(68,70,72,74)은 각각, Vdd 및 임계값을 수신하고 전력 소비 감소 제어 회로(64) 또는 전력 소비 증가 제어 회로(66)에 제어 신호를 제공한다. 예를 들어, 비교기들(68,70)은 각각 감소 제어 회로(64)에 제어 신호들을 제공하고, 비교기들(72,74)은 각각 증가 제어 회로(66)에 제어 신호들을 제공한다. 그러므로 이 제어 신호들은 대응하는 임계치에 도달될 때 표명된다.

감소 제어 회로(64)는 클록 조정 회로(78)에 제어 신호(84)를 제공한다. 제어 신호(84)는 감소 제어 회로(64)에 대한 입력들에 응답하여 표명된다. 예를 들어, 제어 신호(84)는 하위 감소 임계치에 도달될 때 표명될 수 있다. 클록 조정 회로(78)는 또한 CLK(클록 신호)를 수신하고 ADJUSTED CLK(조정된 클록 신호)를 출력한다.) 예를 들어, 한 실시예에서, 클록 조정 회로(78)는 ADJUSTED CLK가 게이팅된 클록 신호인 클록 게이팅 회로일 수 있다. CLK는 전력 소비 회로(20) 내에서 임의의 클록 신호일 수 있다. 예를 들어, 그것은 전체 또는 국부의 클록일 수 있다. 또한 클록 조정 회로(78)는 전력 소비 회로(20) 내에서 임의의 클록 신호를 더 하향으로 조정할 수 있다. 예를 들어, 클록 조정 회로(78)는 클록들을 조정하기 위해전력 소비 회로(78) 내에서 기존 전력 관리 회로를 이네이블시킬 수 있다. 대안적으로는, 클록 조정 회로(78)는 예를 들면, 전력 소비 회로 내에서 파이프라인으로 하여금 임의의 클록 신호들을 인터럽팅시키기보다는 스톨링(stalling)시키는 파이프 스톨링 회로와 같은 다른 전력 인터럽팅 회로로 대체될 수 있다. 또한, 파이프라인과는 다른 임의의 다른 이용가능한 유형의 아키텍처 회로를 지연시키거나 스톨링시키는 다른 전력 인터럽팅 회로도 사용될 수 있다. 대안적인 실시예들에서, 임의의 다른 회로는 전력 소비 회로(20)의 전력 소비(즉, 전류 수요)를 인터럽팅하는 클록 조정 회로(78)를 대신해 사용될 수 있다.

증가 제어 회로(66)는 전력 소모 회로(80)에 제어 신호(82)를 제공한다. 전력 소모 회로(80)는 Vdd 및 접지 사이에 연결되고 저항기로서 모델링된다. 제어 신호(82)는 예를 들어, 상위 증가 임계치에 도달될 때 증가 제어 회로(66)에 대한 신호들에 응답하여 표명된다. 제어 신호(82)가 표명될 때, 전력 소비 회로(20)의 전력 소비(즉, 전류 수요)를 증가시키는 전력 소모 회로(80)는 이네이블된다. 전력 소모 회로(80)는 필요시 전력을 소모하기 위해 또한 사용될 수 있는 전력 소비 회로(20)의 기존 부분일 수 있다. 예를 들어, 전력 소모 회로(80)는 전력 소비를 증가시키기 위해 파워업된 회로의 휴지 블록들을 포함할 수 있다. 대안적인 실시예들에서, 전력 소모 회로(80)는 전력 소비를 증가시키는 것 이외에는 어떤 다른 기능으로도 사용되지 않는 전력 소비 회로(20)상에서 이용가능한 회로일 수 있다.

도 8은 도 5 내지 도 7을 참조하면 더 잘 이해될 수 있다. 예를 들어, 도 5 내지 도 7에서 도시된 바와 같이, Vdd가 하위 감소 임치값에 도달되면, 비교기(70)는 감소 제어 회로(64)에 그것의 제어 신호를 표명하고, 비교기(70)로부터 표명된 제어 신호를 수신하는 것에 응답하여, 제어 신호(84)를 표명한다. 그 후, 클록 조정 회로(78)는 비교기(68)가 상위 감소 임계치에 도달되었음을 검출할 때까지 전력 소비 인터럽션을 이네이블시키고, 그 점에서 제어 신호(84)는 역표명(deassert)되고 정상 전력 소비가 재개된다. 마찬가지로, 또한 도 5 내지 도 7에 도시된 바와 같이, Vdd가 상위 증가 임계값에 도달될 때, 비교기(72)는 증가 제어 회로(66)에 그것의 제어 신호를 표명하고, 그것에 응답하여, 제어 신호(82)를 표명한다. 그 후, 전력 소모 회로(80)는 비교기(74)가 하위 증가 임계치에 도달되었음을 검출할 때까지 전력 소비 증가를 이네이블시키고, 그 점에서 제어 신호(82)가 역표명되고 정상 전력 소비가 재개된다.

4 점 제어 시스템이 두 세트의 상위 및 하위 임계치들을 이용하여 도시되는 동안, 일반적인 제어 이론에 기초한 대안적인 방법들이 사용될 수 있다. 예를 들어, 전력 소비 제어 회로(62)는 절대 전압 레벨들을 모니터할 뿐만 아니라 전압 변화의 레이트도 모니터하도록 설계될 수 있다. 대안적으로는, 대안적인 제어 시스템들이 전력 소모 회로(80)와 같은 임의의 전력 소모 회로의 전력 소모를 점진적으로 변화시키고, 마찬가지로 전력 소비 회로(20)와 같은 전력 소비 회로에 의한 전력 소비를 점진적으로 감소시킬 수 있다. 그러므로, 보다 지능형 제어 시스템들이 보다 제어를 달성하도록 이용될 수 있다. 대안적으로, 도 8의 전류 제어들은 몇 개의 임계치 전압 레벨들을 조합하고 단 하나의 값을 사용함으로써 단순화될 수 있다. 예를 들어, 별개의 상위 감소 임계치 및 하위 감소 임계치를 이용하기보다는 그것들은 단 하나의 감소 임계값으로 조합될 수 있다. 마찬가지로, 상위 증가 임계치 및 하위 증가 임계치도 또한 단 하나의 증가 임계값으로 조합될 수 있다. 그러므로, 도 8의 블록도는 한 실시예의 단순한 하나의 실례이지만, 원하는 제어량에 의존하여, 더 단순화되거나 더 복잡해질 수 있다. 또한, 대안적인 실시예들에서, 전력 소비 회로(20) 내에서 사용된 임의의 임계값들은 고정된 것이라기보다는 사용자 프로그램 가능할 수 있다. 이것은 사용자를 위해 더 큰 유연성도를 허용한다.

상기 명세서에서, 본 발명은 특정한 실시예들을 참조하여 설명되었다. 그러나, 당업자는 각종 변경예들 및 변형예들이 다음의 청구 범위에서 나타낸 바와 같이 본 발명의 범위를 벗어나지 않고 행해질 수 있음을 이해한다. 예를 들어, 본 발명의 실시예들이 일반적으로 마이크로프로세서들을 참조하여 설명되었을지라도, 전력 소비 제어 회로는 마이크로프로세서들에 제한되지 않고 임의의 집적 회로의 전류 수요를 제어하는 데 사용될 수 있다. 또한, 전력 소비 제어 회로(62)가 전원 전압을 직접 검출하는 것처럼 도 8에서 도시되는 반면, 이를테면 전원 전류, 전력, 신호 지연, 및 신호 주파수의 적어도 하나를 감지함으로써 전원 전압(Vdd)을 결정하는 다른 수단이 이용될 수 있다. 따라서, 명세서와 도면들은 한정적인 의미라기보다는 실례적인 의미로 고려되어야 하고, 모든 그러한 변경예들이 본 발명의 범위 내에 포함되도록 의도된다.

본 발명이 특정한 도전성 유형들 또는 전위들의 극성에 관하여 설명되었지만, 당업자들은 도전성 유형들 및 전위들의 극성들이 반전될 수 있음을 이해한다.

이점들, 다른 유리한 점들, 및 문제들에 대한 해결책들이 특정한 실시예들에관하여 위에서 설명되었다. 그러나, 이점들, 유리한 점들, 문제들에 대한 해결책들, 및 임의의 이점, 유리한 점, 또는 해결책이 발생하거나 보다 명백해지게 할 수 있는 임의의 요소(들)은 어떤 또는 모든 청구 범위의 결정적인, 필요한, 또는 본질적인 특징 또는 요소로서 해석되지 않아야 한다. 본 명세서에서 사용되는 것으로서 "포함하다(comprises)", "포함하는(comprising)"의 용어들, 또는 그것의 임의의 다른 변경은 요소들의 목록을 포함하는 프로세스, 방법, 물품, 또는 장치가 그 요소들을 포함할 뿐만 아니라 명백히 열거되지 않거나 그러한 프로세스, 방법, 물품, 또는 장치에 대해 고유의 다른 요소들을 포함하도록, 배타적이지 않은 포함(inclusion)을 커버하는 것이 의도된다.

Claims

전력 소비 회로를 갖는 집적 회로에서 전류 수요를 제어하는 방법에 있어서,

미리 결정된 오버슈트 및 미리 결정된 언더슈트 중 적어도 하나가 전원 전압에서 존재하거나 예측되는지를 검출하는 단계; 및

상기 미리 결정된 오버슈트 또는 미리 결정된 언더슈트 중 하나가 상기 전원 전압에서 검출되면, 상기 전원 전압이 미리 결정된 전원 전압 레벨의 미리 결정된 마진 내에서 유지될 것을 보증하도록 상기 전력 소비 회로에 의해 소비된 전류를 제어하는 단계를 포함하는, 집적 회로에서 전류 수요를 제어하는 방법.
제 1 항에 있어서,

상기 검출하는 단계는, 상기 전원 전압을 기준 전압과 비교하는 단계를 포함하고,

상기 비교하는 단계는,

상기 전원 전압을 제 1 기준 전압과 비교하는 단계; 및

상기 전원 전압이 제 1 기준 전압보다 더 낮으면, 상기 미리 결정된 언더슈트가 일어났음을 검출하는 단계;

상기 전원 전압을 제 2 기준 전압과 비교하는 단계; 및

상기 전원 전압이 제 2 기준 전압보다 더 높으면, 상기 미리 결정된 오버슈트가 일어났음을 검출하는 단계를 포함하는, 집적 회로에서 전류 수요를 제어하는방법.
제 1 항에 있어서,

상기 제어하는 단계는 디커플링 커패시터들의 사용을 요구하지 않는, 집적 회로에서 전류 수요를 제어하는 방법.
제 1 항에 있어서,

상기 제어하는 단계는 전력 소비 회로에서 전류를 선택적으로 위상 시프팅하는 단계를 더 포함하는, 집적 회로에서 전류 수요를 제어하는 방법.
제 1 항에 있어서,

상기 제어하는 단계는 상기 전력 소비 회로의 적어도 일부분에 제공된 클록의 정지 및 시작 중 하나를 수행하는 단계를 더 포함하는, 집적 회로에서 전류 수요를 제어하는 방법.
집적 회로에 있어서,

전원 전압 레벨이 감소할 때 전류를 제공하고 상기 전원 전압이 증가할 때 전류를 소비하는 용량성 디커플링 구조(18);

전력을 소비하는 전력 소비 회로(20); 및

상기 전력 소비 회로의 적어도 일부분에 의해 소비된 전류를 제어하는 전력소비 제어 회로(62)를 포함하고,

상기 전력 소비 제어 회로는 상기 전력 소비 회로에 결합되는, 집적 회로.
제 6 항에 있어서, 상기 전력 소비 제어 회로는,

상기 전력 소비 회로의 적어도 일부분에 의해 소비된 전류를 감소시키는 전력 소비 감소 제어 회로(64);

상기 전력 소비 회로의 적어도 일부분에 의해 소비된 전류를 증가시키는 전력 소비 증가 제어 회로(82); 및

전원 전압을 미리 결정된 전압과 비교하는 모니터링 회로(60)를 포함하고,

상기 모니터링 회로는 상기 전력 소비 감소 제어 회로 및 상기 전력 소비 증가 제어 회로에 결합되는, 집적 회로.
제 7 항에 있어서,

상기 전력 소비 증가 제어 회로로부터 적어도 하나의 제어 신호를 수신하기 위해 결합되어, 선택적으로 전력을 소모하는 전력 소모 회로(80)를 더 포함하는, 집적 회로.
제 6 항에 있어서,

상기 집적 회로는 상기 전력 소비 증가 제어 회로로부터 적어도 하나의 제어 신호를 수신하기 위해 결합된 클록 조정 회로를 더 포함하고, 상기 클록 조정 회로는 상기 전력 소비 회로의 적어도 일부분에 제공되는 클록 신호를 조정하고, 상기 클록 조정 회로는 상기 전력 소비 회로의 적어도 일부분에 제공되는 상기 클록 신호를 선택적으로 인터럽팅하는, 집적 회로.
집적 회로에 있어서,

전력을 소비하는 전력 소비 회로(20);

상기 전력 소비 회로의 적어도 일부분에 의해 소비된 전류를 제어하는 전력 소비 제어 회로(62)로서, 상기 전력 소비 회로에 결합되고, 전원 전압을 미리 결정된 전압과 비교하는 모니터링 회로(60)를 포함하는 상기 전력 소비 제어 회로(62); 및

상기 전력 소비 제어 회로에 결합되고, 상기 전력 소비 회로의 적어도 일부분에 제공되는 클록 신호를 조정하는 클록 조정 회로(78)를 포함하는, 집적 회로.