TW584955B - Method and apparatus for controlling current demand in an integrated circuit - Google Patents

Description

玖、發明說明： 【發明所屬之技術領域】 本發明一般關於積體電路，及特別關於控制一積體電路 中之電流需求。 【先前技術】 一微處理器，微控制器或任何其他形式的積體電路或晶 片的電源供應電壓隨著其電能需求之改變所造成的電壓過 低及過高而損壞。電能需求之改變可能發生在一積體電路 所執行的不同指令流具有不同電能需求時，且在某些狀況 下，該改變是劇烈的，如當積體電路離開或進入靜止狀態 時。此導致一問題，因為若電源供應電壓改變超過可接受 範圍，積體電路會不正常動作。 在電流劇烈改變期間的大的電壓變化主要由封裝、接 線、一晶片上互連線中的寄生電感所產生。因此，電源供 應電壓之過高或過低之量則直接正比於dl/dt · L/C，其中 L是封裝及晶片上互連線的電感及C是積體電路（或晶片上） 去耦合電容。 一個解決此問題的方案係增加積體電路去耦合電容，使 得電壓過低或過高的量減少。然而，由於在積體電路内需 要大面積以置放該等去耦合電容，以較大積體電路分離電 容作為解決方案的可行性受到限制。而且，因為電源供應 電壓的過多或過低的量是正比於去耦合電容的增加的平方 根，去耦合電容的任何增加量的效果則被減少。此外，當 微處理器，微控制器，或其他積體電路變得更快且電流消 耗增加時，電源供應電壓過多及過低的問題更加惡化。因 此’需要監視和控制電源供應電壓的過多及過低問題以保 持在可接受範圍。 【發明内容】 如在此所述，術語”匯流排”指的是多個用於傳送一個或 夕個不同形式資訊，如資料、位址、控制、或狀態的訊號 或導體。’，有效”及”無效”（或”失效”）則用於表示一訊號、狀 態位元、或相似裝置各別在其邏輯為真或邏輯為偽的狀 匕、若邏辑真狀版為一邏輯壹，則邏輯偽狀態為一邏輯零。 及若邏輯真狀態為一邏輯零，則邏輯偽狀態為一邏輯壹。 本金明的具體貪施例一般關於監視和控制電能消耗電路 (如一積體電路）的電能消耗（如電流需求）以防止供給電壓 過低、過高及振盪所導致的破壞。例如，本發明的一方面 是關於-種控制積體電路内電流需求的方法，該積體電路 具有電能消耗電路。該方法包括檢測是否至少一預定過高 及一預定過低之-出現或如所預測在—電源供應電壓内， 及如果在胃電能供應電壓内檢測到—職過高ϋ定過 低，則控制由該電能消耗電路所消耗的電流以確保電源供 應電壓將保持在-預定電源供應電壓位準之—預定邊界 内。 1 本發明的另一方面是關於一包各 G ο私备去牵馬合結構的積 電路，以在電源供應電壓位準 战」時棱供電流及用以在 源供給電壓位準增大時消耗雷& 一 千曰人1鳥。孩積體電路也包含用 消耗電能的電能消耗電路及用 用以控制至少電能消耗電路 584955 電壓而提供或消耗電流 〜、知髌電路電容分離結構18 般A系統10内不執行供應或消 巧耗私，鳥以外的其他功能）。 了以理解的是，圖！的系統1〇只 奋攸4 ΗΓ日 疋間早的一個固有電答或 5際相關元件的概圖。因此，熟知本技藝之人士可瞭解一 耦合至一電路板的封裝積體 胃、 上 _ ^ J Μ不冋形式呈現。例 口 ’系統10可使用一更複雜或更簡單的表達方式。 若板位階分離結構16提供W電容，則板位階去耗合結 構16可有效使封裝6屏蔽而免於板電能互連線η導入的電 感’使得-標稱怔定電壓出現在節點24。然而，即使板位 階，路4的電感可以由足夠高水準的板位階分離結構“所 屏蔽，寄生電感會在節點24後由封裝相互連接丨4導入。因 此’電源供應電壓過高及過低係直接正比於di/dt · l/c， /、中L疋封裝6(亦即，封裝互連線14)及積體電路電能互連 線22的電感，且c是經由積體電路電容分離結構^所提供， 及di/dt指的是電能消耗電路2〇所需求的電流的改變率。 因此，如上所述，為了減少供應電壓過高及過低的振幅， 孩封裝電感（L)可被減少或者是積體電路去耦合電容（c)可 以增加。然而，如上所述，增加c值及減少L值存有限制。 例如，如上所述，為了增加c，積體電路8内需要更多面積。 而且’當科技進步及要製造更複雜的積體電路時，封裝的 寄生電感就不可能減少。例如，因為封裝互連線14及積體 電路電能互連線22的寄生電感是與積體電路及封裝的實際 尺寸有關，其對減少L而超過一特定位準以上即存在有限 制。此外，增加C或減少L的效果變小，因為L/C是在平方 -10- 高的增加閥限值，且電壓波形67將最後穩定在一低電能標 稱Vdd位準附近。因此，電能間歇性增加將增加整個轉換時 間，因此使得整個dt 83現在大於dt81而不會有電能的間歇 性增加，因此導致dl/dt減少且一控制的電壓供應過高。 相似地，為說明圖3所示的問題，如參考圖5和圖6所示 者，電能消耗可能間歇地中斷或間歇地增加，，端視是否 電流轉換從部份電能操作至全電能操作或全電能操作至部 份電能操作而定。經由斷續中斷或增加電能消耗，在低電 能指令流和高電能指令流之間或高電能指令流和低電能指 令流之間的轉換時間（如dt)則分別增加，因此減少整體的 dl/dt。如圖5和6所示，這可控制因為在電能位階之間較快 電流轉換所造成的的減幅振盪效應。 圖7說明電能中斷電路的間歇中斷以說明圖4所述問題。 為防止匹配系統10的電源供給網路共振頻率的週期性高電 能及低電能指令所造成的破壞性電壓過高或過低，電能消 耗可以被中斷（如部分48和52)此造成最終相位偏移，該最終 週期型態與共振頻率不匹配。此外，電能消耗可以間歇地 增加（部分50和54)，其與間歇中斷（部分48和52)—同控制 Vdd的所有減幅振盪。每當Vdd到達一對應閥限時，電能會 被減少、增加或返回至正常電能消耗。當電流轉換從部份 電能操作至全電能操作（如轉換從執行低電能作動至高電 能操作）時，Vdd減少直至到達較低減少的閥限（在點71)為 止，在此點正常電能消耗被中斷（如部分48)。Vdd接著增加 直至到達較高的減少閥限（在點73)為止，在此點電能消耗電 -17- 584955 及一閥限值並提供一控制訊號至電能消耗減少控制電路64 或電能消耗增加控制電路66。例如，比較器68和70每個皆 提供一控制訊號至減少控制電路64，且比較器72和74每個 則提供一控制訊號至增加控制電路66。當對應閥限到達時 這些控制訊號則因此確定執行。

減少控制電路64提供一控制訊號84至時脈調整電路78。 控制訊號84則執行以響應送至減少控制電路64的輸入。例 如，當較低減少閥限達到時，控制訊號84可以執行。時脈 調整電路78也接收CLK(一時脈訊號）並輸出ADJUSTED CLK(調整後的時脈訊號）。例如，在一具體實施例中，時脈 調整電路78可為時脈閘控電路，其中ADJUSTED CLK為閘 控時脈訊號。CLK可為電能消耗電路20中的任何閘控時脈 訊號。例如，其可以是一全區或局部時脈。而且，時脈調 整電路78可將電能消耗電路20内的所有時脈訊號調整進一 步向下。例如，時脈調整電路78可致動電能消耗電路20内 既有電能管理電路以調整時脈。此外，時脈調整電路78可 替換為其他電能中斷電路，如管路停止電路，其係導致電 能消耗電路内管路線停止而非中斷任何時脈訊號。此外， 其他電能中斷電路延遲或停止所有可能的架構電路而非管 路的可被使用。在替代具體實施例中，所有其他電路可使 用來取代時脈調整電路78以中斷電能消耗電路20的電能消 耗（如電流需求）。 增加控制電路66提供一控制訊號82至一電能消耗電路 80。電能消耗電路80 ’則搞合在Vdd和地之間及被模擬為一 -19- 584955 二Γ較高增加閥限達到時。當控制訊號82被執行時， =耗電⑽被致能以增加㈣_路2㈣電 (如^需求）。電能消耗電⑽可以是電能消耗電路2〇的— 既有邵分，其可用以依需要消耗電能。例如，電能消耗電 二。：包括被增加電能以增加電能消耗的電路閒置區塊。 在曰代具體實施例中，電能消耗電路8〇可以是 路20内可用來只增加電能消耗的電路。 匕y私 圖8可參考圖5-7而更進—步瞭解。例如，如圖μ所示， 當vdd到達較低減少閥限值時，比較器7g執行其控制訊號至 減少控制電賴，其響應接收來自比較器Μ的執行控訊 號，而執行控制訊號84。時脈調整電路78接著致能電能消 耗中斷直至比較器68檢測到較高減少閥限已到達為止，在 該較高減少闕限點’控制訊號84被抑能且正常電能消耗再 繼續。:相似地，如圖5_7所示，當Vdd到達較高閥限值時， 匕較m 72執行其控制訊號至增加控制電路，其響應而執 仃控制訊號82。電能消耗電路8〇接著使電能消耗增加，直 到比較器74偵測到已達到較低增加閥限為止，在此點，控 制訊號82被抑能且正常電能消耗再繼續。 二 雖然-四點控制系統利用兩組較高及較低閥限說明，但 =於一般控制原理的替代方法可被使用。例如，電能控制 包各62可被„又汁以不僅監控絕對電壓值也監視電壓改變 率。或者，替代控制系統可增量地改變任何分佈電路，例 如電能消耗電路80的電能消耗，同樣的會以電能消耗電 -20- 效益、其他優點和問題解答已參考特定具體實施例如上 所馬述》而，效益、優點、問題解答及所有可能導致上 ’義K兀件並非解釋為本發明中請專利範圍之一關鍵、 必需或基本之特徵或元件。如在此使用的術語，，，包含"，” :有或“可其他芡化係用以涵蓋-非除外的包含，使得包 7、、且70件的—程序、方法、物件或裝置並不僅包括該等 /件而疋可以包括其他未明確列於或固有於此種程序、方 法、物件或裝置的元件。 【實施方式】 【圖式簡單說明】 α本發明隸由範例及未限於之該㈣圖說明，其中相同 號碼表示相同元件，及其中： 圖1說明根據本發明的一具體實施例之系統的部份方塊 圖及部份示意圖； 圖2說明對應於電能管理暫態之電流和電壓波形，· 圖3說明對應於流入電能暫態的電流和電壓波形； 圖4說明對應於週期電能暫態的電流和電壓波形； 圖5-7說明根據本發明的具體實施例之電流和電壓波形，· 圖8說明根據本發明的具體實施例，圖1的電能消耗電路 之一部份之方塊圖。 習知本技者瞭解附圖之元件僅為簡單及清楚之說明目的 及並非70全等比例畫出。例如，附圖内元件的部份尺寸可 相對其他元件予以放大以協助增加瞭解本發明的具體實施 -22- 584955 例。 【圖式元件符號說明】 4 板 6 封裝 8 積體電路 10 系統 11 板電能互連線 12 電源供應 14 封裝互連線 16 板去耦合結構 18 積體電路電容性去耦合結構 20 電能消耗電路 22 積體電路電能互連線 24 節點 30 電流波形 31 平坦部分 32 波形 33 部分 34 電壓波形 36 點 37 點 38 電壓波形 39 點 41 暫態時間

-23 - 波形 暫態時間 波形 中斷的電能消耗部分 間歇性增加的電能消耗部分 上升部分 中斷的電能消耗部分 增加的電能消耗部分 間歇性增加的電能消耗部分 點 點 監視電路 點 電能消耗控制電路 電能消耗減少控制電路 電壓波形 電能消耗增加控制電路 電壓波形 比較器 電流波形 比較器 點 比較器 點 -24- 比較器 點 點 時脈調整電路 波形 電能消耗電路 暫態時間 控制信號 暫態時間 控制信號 -25 -

Claims (1)

1. 執行提供給該電能消耗電路的至少一部分之一時脈的 停止和開始之一。 6. —種積體電路，包含： 一種電容性去耦合結構（18)，用以在電源供應電壓位準 減少時提供電流，及在電源供應電壓增加時消耗電流； 電能消耗電路（20)，用以消耗電能；及 電能消耗控制電路（62)，用以控制該電能消耗電路的至 少一部分所消耗的電流， 該電能消耗控制電路耦合至該電能消耗電路。 7. 如申請專利範圍第6項之積體電路，其中該電能消耗控制 電路包含： 電能消耗減少控制電路（64)，用以減少由該電能消耗電 路的至少一部分所消耗的電流； 電能消耗增加控制電路（82)，用以增加由該電能消耗電 路的至少一部分所消耗的電流；及 監視電路（60)，用以比較一電源供應電壓與一預定電 壓，該監視電路耦合至該電能消耗減少控制電路及至該 電能消耗增加控制電路。 8. 如申請專利範圍第7項之積體電路，另包含： 電能消耗電路（80)，被耦合以從該電能消耗增加控制電 路接收至少一控制訊號，該電能消耗電路選擇性地消耗電 能。 9. 如申請專利範圍第6項之積體電路，另包含： 時脈調整電路，被耦合以從該電能消耗增加控制電路接 584955 收至少一控制訊號，該時脈調整電路調整一提供至該電 能消耗電路之至少一部分的時脈訊號，其中該時脈調整 電路選擇性地中斷該提供至該電能消耗電路之至少一部 分的時脈訊號。 10. —種積體電路，包含： 電能消耗電路（20)，用以消耗電能； 電能消耗控制電路（62)，用以控制該電能消耗電路的至 少一部分所消耗的電流，該電能消耗控制電路耦合至該 電能消耗電路，其中該電能消耗控制電路包含監視電路 (60)，用以比較一電源供應電壓與一預定電壓；及 時脈調整電路（78)，耦合至該電能消耗控制電路，該時 脈調整電路調整一提供至該電能消耗控制電路之至少一 部分的時脈訊號。

   (本說明書格式、順序及粗體字，請勿任意更動，※記號邵分請勿填窝） ※申請案號：、斤/ ※申請θ期：炎\代㈣丨小丨L下斗 壹、發明名稱：（中文/英文） 於積體電路中控制電流需求之方法與裝置 METHOD AND APPARATUS FOR CONTROLLING CURRENT MAND IN AN INTEGRATED CIRCUIT C、申請人··（共1人） 姓名或名稱：（中文/英文） 美商摩托羅拉公司/MOTOROLA INC. 代表人：（中文/英文） 派翠西亞 S.高達/PATRICIAS. GODDARD 住居所或營業所地址：（中文/英文） 美國伊利諾州史勘伯市東阿崗崑路1303號摩托羅拉中心 CORPORATE OFFICES51303 EAST ALGONQUIN ROAD?SCHAUMBURG5ILLINOIS 60196?U.S.A. 國籍：（中文/英文） 美國/U.S.A. 參、發明人：（共5人） 姓名：（中文/英文） 1·大衛 T.布勞/DAVIDT.BLAAUW 2·瑞傑專 V.潘達/RAJENDRANV.PANDA 3. 拉傑修瑞/RAJATCHAUDHRY 4. 佛拉迪米爾P.索洛托/VLADIMIR P. ZOLOTOV 5. 拉文卓拉拉瑪瑞裘/RAVINDRARAJRAMARAJU 轉 中

   丨號專利申請案 書替換頁(93年1月） 邪^所4耗的電流的電能消耗控制 控制雷致鈿人 布」包路，其中該電能消耗 %路耦合至該電能消耗電路。 本發明的另一方面是關於一積體 泰处AA A %合具包含用以消耗 %此的電能消耗電路及耦合至該電能 自耗 該雷处、%把，肖耗電路，用以控制 兒此消耗電路至少一部份所消耗 雷致。彳、_ 和日^ %机的電能消耗控制 、及徂/Μ消耗控制電路包含監控電路，用以比較-電 源供應電壓與一預定電龎令籍 沪'、… 4 4積體電路也包含耦合至該電 月匕/肖耗fe制電路的時脈調整電路， 供至一 ％ m寺脈_整電路調整提 /、 ％此肩耗電路的一邵分之一時脈訊號。 圖1說明根據本發明的一具體實施例之系統1()。圖i是系 ㈣的-簡化及概約電路模型。在—具體實施例，系統1〇 電源供應龍系統。因此4統1G可包括其他或不同 ^圖1所不者的固有或寄生元件。系統1〇包括一電源供應 ，其輕合至板位階電路4，該電路4則搞合至一連結一積 體電路8的封裝6。板位㈣路4包_合至板絲合結構16 的板電能互連線u。封裝6包括封裝相互連接線14，且積體 2 = 8包括搞合至積體電路電容去耦合結構“的積體電路 電能互連線22 ’以及電能消耗電路2〇。積體電路去耦合結 構18及電能消耗電路2〇也搞合至電源供應12及板去搞合結 構 16。 σ 系統10說明從電源供應12流至電能消耗電路2〇的電流。 電源供應12則供給一恆定電壓。例如電源供應12可以是電 源調整器，電池或其他類似者。也請注意，電源供應。也 可被包括成為電路板，例如板位階電路4的部份，或可 O:\77\77830-930109.doc -8 - 赛專利申請案 ， ί文ϋ書替換頁(93年1月） 以是如圖1所示的外部電源供應（如在汽車應用中）。電流從 電源供應1 2流經板位階電路4。板位階電路4包括代表電路 板電能線路的固有和寄生電感的板電能相互連線11。而 且，板位階電路4可包括板去耦合結構16,其在一具體實施 例（圖1所示者）為一去耦合電容元件。此去耦合電容元件包 括固有電阻和電感，如圖1的板去耦合結構16所示。電流接 著從板位階電路4流經封裝6内的封裝接線。該等封裝接線 也包括一如封裝互連線電感14。電流接著在到達電能消耗 電路20内裝置前流經積體電路電能互連線22。積體電路電 能互連線22則經由系統10内一電阻和電感所形成。 在流經積體電路互連線22後，電流到達電能消耗電路 20，其在圖1内由一可變電阻（如可變負載）所表示。例如， 電能消耗電路20可包括操作電路，例如微處理器核心的邏 輯閘。然而，在替代具體實施例中，電能消耗電路20可包 括所有涉及積體電路8的操作及需要電流的電路。亦即’電 能消耗電路20—般執行某種功能而非僅提供及接收電流。 平行於電能消耗電路20的是積體電路電容去耦合結構 18。該等分離結構18可以多種不同方式形成。例如，在一 具體實施例中，這些結構可以是被動元件，例如電容，或 在替代具體實施例中，可以是主動裝置，例如組態成為電 容元件的MOS電晶體。在電源供應電壓位準降低時，積體 電路電容分離結構1 8提供電流至電能消耗電路20，且同樣 地，當電源供應電壓位準減少時消耗電流。因此積體電路 電容分離結構18的功能是響應來自電源供應12的電源供應 O:\77\77830-930l09.doc -9- 號專利申請案 第（Μ] 中文說明書替換頁(93年i月) 根内（如經由增加C或減少L所得到的9的減少轉換成實際減 少只有3)。本發明的具體實施例因此提供解答是集中在減 V dl/dt以減少供應電壓過多或過少的量。例如，為減少 dl/dt，dl可被減少或七可被增加，或兩者之結合，以協助控 制供應電壓過多或過低。因此，一種用以監視該供應電壓 及控制電能消耗電路20的電流需求可有效地減少dI/dt，並 將於下面更進一步討論。（而且請注意當時脈被調整以減少 需求電流時，本發明的具體實施例也可增加有效去耦合電 容（C)) 〇 圖2-4說明各種的電流⑴及電壓（Vdd)波形，其中〗指的是 電能消耗電路20所消耗的電流，Vdd則為電能消耗電路2〇 可看到的供給電壓。請注意電壓波形係在時間上對應電流 波形及說明當電能消耗電路2〇的電流消耗改變時，vdd對電 流的響應。圖2-4的波形說明說明導致供給電壓過多和過低 的電流改變的範例。 圖2說明對應於電能管理暫態的電流和電壓波形。例如， 圖2的波形對應於從一低電能狀態轉移至完全電能操作的 電能消耗電路20。（請注意雖然圖2未示，電能管理暫態在 完全電能操作的轉移回至低電能狀態時也可能發生。）因 此，在一電能管理暫態期間，電能消耗電路2〇在一低電能 狀態下操作，且該供給電壓（vdd)則位於一低電能標稱位 準。該電能管理狀態可指的是在一關閉狀態、一低電能狀 態（如在一靜止或暫停模式等）或其他類似者的電能消=電 路20田私把上升、重置或從睡眠狀態恢復等等時，電汸 O:\77\77830-930109.doc -11 - 第0911074^56號專利申請案 中文說明書替換頁(93年1月） 在一轉移時間會回升到影響Vdd電壓位準的完全電能操作 (至少部分是由於存在於低電能狀態及全電能狀態之間之 大的dl)。 例如，在一電能管理狀態期間，當電流位準位於低電能 狀態位準時，Vdd則在其低電能標稱Vdd位準。在轉換時間 的期間，當電流暫態從低電能狀態轉換至全電能操作（例如 當重置或電能上升時）時，Vdd低於低電能標稱Vdd位準之 下。在穩定於一全電能標稱Vdd位準之前（對應於全電能操 作），Vdd接著持續振盪（過低或過高）。相同地也發生在從 全電能操作到低電能狀態（未顯示）的轉移，其中Vdd首先超 過全電能標稱Vdd之上，接著在穩定於低電能標稱Vdd之前 持續振盪或減幅振盪。 供應電壓過高或過低都會破壞電能消耗電路20。例如， 過低會負向地影響到速度路徑因而導致效能損失。過低也 可使電能消耗電路20無法保持諸狀態，因而損壞到電能消 耗電路20。相同地，過高可能導致某些路徑執行太快，因 而破壞到電能消耗電路20所界定之保持時間，或可能引發 可靠度的問題，例如電晶體的薄氧化物的劣化。因此，任 何位準的過低和過多必須被控制以防止對電能消耗電路20 的損傷並確保電能消耗電路20的操作正常。 圖3說明對應於流入電能暫態的電流和電壓波形。例如， 當執行消耗電能低的資源的指令時，電能消耗電路20是位 於要求部份電能操作。然而，在指令流内，電能消耗電路 2 0可執行要求消耗較高電能的資源的指令。在該等高 O:\77\77830-930109 doc -12- 第O9U074%號專利申請案 中文說明書替換頁(93年1月） 電能指令期間，電能消耗電路20以高或全電能操作。在部 份電能操作和全電能操作間的電流轉移是小於圖2在低電 能狀態和全電能狀態之間（因此導致較低之dl);然而，該轉 移時間在低電能指令流和一高電能指令流間是比較快的， 也表示較小的dt。因此，因為Vdd是正比於電流對時間（dl/dt) 的改變率，在穩定於全電能標稱Vdd處或附近之前，短的轉 移時間對應於較小dt值，其同樣導致Vdd振盪（亦即減幅振 盪）於其部分電能標稱Vdd位準附近。再次，此減幅振盪動 作導入電壓供應過低和過高，其可能損壞電能消耗電路20。 圖4說明對應於週期性電能暫態的電流和電壓波形。例 如，電能消耗電路20可能重覆地執行一系列可能包括高電 能指令和低電能指令的指令。該等指令可能導致一重覆性 週期樣型，交替於以全電能操作的高電能指令及以低電能 操作的低電能指令之間，因此導致一如圖4所示的週期性電 流消耗波形。此週期樣型可能符合系統10的電源供應網路 的共振頻率，造成Vdd在每一週期内以一持續增加比率過高 或過低。這將導致如圖4所示的電能消耗電路20内之毀滅性 的電壓過高和過低。（請注意系統10的電源供應網路指的是 由電源供應12、板電能互連線11、板去耦合結構16、封裝 互連線14，積體電路電容性去耦合結構1 8以及積體電路互 連線22所形成的電氣網路。在替代性具體實施例，該電源 供應網路可包括比上述所列更多或更少的元件。） 在圖2 - 4所不的母個問題都可能造成電能消耗電路2 0的 破壞性影響，且需要說明每個狀況。此外，許多問題性暫 O:\77\77830-930109.doc -13- 第0911074为(號專利申請案 中文說明書替換頁(93年1月） 態會不可預期地發生在電能消耗電路2〇内，因此無法事先 防止。例如，圖3和4可能是一指令流内無預先通知而發生 的一特別序列指令所造成的。而且，因為各種不同指|流 可能造成這些問題，所以可以認知的是，吾人可以故意設 計該等指令流並藉此產生破壞性電腦病毒。此外，並不需 要特定指令以產生破壞性指令流，其意味著大量不同的$ 計選擇皆可用來產生會攻擊任何型式的電能消耗電路2 〇的 病毒。因此，微處理器、微控制器或其他積體電路等非負 責或控制該等電壓過低及過高者（可預測及不可預測者）會 受到該等危險的電腦病毒的影響。 例如，孩等病毒（亦即危險的碼段）可能被傳送到一個人電 腦（PC)處理器，其中它們可以反覆地嘗試且最後成功地造 成電流以PC處理器的共振波頻率來振盪，因而導致破壞性 過多或過低而摧毁PC處理器。此外，該等病毒也可能被寫 入以產生快或大的電能暫態，造成供應電壓的危險性過高 或過低而無法彌補地損壞PC處理器。因此單單一個人即可 以全球地散布一電腦病毒至任何直接至網際網路的電腦而 可此造成典法彌補地損壞。此外，在時脈速度變高時，該 等電壓供應的過高及過低所造成的問題的程度即會增加。 (例如，當時脈速度變高時，共振頻率大致會因為使用更多 去輕合裝置而減少。這使得一指令流内的電能轉換更容易 過多、過低以及共振頻率振盪。） 為說明圖2所導致的問題，電能消耗電路20的電能消耗可 、門歇丨生地被中辦以藉由增加以來減少以/以。電能消耗可 O:\77\77830-930109.doc -14- 第09110才\56號專利申請案 中文說明書替換頁(93年1月） 藉由仔止全區或任何局部時脈，停住電能消耗電路汕内的 處理器流，中斷發出新的指令，或減少部份電能消耗電路 20的電能來中斷。因此，可使用任何減少電能消耗的裝置 以中斷兒成消耗並控制電能消耗電路的冑流需求。 圖5說月⑼一低電能狀態至一包括中斷電能消耗的全 私把彳不作的|怨。忒等電流的改變造成vdd的改變。電流波 形30及電壓波形34對應於圖2的電能管理暫態。利用本發明 中斷電能消耗電路20的f能消耗的具體實施例，最終的電 流波形是波形32及對應電壓波形38。請注意，電壓波形％ 不再包括和電壓波形34相同量的過低及過高。亦即，電壓 波形38造成一保持在一預定容限範圍内的受控制的減幅振 盪，如同電能消耗電路2〇所容許的。 圖5也說明Vdd的一較高減少閥限及一較低減少閥限。因 此，如圖5所tjt，當電壓波形38從低電源標稱vdd降至較低 的減少閥限（在點36處）時，每當Vdd低於較低減少閥限（以 響應增加的I)，電能消耗被中斷（藉此減少電流需求）。電能 如示波形32的平坦部分（部分31)所示保持中斷直至電壓波 形增加並觸及較高減少閥限（在點37處）。當到達較高閥限 時，標稱電能消耗再繼續並從電能消耗中斷前掉落的相同 €把位準轉移至全電此操作，如波形3 2的上升部分所示（緊 接部分3 1之後）。Vdd再次減少直至到達較低減少閥限（在點 39)，在此處電能消耗將再度中斷（部分33)。最後，Vdd將 不再減少並超過閥限值，且該電壓波形將最後穩定在一全 電能標稱Vdd位準附近。因此，電能消耗中斷偏移每一 O:\77\77830-930109.doc -15- 第091107456號專利申請案 中文說明書替換頁(93年1月） 中斷期間的暫態且整個dt43現在大於dt41而無中斷，因此造 成一 dl/dt減少及一受控制的電壓供應過低。 圖6說明電能消耗電路20從全電能操作轉移降至低電能 狀態。請注意波形單純為圖5的波形的反轉。電流波形69及 電壓波形65對應於上述討論的電能管理暫態問題（請注意 該等波形69和65為圖2的電流和電壓波形反轉）。利用本發 明間歇地增加電能消耗電路20電能消耗的具體實施例，最 終的電流波形是波形79且對應的電壓波形67。因此，為減 少dl/dt，電能消耗可能間歇地增加，下文將更進一步討論。 電能消耗電路20的電能消耗（例如電流需求）可以經由開啟 (如增加電能）電能消耗電路20的閒置區塊，發出高電能指 令，開啟電能消耗負載或相似者而增加。因此，di/d〖經由 增加dt而增加，增加wdI/dt有助於控制電壓減幅振盪。 圖6也說明Vdd的一較高增加閥限及一較低增加閥限。因 $ ,如圖6所示，當電壓波形67從高電能標稱vdd上升至較 高增加閥限（在點57)時，每當Vdd上升到較高增加間限（以 響應I減少），電能消耗被增加（藉此增加電流需求）。電能如 波形79的上升部分（部分51)所示地保持增加直至電壓波形 67減少並觸及較低增加閥限（在點59)。當到達較低的增加闕 限時’ %電能消耗再繼續且從如波形79(緊接著部分⑴ 的減少部分所示’從如果電能消耗已持續而無間歇性斷續 增加，電能消耗會到達的點轉移至低電能狀態。㈣再次增 :直較高的增加閥限（點61)為止，在此點電能消耗則 再/人增加（邵分53)。最後，州將不再增加並超過較 O:\77\77830-930l09.doc -16- 號專利申請案 中文說明書替換頁(93年1月） 路20的標稱電能消耗再繼續。當電流持續轉換至全電能操 作時，Vdd持續正常響應電能消耗電路20所消耗的電流直至 較高的增加閥限或較低的減少閥限之一達到為止。 在圖7所示的具體實施例中，導致電流需求改變的Vdd所 觸及下一閥限是較高增加閥限（在點75)，在此點電能消耗增 加（部分50)。當Vdd觸及較低增加閥限（在點77)時，該電能 的增加被中斷，在該較低增加閥限，標稱Vdd響應再繼續。 請注意在該等電能消耗被中斷部分期間（如部分48和52)，該 最終的波形42則被相等於中斷期間的量所偏移，因此持續 地對波形42進行相位偏移。電能消耗增加（如部分50和54) 的期間不可能導致該波形的進一步相位偏移；然而，它們 以有助於控制如波形46所示的電壓減幅振盪效應。因此， 電能中斷部分48和52及電能增加部分50和54的結合有助於 確保電流波形在延伸的週期時間不會匹配共振頻率及藉由 確保位準保持在可接受的範圍内而有助於控制Vdd的減幅 振盪效應。請注意，雖然圖7僅說明在每一部分電能/全電 能暫態期間的一中斷或增加，該等電壓閥限可以被設計以 產生任何數量的電能消耗的中斷或增加。 圖8說明電能消耗電路20的一部分之方塊圖，包括具監視 電路60、電能消耗減少控制電路64及電能消耗增加控制電 路66的電能消耗電路62。電能消耗控制電路62接收較高減 少閥限、較低減少閥限、較高增加閥限及較低增加閥限以 依所需地中斷或增加電能消耗（如參考圖5-7所述）。因此， 監視電路60内比較器68、70、72和74，每個皆接收Vdd O:\77\77830-930109doc -18- 584955 補^* Ιό號專利申請案 —中叉說明書替換頁(93年1月） 路，例如電能消耗電路20逐量地減少電能消耗。因此，更 多智慧型控制電路可使用以獲致更多控制。替代地，圖㈣ 電流控制可藉由結合部份閥限電壓位準及使用一單值來簡 化。例如，不使用一單獨的較高減少閥限及較低減少閥限， 他們可被結合成一單一減少閥限值。相似地，較高增加閥 限及較低增加閥限也可結合為一單一增加的間限值。因 此，圖8的方塊圖為一具體實施例的—簡單說明，但可以更 間化或更複雜，端视控制期《量而<。而丨，在替代具體 實施例中，所有使用在電能消耗電路2〇的間限值可以為= 用者所可程式化而非固定。這樣容許使用者有-更大程产 的彈性。 & 在先前說明中，本發明已參考特定具體實施例予以說 明。無論如何，習知本技藝者瞭解到，在不恃離如申請專 利範圍所述之本發明的範脅下可以進行不同改良和變化。 例如、:雖然本發明的具體實施例已大致參考微處理器而說 ，月〜月匕消耗控制電路可使用以控制任何積體電路的電 “求-且不限制於微處理器。而且雖然電能控制電路a如 圖8所不為直接檢測電源供應電壓，可使用其他例如藉由咸 測電源供應電流、電能、訊號延遲及訊號頻率之至少一: t決定電源供應電壓⑽)的裝置。因此，該等說明和圖或 的範圍内。而非限制’且所有該等改良皆可包含在本發明 C本發明已針對特定傳電位 習知技藝者知道這些傳導型式和電位極性可被迷’ O:\77\77830-930I09.doc -21 - 584^5*5： 年 拾、申請專利範固： L 一種用以控制一具有電能消耗 求乏女氺二、、丄^ 包路<積體電路内電流需 K万法，孩万法包含下列步驟： 檢測是否一預定過高及一 如所箱细/十 ，、疋過低的至少一個出現或 所了員々月在一電源供應電壓中· 1 ? 如果該預定過高及預定過低之— 被檢測到，控制由該電能消耗：：：電源供應電壓中 該電源供給電壓將保持在—預定：所消耗之電流以確保 預定範圍内。 ^電源供應電壓位準白卜 2. 如申請專利範圍第丨項之方法， 驟： ，、中孩檢測步騾包含一步 比較該電源供應電壓與一參考雨 含下列步驟： 考^’其中該比較步驟包 比較該電源供應電壓與一第一參考電壓，·及 如果該電源供應電壓低於該第—三 預定過低已發生； 參考電壓，則檢測出該 比較該電源供應電壓與—第二參考電壓；及 如果該電源供應電壓高於該第二參^厭^, 預定過高已發生。 土，刈檢測出該 3 ·如申請專利範圍第1项之方法，貧 蚀w… 法其中Μ控制步驟並不需要 使用去李馬合電客。 1而責 4.如申請專利範圍第0之方法，其中該控制步 選擇地相位移該電能消輕電路内電流。 匕含. 5 ·如申请專利範圍弟1项之方、、夫，觉士七4、；〇· 万法其中⑽制步驟另包含：