KR101249886B1 - 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 ｄｃ-ｄｃ 변환기 - Google Patents

주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 ｄｃ-ｄｃ 변환기 Download PDF

Info

Publication number
KR101249886B1
KR101249886B1 KR1020100002352A KR20100002352A KR101249886B1 KR 101249886 B1 KR101249886 B1 KR 101249886B1 KR 1020100002352 A KR1020100002352 A KR 1020100002352A KR 20100002352 A KR20100002352 A KR 20100002352A KR 101249886 B1 KR101249886 B1 KR 101249886B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
compensator
node
unit
Prior art date
Application number
KR1020100002352A
Other languages
English (en)
Other versions
KR20110082392A (ko
Inventor
최중호
최정수
박정의
정우주
이준상
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020100002352A priority Critical patent/KR101249886B1/ko
Publication of KR20110082392A publication Critical patent/KR20110082392A/ko
Application granted granted Critical
Publication of KR101249886B1 publication Critical patent/KR101249886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

주파수 보상기는 과도응답 개선부 및 보상부를 포함한다. 과도응답 개선부는 DC-DC 변환기의 출력 전압을 입력 받아 과도응답 개선 신호를 상기 보상부로 제공한다. 보상부는 출력 전압 및 상기 과도응답 개선 신호를 입력 받아 에러 전압을 출력한다. 따라서 상기 출력 전압의 레벨이 변하는 경우, 과도 상태에서의 오버슈트 및 언더슈트가 감소되고 빠르게 정상상태에 도달하여 과도 성능을 개선시킨다.

Description

주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 ＤＣ-ＤＣ 변환기 {FREQUENCY COMPENSATOR, METHOD FOR COMPENSATING FREQUENCY OF DC-DC CONVERTER USING THE SAME AND DC-DC CONVERTER HAVING THE SAME}
본 발명은 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 DC-DC 변환기에 관한 것이다. 보다 상세하게는, 과도 성능을 개선할 수 있는 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 DC-DC 변환기에 관한 것이다.
외부로부터 인가되는 직류 전원 전압을 원하는 수준의 직류 전압으로 출력하기 위해 DC-DC 변환기가 널리 사용되고 있다. 상기 DC-DC 변환기는 주파수 보상을 위한 주파수 보상기를 포함한다. 상기 주파수 보상기는 일반적으로 보상을 위한 캐패시터를 포함한다.
상기 캐패시터의 용량이 큰 경우, 입력 전압 또는 부하 전류의 변화에 따른 출력 전압의 과도응답 특성을 저하시키는 문제점이 발생할 수 있다. 과도응답 특성은 입력 전압의 변화, 부하 전류의 변화에 따라 출력 전압이 얼마나 빨리 원하는 전압에 도달하는 지를 나타내는 성능 지표이다.
과도응답 특성은 과도 상태에서 출력 전압이 순간적으로 원하는 전압보다 일정치 이상 크게 나타나는 오버슈트(OVERSHOOT), 과도 상태에서 출력전압이 순간적으로 원하는 전압보다 일정치 이상 작게 나타나는 언더슈트(UNDERSHOOT) 및 출력 전압이 원하는 전압의 일정 범위 이내로 정착하는 데까지 걸리는 정착시간 등으로 평가한다. 이러한 과도응답 특성은 DC-DC 변환기에 있어 주요한 성능 지표 중 하나로 평가되고 있다.
종래의 DC-DC 변환기의 보상기에서는 전달함수에 따른 오버슈트 및 언더슈트의 발생, 캐패시터의 큰 용량으로 인한 정착시간의 지연 등의 문제점이 발생할 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 과도 응답을 개선할 수 있는 주파수 보상기를 제공하는 것이다.
본 발명의 다른 목적은 상기 주파수 보상기를 이용하는 주파수 보상 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 주파수 보상기를 포함하는 DC-DC 변환기를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 주파수 보상기는 과도응답 개선부 및 보상부를 포함한다. 상기 과도응답 개선부는 DC-DC 변환기와 연결되며, DC-DC 변환기의 출력 전압을 입력 받아 충전 신호 및 방전 신호들 중 적어도 하나의 신호를 포함하는 과도응답 개선 신호를 생성한다. 상기 보상부는 상기 DC-DC 변환기 및 상기 과도응답 개선부와 연결되어, 상기 출력 전압 및 상기 과도응답 개선 신호를 입력 받아 에러 전압을 출력한다.
상기 보상부는 상기 출력 전압을 입력 받아 피드백 전압을 생성하고 주파수 보상에 관여하는 제1 보상회로 및 제1 입력 노드에 상기 피드백 전압을 입력 받고, 제2 입력 노드에 기준 전압을 입력 받아 에러 전압을 출력하고 주파수 보상에 관여하는 제2 보상회로를 포함하고, 상기 제2 보상회로의 상기 제1 입력 노드에 상기 과도응답 개선 신호가 입력 될 수 있다.
상기 과도응답 개선부는 감지부, 전압 비교부, 충방전부를 포함할 수 있다. 상기 감지부는 상기 출력 전압을 감지하여 감지 전압을 생성할 수 있다. 상기 전압 비교부는 상기 감지 전압을 기준 전압과 비교하여 비교 신호를 출력할 수 있다. 상기 충방전부는 상기 비교 신호에 응답하여, 상기 충전 신호 및 상기 방전 신호들 중 적어도 하나의 신호를 상기 보상부로 출력할 수 있다.
상기 감지부는 상기 출력 전압을 입력 받는 제1 노드와 제2 노드 사이에 연결되는 제1 감지 저항 및 상기 제2 노드와 접지부 사이에 연결되는 제2 감지 저항을 포함할 수 있다.
상기 제1 감지 저항과 상기 제2 감지 저항의 비는 상기 보상부의 상기 출력전압을 입력 받는 제3 노드와 피드백 노드 사이에 연결되는 제1 저항과 상기 피드백 노드와 접지부 사이에 연결되는 기준 저항의 비와 동일할 수 있다.
상기 전압 비교부는 충전 비교 신호 및 방전 비교 신호를 출력하는 2 비트 아날로그 디지털 변환기일 수 있다.
상기 전압 비교부는 상기 감지 전압과 제1 기준 전압을 비교하여 상기 충전 비교 신호를 출력하는 제1 비교기 및 상기 감지 전압과 제2 기준 전압을 비교하여 상기 방전 비교 신호를 출력하는 제2 비교기를 포함할 수 있다.
상기 충방전부는 상기 충전 비교 신호에 응답하여 동작하는 제1 스위치, 전원 전압과 상기 제1 스위치 사이에 연결되는 제1 전류원, 상기 비교 신호에 응답하여 동작하는 제2 스위치 및 접지부와 상기 제2 스위치 사이에 연결되는 제2 전류원을 포함할 수 있다.
상기 제1 스위치는 PMOS 트랜지스터일 수 있다.
상기 제2 스위치는 NMOS 트랜지스터일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 주파수 보상 방법은 DC-DC 변환기와 연결된 과도응답 개선부가 DC-DC 변환기의 출력 전압을 입력 받아 충전 신호 및 방전 신호들 중 적어도 하나의 신호를 포함하는 과도응답 개선 신호를 제공하는 단계 및 상기 DC-DC 변환기 및 상기 과도응답 개선부와 연결된 보상부가 상기 출력 전압 및 상기 과도응답 개선 신호를 입력 받아 에러 전압을 출력하는 단계를 포함한다.
상기 과도응답 개선 신호를 제공하는 단계는 감지부에서 DC-DC 변환기의 출력 전압을 감지하는 단계, 비교부에서 상기 감지 전압을 기준 전압과 비교하여 비교 신호를 생성하는 단계 및 상기 충방전부에서 상기 비교 신호에 응답하여 충전 신호 및 방전 신호들 중 적어도 하나의 신호를 보상부로 출력하는 단계를 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 또 다른 실시예에 따른 DC-DC 변환기는 보상기 및 DC-DC 변환부를 포함한다. 상기 보상기는 DC-DC 변환기와 연결되며, DC-DC 변환부의 출력 전압을 입력 받아 과도응답 개선 신호를 생성하는 과도응답 개선부 및 상기 DC-DC 변환기 및 상기 과도응답 개선부와 연결되어, 상기 출력 전압 및 상기 과도응답 개선 신호를 입력 받아 에러 전압을 출력하는 상기 보상부를 포함한다. 상기 DC-DC 변환부는 상기 에러 전압을 입력 받아 직류 전원 전압을 상기 출력 전압으로 변환한다.
이와 같은 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 DC-DC 변환기에 따르면, 상기 DC-DC 변환기의 출력 전압을 감지하여 과도응답 개선을 위한 충전 신호 및 방전 신호를 상기 주파수 보상기의 보상부에 제공함에 따라, 입력 전압 또는 부하 전류가 크게 변화하더라도 그에 따른 오버슈트 및 언더슈트를 감소시킬 수 있고, 빠르게 정상상태에 도달하도록 할 수 있다. 그러므로, 상기 DC-DC 변환기의 과도응답 특성이 개선되어 상기 DC-DC 변환기가 안정적으로 동작하고 빠르게 동작할 수 있다.
도 1은 본 발명의 일 실시예에 따른 보상기를 나타내는 블록도이다.
도 2는 도 1의 보상부를 나타내는 회로도이다.
도 3은 도 1의 과도응답 개선부를 나타내는 블록도이다.
도 4는 도 3의 감지부를 나타내는 회로도이다.
도 5는 도 3의 전압 비교부를 나타내는 회로도이다.
도 6은 도 3의 충방전부를 나타내는 회로도이다.
도 7은 도 1의 보상기를 나타내는 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 보상 방법을 나타내는 순서도이다.
도 9는 본 발명의 또 다른 실시예에 따른 DC-DC 변환기를 나타내는 블록도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 보상기를 나타내는 블록도이다.
도 1을 참조하면, 보상기(100)는 과도응답 개선부(120) 및 보상부(140)를 포함한다.
상기 과도응답 개선부(120)는 DC-DC 변환기의 출력 전압을 입력 받아 과도응답 개선 신호(I)를 출력한다. 상기 과도응답 개선 신호(I)는 충전 신호 또는 방전 신호일 수 있다. 상기 충전 신호는 충전 전류일 수 있다. 상기 방전 신호는 방전 전류일 수 있다.
상기 보상부(140)는 상기 DC-DC 변환기의 상기 출력 전압을 입력 받아 에러 전압을 출력한다. 상기 보상부(140)는 복수 개의 저항 및 캐패시터를 포함할 수 있다. 상기 보상부(140)는 에러 증폭기로 동작하는 연산 증폭기를 포함할 수 있다. 상기 보상부(140)는 상기 과도응답 개선부(120)로부터 과도응답 개선 신호(I)를 제공받는다. 상기 과도응답 개선 신호(I)에 의해 상기 보상부(140)의 피드백 전압의 값이 증가 또는 감소하고 그에 의해 상기 에러 증폭기의 에러 전압이 증가 또는 감소한다. 상기 에러 전압이 상기 DC-DC 변환기로 피드백 되어 과도응답이 개선될 수 있다. 이에 대해서는 이후에 도 8을 참조하여 자세히 설명한다.
도 2는 도 1의 보상부의 일 실시예를 나타내는 회로도이다.
도 2를 참조하면, 보상부(140)는 제1 보상회로(142) 및 제2 보상회로(144)를 포함한다. 상기 제1 보상회로(142)는 피드백 전압(VFB)을 생성하고, 주파수 보상에 관여한다. 상기 제1 보상회로(142)는 출력 전압(VO) 노드 및 피드백 전압(VFB) 노드 사이에 연결되는 제1 저항(R1) 및 상기 제1 저항(R1)과 병렬로 연결되는 제3 저항(R3) 및 제3 캐패시터(C3)를 포함한다. 상기 제1 보상회로(142)는 상기 피드백 전압(VFB) 노드와 접지부 사이에 형성되는 기준 저항(RREF)을 포함한다. 상기 피드백 전압(VFB)은 상기 출력 전압(VO)이 상기 제1 저항(R1)과 상기 기준 저항(RREF)의 비로 전압 분배되어 결정된다.
상기 제2 보상회로(144)는 에러 전압(VE)을 출력하고, 주파수 보상에 관여한다. 상기 제2 보상회로(144)는 상기 피드백 전압(VFB) 노드 및 기준 전압(VREF) 노드를 입력으로 하고 에러 전압(VE) 노드를 출력으로 하는 연산 증폭기(EA)를 포함한다. 상기 연산 증폭기(EA)는 에러 증폭기로 동작한다. 상기 피드백 전압(VFB) 노드는 상기 연산 증폭기(EA)의 부극성 입력, 상기 기준 전압(VREF) 노드는 정극성 입력일 수 있다.
상기 제2 보상회로(144)는 상기 피드백 전압(VFB) 노드 및 상기 에러 전압(VE) 노드 사이에 연결되는 제1 캐패시터(C1) 및 상기 제1 캐패시터(C1)와 병렬로 연결되는 제2 캐패시터(C2) 및 제2 저항(R2)을 포함한다.
상기 보상부(140)는 PID 보상기를 포함할 수 있고, 상기 PID 보상기 중 TYPE 3 보상기를 포함할 수 있다.
도 3은 도 1의 과도응답 개선부의 일 실시예를 나타내는 블록도이다.
도 3을 참조하면, 과도응답 개선부(120)는 감지부(122), 전압 비교부(124), 충방전부(126)를 포함한다.
도 4는 도 3의 감지부의 일 실시예를 나타내는 회로도이다.
도 3 및 도 4를 참조하면, 상기 감지부(122)는 DC-DC 변환기의 출력 전압(VO)을 감지하여 감지 전압(VS)을 생성한다. 상기 감지부(122)는 출력 전압(VO) 노드와 감지 전압(VS) 노드 사이에 연결되는 제1 감지 저항(RS1) 및 상기 감지 전압(VS) 노드와 접지부 사이에 연결되는 제2 감지 저항(RS2)을 포함한다.
상기 감지 전압(VS)은 상기 출력 전압(VO)이 상기 제1 감지 저항(RS1)과 상기 제2 감지 저항(RS2)의 비에 의해 전압 분배되어 형성된다. 도 2를 함께 참조하면, 상기 제1 감지 저항(RS1)과 상기 제2 감지 저항(RS2)의 비는 도 2에서 도시된 상기 보상부(140)의 상기 출력 전압(VO) 노드와 상기 피드백 전압(VFB) 노드 사이에 연결되는 상기 제1 저항과 상기 피드백 전압(VFB) 노드와 접지부 사이에 연결되는 상기 기준 저항(RREF)의 비와 동일할 수 있다. 그에 따라 상기 감지 전압(VS)은 상기 피드백 전압(VFB)과 동일할 수 있다.
도 5는 도 3의 전압 비교부의 일 실시예를 나타내는 회로도이다.
도 3 및 도 5를 참조하면, 상기 전압 비교부(124)는 상기 감지 전압(VS)을 기준 전압(VREFP, VREFM)과 비교하여 비교 신호(Q1, Q2)를 출력한다. 상기 전압 비교부(124)는 충전 비교 신호(Q1) 및 방전 비교 신호(Q2)를 출력하는 2 비트 아날로그 디지털 변환기일 수 있다. 상기 전압 비교부(124)는 상기 감지 전압(VS)과 제1 기준 전압(VREFP)을 비교하여 상기 충전 비교 신호(Q1)를 출력하는 제1 비교기(CP1) 및 상기 감지 전압(VS)과 제2 기준 전압(VREFM)을 비교하여 상기 방전 비교 신호(Q2)를 출력하는 제2 비교기(CP2)를 포함할 수 있다.
상기 제1 기준 전압(VREFP)은 도 2의 상기 보상부(140)의 상기 기준 전압(VREF)보다 크고 상기 제2 기준 전압(VREFM)은 상기 기준 전압(VREF)보다 작다. 상기 기준 전압들(VREF, VREFP, VREFM) 간에는 아래와 같은 식이 성립한다.
[식 1]
VREFM < VREF < VREFP
[식 2]
VREFP = VREF + Δ
[식 3]
VREFM = VREF - Δ
여기서 Δ는 상기 기준 전압(VREF)에 비해 작은 수로 상기 감지 전압(VS)이 상기 기준 전압(VREF) 보다 상기 Δ를 초과하여 큰 경우, 오버 볼티지(OVER-VOLTAGE) 상태로 판단하고, 상기 감지 전압(VS)이 상기 기준 전압(VREF) 보다 Δ를 초과하여 작은 경우, 언더 볼티지(UNDER-VOLTAGE) 상태로 판단한다. 즉, 상기 감지 전압(VS)이 상기 기준 전압(VREF)으로부터 상기 Δ 이내에 있는 값들은 정상상태(STEADY-STATE)에 있는 것으로 간주된다. 예를 들어, 상기 Δ는 상기 기준 전압(VREF)과 비례하는 값일 수 있다. 상기 Δ는 상기 기준 전압(VREF)의 10%, 5%, 3% 또는 2%에 해당하는 값일 수 있다. 예를 들어, 상기 Δ는 일정한 값을 가질 수 있다. 상기 Δ는 30 mV일 수 있다.
상기 충전 비교 신호(Q1)는 1 비트의 디지털 값일 수 있다. 상기 방전 비교 신호(Q2)는 1 비트의 디지털 값일 수 있다.
도 6은 도 3의 충방전부의 일 실시예를 나타내는 회로도이다.
도 3 및 도 6을 참조하면, 충방전부(126)는 충전 비교 신호(Q1)에 응답하여, 충전 신호(I1)를 출력하고, 방전 비교 신호(Q2)에 응답하여, 방전 신호(I2)를 출력한다.
상기 충방전부(126)는 상기 충전 비교 신호(Q1)에 응답하여 동작하는 제1 스위치(SW1) 및 전원 전압(VDD)과 상기 제1 스위치(SW1) 사이에 연결되는 제1 전류원(CS1)을 포함한다. 상기 충방전부(126)는 상기 방전 비교 신호(Q2)에 응답하여 동작하는 제2 스위치(SW2) 및 접지부 및 상기 제2 스위치(SW2) 사이에 연결되는 제2 전류원(CS2)을 포함한다.
상기 충전 신호(I1)는 양의 값을 갖는 충전 전류일 수 있다. 즉, 상기 충전 신호(I1)는 상기 제1 스위치(SW1)가 온(ON) 되면, 상기 전원 전압(VDD)으로부터 상기 피드백 전압(VFB) 노드로 양의 전류가 흘러 나간다. 상기 방전 신호(I2)는 음의 값을 갖는 방전 전류일 수 있다. 즉, 상기 방전 신호(I2)는 상기 제2 스위치(SW2)가 온 되면, 상기 피드백 전압(VFB) 노드로부터 상기 접지부로 양의 전류가 흘러 들어온다.
예를 들어, 상기 제1 스위치는 PMOS 트랜지스터일 수 있다. 상기 제2 스위치는 NMOS 트랜지스터일 수 있다. 그러므로, 상기 충전 비교 신호(Q1)가 로우(LOW)인 경우, 상기 제1 스위치(SW1)는 온(ON) 되고, 상기 충전 비교 신호(Q1)가 하이(HIGH)인 경우, 상기 제1 스위치(SW1)는 오프(OFF) 된다. 상기 방전 비교 신호(Q2)가 로우(LOW)인 경우, 상기 제2 스위치(SW2)는 오프(OFF) 되고, 상기 방전 비교 신호(Q2)가 하이(HIGH)인 경우, 상기 제2 스위치(SW2)는 온(ON) 된다.
본 실시예에 따른 상기 과도응답 개선부(120)는 오버 볼티지(OVER-VOLTAGE) 상태 및 언더 볼티지(UNDER-VOLTAGE) 상태를 개선하기 위한 충전 및 방전 회로를 모두 갖는 충방전부(126)를 예시하였으나, 다른 실시예에서는 상기 충전 회로 및 상기 방전 회로 중 어느 하나만을 가질 수 있다. 상기 충전 회로만을 갖는 경우, 상기 전압 비교부(124)는 상기 충전 비교 신호(Q1)만을 출력할 수 있다. 상기 방전 회로만을 갖는 경우, 상기 전압 비교부(124)는 상기 방전 비교 신호(Q2)만을 출력할 수 있다.
도 7은 도 1의 보상기를 나타내는 회로도이다.
도 1 내지 도 3 및 도 7을 참조하여, 보상기(100)의 자세한 동작을 설명한다. 출력 전압(VO)이 감지부(122)의 제1 감지 저항(RS1)과 제2 감지 저항(RS2)의 비에 의해 전압 분배되어 감지 전압(VS)이 생성된다.
상기 감지 전압(VS)이 제1 기준 전압(VREFP) 보다 큰 경우는 오버 볼티지(OVER-VOLTAGE)가 발생한 경우로, 전압 비교부(124)의 제1 비교기(CP1)는 충전 비교 신호(Q1)를 로우(LOW)로 출력하고, 제2 비교기(CP2)는 방전 비교 신호(Q2)를 로우(LOW)로 출력한다. 상기 충전 비교 신호(Q1)가 로우(LOW)이므로, 충방전부(126)의 제1 스위치(SW1)는 온(ON) 되어, 전원 전압(VDD)으로부터 피드백 전압(VFB) 노드로 충전 전류(I1)를 출력한다. 상기 방전 비교 신호(Q2)도 로우(LOW)이므로, 상기 충방전부(126)의 제2 스위치(SW2)는 오프(OFF) 되어, 상기 충방전부(126)의 방전 회로는 동작하지 않는다. 이와 같이 오버 볼티지(OVER-VOLTAGE)가 발생한 경우, 보상부(140)의 연산 증폭기(EA)의 입력 노드인 상기 피드백 전압(VFB) 노드로 양의 충전 전류(I1)를 출력하여, 상기 보상부(140)의 에러 전압(VE)을 큰 폭으로 낮추게 되고, 상기 에러 전압(VE)에 의해 DC-DC 변환기의 피드백이 큰 폭으로 진행되어 상기 출력 전압(VO)이 빠르게 감소하여 정상 상태로 진입하게 된다.
상기 감지 전압(VS)이 제2 기준 전압(VREFM) 보다 작은 경우는 언더 볼티지(UNDER-VOLTAGE)가 발생한 경우로, 상기 전압 비교부(124)의 상기 제1 비교기(CP1)는 상기 충전 비교 신호(Q1)를 하이(HIGH)로 출력하고 상기 제2 비교기(CP2)는 상기 방전 비교 신호(Q2)를 하이(HIGH)로 출력한다. 상기 충전 비교 신호(Q1)가 하이(HIGH)이므로, 상기 충방전부(126)의 상기 제1 스위치(SW1)는 오프(OFF) 되어, 상기 충방전부(126)의 충전 회로는 동작하지 않는다. 상기 방전 비교 신호(Q2)도 하이(HIGH)이므로, 상기 충방전부(126)의 제2 스위치(SW2)는 온(ON) 되어, 상기 충방전부(126)는 상기 접지부로부터 상기 피드백 전압(VFB) 노드로 음의 충전 전류(I2)를 출력한다. 이와 같이 언더 볼티지(UNDER-VOLTAGE)가 발생한 경우, 상기 보상부(140)의 상기 피드백 전압(VFB) 노드로 방전 전류(I2)를 출력하여, 상기 보상부(140)의 에러 전압(VE)을 큰 폭으로 높이게 되고, 상기 에러 전압(VE)에 의해 상기 DC-DC 변환기의 피드백이 큰 폭으로 진행되어 상기 출력 전압(VO)이 빠르게 증가하여 정상 상태로 진입하게 된다.
상기 감지 전압(VS)이 상기 제1 기준 전압(VREFP) 보다 작고, 상기 제2 기준 전압(VREFM) 보다 큰 경우는 정상상태(STEADY-STATE)에 있는 경우로, 상기 전압 비교부(124)의 상기 제1 비교기(CP1)는 상기 충전 비교 신호(Q1)를 하이(HIGH)로 출력하고 상기 제2 비교기(CP2)는 상기 방전 비교 신호(Q2)를 로우(LOW)로 출력한다. 상기 충전 비교 신호(Q1)가 하이(HIGH)이므로, 상기 충방전부(126)의 상기 제1 스위치(SW1)는 오프(OFF) 되어, 상기 충방전부(126)의 충전 회로는 동작하지 않는다. 상기 방전 비교 신호(Q2)는 로우(LOW)이므로, 상기 충방전부(126)의 제2 스위치(SW2)는 오프(OFF) 되어, 상기 충방전부(126)의 방전 회로는 동작하지 않는다. 그러므로, 상기 DC-DC 변환기의 상기 출력 전압(VO)은 정상 상태를 그대로 유지한다.
도 8은 본 발명의 다른 실시예에 따른 보상 방법을 나타내는 순서도이다.
도 8을 참조하면, 주파수 보상 방법은 DC-DC 변환기의 출력 전압을 입력 받아 과도응답 개선 신호를 보상부로 제공하는 단계(S10, S20, S30) 및 상기 출력 전압 및 상기 과도응답 개선 신호를 입력 받아 에러 전압을 출력하는 단계(S40)를 포함한다. 상기 과도응답 개선 신호를 보상부로 제공하는 단계(S10, S20, S30)는 상기 출력 전압을 감지하는 단계(S10), 상기 감지 전압을 기준 전압과 비교하여 비교 신호를 출력하는 단계(S20) 및 상기 비교 신호에 응답하여 충전 신호 및 방전 신호를 보상부로 출력하는 단계(S30)를 포함한다.
본 실시예에 따른 주파수 보상 방법은 오버 볼티지(OVER-VOLTAGE) 상태를 개선하기 위한 상기 충전 신호 및 언더 볼티지(UNDER-VOLTAGE) 상태를 개선하기 위한 상기 방전 신호를 모두 보상부로 출력하는 단계(S30)를 예시하였으나, 다른 실시예에서는 상기 충전 신호 및 방전 신호 중 어느 하나만을 보상부로 출력하는 단계를 가질 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 DC-DC 변환기를 나타내는 블록도이다.
도 9를 참조하면, DC-DC 변환기(1000)는 보상기(100) 및 DC-DC 변환부(200)를 포함할 수 있다.
상기 보상기(100)는 상기 DC-DC 변환부(200)의 출력 전압(VO)을 입력 받아 과도응답 개선 신호(I)를 보상부(140)로 제공하는 과도응답 개선부(120) 및 상기 출력 전압(VO) 및 상기 과도응답 개선 신호(I)를 입력 받아 에러 전압(VE)을 출력하는 상기 보상부(140)를 포함한다.
상기 DC-DC 변환부(200)는 상기 에러 전압(VE)를 입력 받아 직류 전원 전압을 상기 출력 전압으로 변환한다. 상기 DC-DC 변환부(200)는 펄스폭 변조부(220), 데드타임(DEAD TIME) 제어부(240), 스위치 구동부(260) 및 스위칭부(280)를 포함할 수 있다.
상기 펄스폭 변조부(220)는 상기 에러 전압(VE)을 입력 받아 펄스폭 변조 신호를 생성한다. 상기 데드타임(DEAD TIME) 제어부(240)는 상기 스위칭부(280)의 온/오프 스위치가 동시에 켜지지 않도록 제어한다. 상기 스위치 구동부(260)는 상기 스위칭부(280)의 대전류 구동을 위한 스위치를 구동하기 위한 버퍼이다. 상기 스위칭부(280)는 상기 온/오프 스위치를 포함하여 상기 직류 전원 전압을 상기 출력 전압(Vo)으로 변환하여 출력한다.
상기 DC-DC 변환기(1000)는 펄스위치 변조부(미도시) 및 펄스폭 변조 모드, 펄스위치 변조 모드를 제어하는 모드 제어기(미도시)를 더 포함할 수 있다.
본 발명의 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 DC-DC 변환기에 따르면, 상기 DC-DC 변환기의 출력 전압을 감지하여 과도응답 개선을 위한 충전 신호 및 방전 신호를 상기 주파수 보상기의 보상부에 제공함에 따라, 입력 전압 또는 부하 전류가 크게 변화하더라도 그에 따른 오버슈트 및 언더슈트를 감소시킬 수 있고, 빠르게 정상상태에 도달하도록 할 수 있다. 그러므로, 상기 DC-DC 변환기의 과도응답 특성이 개선되어 상기 DC-DC 변환기가 안정적으로 동작하고 빠르게 동작할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 보상기 120 : 과도응답 개선부
140 : 보상부 122 : 감지부
124 : 전압 비교부 126 : 충방전부
142 : 제1 보상회로 144 : 제2 보상회로
1000 : DC-DC 변환기

Claims (15)

  1. DC-DC 변환기와 연결되며, DC-DC 변환기의 출력 전압을 입력 받아 충전 신호 및 방전 신호들 중 적어도 하나의 신호를 포함하는 과도응답 개선 신호를 생성하는 과도응답 개선부; 및
    상기 DC-DC 변환기 및 상기 과도응답 개선부와 연결되어, 상기 출력 전압 및 상기 과도응답 개선 신호를 입력 받아 에러 전압을 출력하는 보상부를 포함하고,
    상기 과도 응답 개선부는,
    상기 출력 전압을 감지하여 감지 전압을 생성하는 감지부;
    상기 감지 전압을 기준 전압과 비교하여 비교 신호를 출력하는 전압 비교부; 및
    상기 비교 신호에 응답하여 상기 충전 신호 및 상기 방전 신호들 중 적어도 하나의 신호를 상기 보상부로 출력하는 충방전부를 포함하고,
    상기 감지부는 상기 출력 전압을 입력 받는 제1 노드와 제2 노드 사이에 연결되는 제1 감지 저항 및 상기 제2 노드와 접지부 사이에 연결되는 제2 감지 저항을 포함하며,
    상기 제1 감지 저항과 상기 제2 감지 저항의 비는 상기 보상부의 상기 출력전압을 입력 받는 제3 노드와 피드백 노드 사이에 연결되는 제1 저항과 상기 피드백 노드와 접지부 사이에 연결되는 기준 저항의 비와 동일한 것을 특징으로 하는 주파수 보상기.
  2. 제1항에 있어서, 상기 보상부는 상기 출력 전압을 입력 받아 피드백 전압을 생성하고 주파수 보상에 관여하는 제1 보상회로, 및 제1 입력 노드에 상기 피드백 전압을 입력 받고, 제2 입력 노드에 기준 전압을 입력 받아 에러 전압을 출력하고 주파수 보상에 관여하는 제2 보상회로를 포함하고,
    상기 제2 보상회로의 상기 제1 입력 노드에 상기 과도응답 개선 신호가 입력 되는 것을 특징으로 하는 주파수 보상기.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 전압 비교부는 충전 비교 신호 및 방전 비교 신호를 출력하는 2 비트 아날로그 디지털 변환기인 것을 특징으로 하는 주파수 보상기.
  7. 제6항에 있어서, 상기 전압 비교부는 상기 감지 전압과 제1 기준 전압을 비교하여 상기 충전 비교 신호를 출력하는 제1 비교기 및 상기 감지 전압과 제2 기준 전압을 비교하여 상기 방전 비교 신호를 출력하는 제2 비교기를 포함하는 것을 특징으로 하는 주파수 보상기.
  8. 제6항에 있어서, 상기 충방전부는 상기 충전 비교 신호에 응답하여 동작하는 제1 스위치, 전원 전압과 상기 제1 스위치 사이에 연결되는 제1 전류원, 상기 방전 비교 신호에 응답하여 동작하는 제2 스위치 및 접지부와 상기 제2 스위치 사이에 연결되는 제2 전류원을 포함하는 것을 특징으로 하는 주파수 보상기.
  9. 제8항에 있어서, 상기 제1 스위치는 PMOS 트랜지스터인 것을 특징으로 하는 주파수 보상기.
  10. 제8항에 있어서, 상기 제2 스위치는 NMOS 트랜지스터인 것을 특징으로 하는 주파수 보상기.
  11. DC-DC 변환기와 연결된 과도응답 개선부가 DC-DC 변환기의 출력 전압을 입력 받아 충전 신호 및 방전 신호들 중 적어도 하나의 신호를 포함하는 과도응답 개선 신호를 제공하는 단계; 및
    상기 DC-DC 변환기 및 상기 과도응답 개선부와 연결된 보상부가 상기 출력 전압 및 상기 과도응답 개선 신호를 입력 받아 에러 전압을 출력하는 단계를 포함하고,
    상기 과도 응답 개선 신호를 제공하는 단계는,
    감지부에서 상기 출력 전압을 감지하는 단계;
    비교부에서 상기 감지 전압을 기준 전압과 비교하여 비교 신호를 생성하는 단계; 및
    충방전부에서 상기 비교 신호에 응답하여 상기 충전 신호 및 상기 방전 신호들 중 적어도 하나의 신호를 보상부로 출력하는 단계를 포함하고,
    상기 감지부는 상기 출력 전압을 입력 받는 제1 노드와 제2 노드 사이에 연결되는 제1 감지 저항 및 상기 제2 노드와 접지부 사이에 연결되는 제2 감지 저항을 포함하며,
    상기 제1 감지 저항과 상기 제2 감지 저항의 비는 상기 보상부의 상기 출력전압을 입력 받는 제3 노드와 피드백 노드 사이에 연결되는 제1 저항과 상기 피드백 노드와 접지부 사이에 연결되는 기준 저항의 비와 동일한 것을 특징으로 하는 주파수 보상 방법.
  12. 제11항에 있어서, 상기 보상부는 상기 출력 전압을 입력 받아 피드백 전압을 생성하고 주파수 보상에 관여하는 제1 보상회로 및 제1 입력 노드에 상기 피드백 전압을 입력 받고, 제2 입력 노드에 기준 전압을 입력 받아 에러 전압을 출력하고 주파수 보상에 관여하는 제2 보상회로를 포함하고,
    상기 제2 보상회로의 상기 제1 입력 노드에 상기 과도응답 개선 신호가 입력 되는 것을 특징으로 하는 주파수 보상 방법.
  13. 삭제
  14. DC-DC 변환기와 연결되며, DC-DC 변환부의 출력 전압을 입력 받아 충전 신호 및 방전 신호들 중 적어도 하나의 신호를 포함하는 과도응답 개선 신호를 생성하는 과도응답 개선부; 및
    상기 DC-DC 변환기 및 상기 과도응답 개선부와 연결되어, 상기 출력 전압 및 상기 과도응답 개선 신호를 입력 받아 에러 전압을 출력하는 보상부를 포함하는 보상기; 및
    상기 에러 전압을 입력 받아 직류 전원 전압을 상기 출력 전압으로 변환하는 DC-DC 변환부를 포함하고,
    상기 과도응답 개선부는,
    상기 출력 전압을 감지하여 감지 전압을 생성하는 감지부;
    상기 감지 전압을 기준 전압과 비교하여 비교 신호를 출력하는 전압 비교부; 및
    상기 비교 신호에 응답하여 상기 충전 신호 및 상기 방전 신호들 중 적어도 하나의 신호를 상기 보상부로 출력하는 충방전부를 포함하고,
    상기 감지부는 상기 출력 전압을 입력 받는 제1 노드와 제2 노드 사이에 연결되는 제1 감지 저항 및 상기 제2 노드와 접지부 사이에 연결되는 제2 감지 저항을 포함하며,
    상기 제1 감지 저항과 상기 제2 감지 저항의 비는 상기 보상부의 상기 출력전압을 입력 받는 제3 노드와 피드백 노드 사이에 연결되는 제1 저항과 상기 피드백 노드와 접지부 사이에 연결되는 기준 저항의 비와 동일한 것을 특징으로 하는 DC-DC 변환기.
  15. 삭제
KR1020100002352A 2010-01-11 2010-01-11 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 ｄｃ-ｄｃ 변환기 KR101249886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100002352A KR101249886B1 (ko) 2010-01-11 2010-01-11 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 ｄｃ-ｄｃ 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100002352A KR101249886B1 (ko) 2010-01-11 2010-01-11 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 ｄｃ-ｄｃ 변환기

Publications (2)

Publication Number Publication Date
KR20110082392A KR20110082392A (ko) 2011-07-19
KR101249886B1 true KR101249886B1 (ko) 2013-04-03

Family

ID=44920429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002352A KR101249886B1 (ko) 2010-01-11 2010-01-11 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 ｄｃ-ｄｃ 변환기

Country Status (1)

Country Link
KR (1) KR101249886B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030094418A (ko) * 2001-05-15 2003-12-11 모토로라 인코포레이티드 집적 회로에서 전류 수요를 제어하는 방법 및 장치
KR20040005615A (ko) * 2002-07-09 2004-01-16 로무 가부시키가이샤 Ｄｃ/ｄｃ 컨버터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030094418A (ko) * 2001-05-15 2003-12-11 모토로라 인코포레이티드 집적 회로에서 전류 수요를 제어하는 방법 및 장치
KR20040005615A (ko) * 2002-07-09 2004-01-16 로무 가부시키가이샤 Ｄｃ/ｄｃ 컨버터

Also Published As

Publication number Publication date
KR20110082392A (ko) 2011-07-19

Similar Documents

Publication Publication Date Title
US7294994B2 (en) Power supply
US8410767B2 (en) Control circuit of DC-DC converter applying offset to coil current, DC-DC converter applying offset to coil current and control method of DC-DC converter
US8013587B2 (en) DC/DC power supply circuit with a bypass circuit
US8482271B2 (en) Switching power supply with inductor current detection storage
US8581565B2 (en) DC-to-DC converter having secondary-side digital sensing and control
US9154037B2 (en) Current-mode buck converter and electronic system using the same
US20070139982A1 (en) Charge pump circuit and power supply apparatus
US7969132B2 (en) Switching power supply unit and control method of switching power supply unit
US8704505B2 (en) Switching power source apparatus
US20090102444A1 (en) Dc-dc converter
US8018217B2 (en) PWM power converter using a multi-slope ramp signal to improve the transient response thereof
US20120032661A1 (en) Switching power source apparatus
KR20120025388A (ko) 스위칭 전원장치
KR20070044755A (ko) Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법
JP4630165B2 (ja) Ｄｃ−ｄｃコンバータ
US8294433B2 (en) Constant current supply type of switching regulator
US8368375B2 (en) Switching regulator with transient control function and control circuit and method therefor
US8742743B2 (en) Switching control circuit
US7960946B2 (en) Power supply circuit, power supply control circuit, and power supply control method
US20200366194A1 (en) Switched-capacitor power converting apparatus and operating method thereof
US9729073B1 (en) Power conversion apparatus
US10177663B2 (en) DC-DC converting circuit and multi-phase power controller thereof
KR20100027370A (ko) 안정도 보상 회로 및 이를 포함하는 ｄｃ-ｄｃ 컨버터
KR101249886B1 (ko) 주파수 보상기, 이를 이용하는 주파수 보상 방법 및 이를 포함하는 ｄｃ-ｄｃ 변환기
US10715040B1 (en) Voltage compensation circuit and voltage compensation method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8