JP4630165B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、入出力条件の変化に高速に応答して安定な出力直流電圧を供給するＤＣ−ＤＣコンバータに関するものである。

近年、携帯機器のような電子機器はバッテリーの長時間使用のために、高機能化に伴う消費電力の増加を抑制する必要がある。このため、電子機器内の動作中の回路にのみ電力を供給し、動作が必要でない回路を停止させる、パワーマネジメントと呼ばれる技術が用いられるようになってきた。このような電子機器に直流電圧を供給するＤＣ−ＤＣコンバータには、出力条件の変化に対して高速に応答することが要求される。

過渡応答特性に優れたＤＣ−ＤＣコンバータには、従来、ヒステリシス制御と呼ばれる技術が知られている。ヒステリシス制御は、ヒステリシス比較回路によって設定されるヒステリシス幅の中に出力直流電圧を保持する自励制御方式である。一般的な誤差増幅器を用いた帰還系を持たないので、過渡応答時間はヒステリシス比較回路とスイッチ素子の駆動回路の遅延時間に依存するだけである。一方、出力コンデンサの等価直列抵抗（以下、ＥＳＲという）に依存する出力リップル電圧がヒステリシス幅に相当するため、スイッチング周波数はＥＳＲに比例する。このため、ＥＳＲの低い出力コンデンサを使用するとスイッチング周波数が低下するという問題がある。

前記のようなヒステリシス制御に対し、例えば特許文献１のように、出力直流電圧の検出部にスイッチング波形を重畳することにより、検出部のみリップル電圧の振幅を増大させ、スイッチング周波数の低下を防ぎ、かつ出力リップル電圧は小さくする技術が考案されている。図６は、特許文献１における従来のＤＣ−ＤＣコンバータの回路構成を示す図である。

図６に示した従来のＤＣ−ＤＣコンバータは、入力直流電圧Ｖｉを供給する入力直流電圧源１０と、入力直流電圧源１０に並列に直列接続されたスイッチ素子１１とダイオード１２と、スイッチ素子１１とダイオード１２との接続点とＤＣ−ＤＣコンバータの出力との間に接続されたインダクタ１３と、出力直流電圧Ｖｏを負荷２０に供給する出力コンデンサ１４と、インダクタ１３と並列に直列接続された抵抗１５とコンデンサ１６と、抵抗１５とコンデンサ１６との接続点電圧Ｖｘと基準電圧源１７からの基準電圧Ｖｒｆを比較するヒステリシス比較回路１８とを備え、ヒステリシス比較回路１８の出力でスイッチ素子１１をオン／オフするように構成される。ヒステリシス比較回路１８はヒステリシス電圧Ｖｈを有し、抵抗１５とコンデンサ１６との接続点電圧Ｖｘが基準電圧Ｖｒｆ以下になるとスイッチ素子１１をターンオンし、接続点電圧Ｖｘが電圧（基準電圧Ｖｒｆ＋ヒステリシス電圧Ｖｈ）以上になるとスイッチ素子１１をターンオフする。

以下、図６のＤＣ−ＤＣコンバータの動作を説明する。

まず、スイッチ素子１１がオン状態の時、インダクタ１３には入力直流電圧Ｖｉと出力直流電圧Ｖｏとの電圧差（Ｖｉ−Ｖｏ）が印加され、直線的に増加する電流が流れる。コンデンサ１６は充電され、抵抗１５とコンデンサ１６との接続点電圧Ｖｘは上昇する。やがて接続点電圧Ｖｘが電圧（基準電圧Ｖｒｆ＋ヒステリシス電圧Ｖｈ）に達すると、ヒステリシス比較回路１８はスイッチ素子１１をターンオフする。次にスイッチ素子１１がオフ状態の時、インダクタ１３には出力直流電圧Ｖｏが印加され、直線的に減少する電流が流れる。コンデンサ１６は放電され、抵抗１５とコンデンサ１６との接続点電圧Ｖｘは下降する。やがて接続点電圧Ｖｘが基準電圧Ｖｒｆに達すると、ヒステリシス比較回路１８はスイッチ素子１１をターンオンする。以上の動作を繰り返すことによって、抵抗１５とコンデンサ１６との接続点電圧Ｖｘは、基準電圧Ｖｒｆと電圧（基準電圧Ｖｒｆ＋ヒステリシス電圧Ｖｈ）の間を上下するように制御される。

出力直流電圧Ｖｏがコンデンサ１６を介してヒステリシス比較回路１８に直ちに伝達されるので過渡応答特性はよく、出力リップル電圧も小さなレベルに設定できる。
特開２００４−６４９９４号公報

しかしながら、このような構成のＤＣ−ＤＣコンバータでは、出力直流電圧Ｖｏを直接安定化しているのではなく、コンデンサ１６に重畳される直流電圧が存在することによる安定度の劣化という問題があった。

本発明は、前記従来技術の問題を解決することに指向するものであり、誤差増幅器を使用することなく、比較回路の動作を基本とした構成によって高速応答性を実現するとともに、出力リップル電圧も増大させず、高精度な出力安定度を達成することのできるＤＣ−ＤＣコンバータを提供することを目的とする。

前記の目的を達成するために、本発明に係るＤＣ−ＤＣコンバータは、入力直流電圧を出力直流電圧に変換するＤＣ−ＤＣコンバータにおいて、駆動信号によってオン／オフするスイッチ素子と、スイッチ素子のオン時に第１の基準電圧を出力し、スイッチ素子のオフ時に第２の基準電圧を出力する基準電圧源と、一端を基準電圧源に接続された容量性素子と、スイッチ素子のオン時に容量性素子を放電し、スイッチ素子のオフ時に容量性素子を充電する充放電回路と、スイッチ素子のターンオン時およびターンオフ時に容量性素子を短絡するスイッチ回路と、出力直流電圧もしくは出力直流電圧を検出した電圧と、容量性素子の他端の電圧を比較して駆動信号を生成する比較回路と備えたことを特徴とする。

また、基準電圧源、充放電回路、またはスイッチ回路が、スイッチ素子のオン時、オフ時、ターンオン時およびターンオフ時の駆動信号に基づいて動作すること、さらに、スイッチ素子のオン時に入力直流電圧と出力直流電圧との差電圧が印加され、スイッチ素子のオフ時に出力直流電圧が印加されるインダクタを備え、充放電回路が、スイッチ素子のオン時に入力直流電圧と出力直流電圧との差電圧に基づく電流で容量性素子を放電し、スイッチ素子のオフ時に出力直流電圧に基づく電流で容量性素子を充電すること、さらに、基準電圧源が、入力直流電圧が高くなると第１の基準電圧を高くすることを特徴とする。

前記構成によれば、出力直流電圧もしくは出力直流電圧を検出した電圧を、第１の基準電圧と第２の基準電圧との中間値に制御でき、スイッチング周波数の変動抑制として入力直流電圧が高くなると第１の基準電圧を高く制御して抑制し、誤差増幅器を使用することなく、比較回路の動作を基本構成とし高速に応答するとともに、出力リップル電圧の増大もなく出力安定度を得ることができる。

本発明によれば、誤差増幅器を使用することなく、比較回路の動作を基本とした構成によって高速応答性を実現するとともに、出力リップル電圧も増大させずに、高精度な出力安定度を達成することができるという効果を奏する。

以下、図面を参照して本発明における実施の形態を詳細に説明する。

図１は本発明の実施の形態１におけるＤＣ−ＤＣコンバータの回路構成を示す図である。図１において、１０はバッテリーなどの入力直流電圧源であり、入力直流電圧Ｖｉを供給する。１はスイッチ素子であり、入力直流電圧源１０に接続され、駆動信号Ｄｒでオン／オフされる。２は整流手段であるダイオードであり、カソードがスイッチ素子１に接続され、アノードは接地される。３はインダクタであり、スイッチ素子１とダイオード２の接続点に一端が接続され、このインダクタ３のインダクタンスをＬとする。４は平滑手段である出力コンデンサであり、インダクタ３の他端に接続され負荷２０に出力直流電圧Ｖｏを供給する。５は制御回路であり、出力直流電圧Ｖｏを検出して安定化するようにスイッチ素子１へ駆動信号Ｄｒを出力する。

また、図１に示す制御回路５において、５０は基準電圧源であり、駆動信号ＤｒによってスイッチＳｒが切り替わり、駆動信号ＤｒがＨレベルの時には第１の基準電圧（Ｅｒ＋Ｅｄ）を出力し、Ｌレベルの時には第２の基準電圧Ｅｒを出力する。５１はコンデンサであり、一端を基準電圧源５０の出力に接続される。５２はスイッチ回路であり、スイッチＳｃが駆動信号Ｄｒの立上りおよび立下り時にコンデンサ５１を短絡する。５３は充放電回路であり、駆動信号ＤｒによってスイッチＳｉが切り替わり、駆動信号ＤｒがＬレベルの時には第２の電流Ｉ２でコンデンサ５１を充電し、Ｈレベルの時には第１の電流Ｉ１と第２の電流Ｉ２の差電流（Ｉ１−Ｉ２）でコンデンサ５１を放電する。５４は比較回路であり、出力直流電圧Ｖｏとコンデンサ５１の他端の電圧Ｖｒが入力され、駆動信号Ｄｒを出力する。

図２は本実施の形態１におけるＤＣ−ＤＣコンバータの制御回路の要部波形を示す図であり、駆動信号Ｄｒ、スイッチ回路５２のスイッチＳｃを駆動する信号Ｄｘ、第１の基準電圧（Ｅｒ＋Ｅｄ）と第２の基準電圧Ｅｒと出力直流電圧Ｖｏと電圧Ｖｒを表す。

以上のように構成された本実施の形態１のＤＣ−ＤＣコンバータの制御回路５が、出力直流電圧Ｖｏを安定化するためにスイッチ素子１のオン時間とオフ時間を調整する動作を、図１および図２を参照しながら以下に説明する。

まず、時刻ｔ０において、スイッチ素子１がターンオンすると、インダクタ３には入力直流電圧Ｖｉと出力直流電圧Ｖｏとの電圧差（Ｖｉ−Ｖｏ）が印加され、（Ｖｉ−Ｖｏ）×ｔ／Ｌに従って増加する電流が流れる。駆動信号ＤｒはＨレベルとなり、基準電圧源５０は第１の基準電圧（Ｅｒ＋Ｅｄ）を出力する。コンデンサ５１はスイッチ素子１のターンオン時にスイッチ回路５２のスイッチＳｃによって短絡された後、充放電回路５３によって定電流（Ｉ１−Ｉ２）でさらに放電される。したがって、コンデンサ５１の他端の電圧Ｖｒは第１の基準電圧（Ｅｒ＋Ｅｄ）から単調減少する。

一方、スイッチ素子１のオン状態において出力直流電圧Ｖｏは、平滑手段である出力コンデンサ４が直線的に増加するインダクタ電流によって放電から充電に移行するとともに、出力コンデンサ４のＥＳＲ（等価直列抵抗）による電圧降下が加わり、減少から上昇に移行するリップル電圧波形が重畳される。やがて時刻ｔ１において、出力直流電圧Ｖｏと電圧Ｖｒが交差すると、比較回路５４は駆動信号ＤｒをＬレベルに反転させて、スイッチ素子１をターンオフする。同時に、基準電圧源５０の出力は第２の基準電圧Ｅｒに下がり、スイッチ回路５２はコンデンサ５１を短絡し、充放電回路５３は第２の電流Ｉ２でコンデンサ５１を充電し始める。

スイッチ素子１がオフ状態の時、インダクタ３には出力直流電圧Ｖｏが印加され、−Ｖｏ×ｔ／Ｌに従って減少する電流が流れる。コンデンサ５１は第２の基準電圧Ｅｒから直線的に上昇する。一方、出力直流電圧Ｖｏは、平滑手段である出力コンデンサ４が直線的に減少するインダクタ電流によって充電から放電に移行するとともに、出力コンデンサ４のＥＳＲによる電圧降下が加わり、上昇から減少に移行するリップル電圧波形が重畳される。

やがて時刻ｔ２において、出力直流電圧Ｖｏと電圧Ｖｒが交差すると、比較回路５４は駆動信号ＤｒをＨレベルに反転させて、スイッチ素子１をターンオンする。同時に、基準電圧源５０の出力は第１の基準電圧（Ｅｒ＋Ｅｄ）に上がり、スイッチ回路５２はコンデンサ５１を短絡し、充放電回路５３は定電流（Ｉ１−Ｉ２）でコンデンサ５１を放電し始める。以上の動作を繰り返すことによって、出力直流電圧Ｖｏは、第１の基準電圧（Ｅｒ＋Ｅｄ）と第２の基準電圧Ｅｒの間で保持されるように制御される。

ここで、各構成要素は抵抗成分を無視できる理想素子であるとし、スイッチ素子１のオン時間をＴｏｎ、オフ時間をＴｏｆｆ、スイッチング周波数をｆとすると、出力直流電圧Ｖｏは（数１）

のように表される。

（数１）から逆にＴｏｎとＴｏｆｆを以下の（数２）

のように表す。

また、コンデンサ５１の静電容量をＣとすると、時刻ｔ１における電圧Ｖｒは（数３）

で表され、時刻ｔ２における電圧Ｖｒは（数４）

で表される。ここで、出力直流電圧Ｖｏのリップル電圧成分を無視できるものとすれば、Ｖｏ＝Ｖｒ１＝Ｖｒ２となる。簡単化のため、Ｉ１＝２×Ｉ２とすると（数５）

となる。入力直流電圧Ｖｉが第２の基準電圧Ｅｒに等しい（Ｖｉ＝Ｅｒ）場合、Ｖｏ＝Ｅｒとなり、入力直流電圧Ｖｉが無限大の場合に、Ｖｏ＝Ｅｒ＋Ｅｄとなる。したがって、通常動作において出力直流電圧Ｖｏは（数６）

の範囲に保持される。例えば、Ｖｉ＝２〜５Ｖ，Ｅｒ＝０．９８Ｖ，Ｅｄ＝０．０４Ｖ，Ｉ２＝４μＡ，Ｃ＝１００ｐＦとすると、Ｖｏ＝１〜１．０１２Ｖ，ｆ＝１ＭＨｚとなる。

また、図３は本実施の形態１における過渡応答特性の動作波形を示す図であり、基準電圧Ｅｒを増加して出力直流電圧Ｖｏを増加させる場合を示している。図３に示すように、比較回路５４によって出力直流電圧Ｖｏは第１の基準電圧（Ｅｒ＋Ｅｄ）〜第２の基準電圧Ｅｒと直接比較によってオン／オフされるので、高速に応答する。

以上のように本実施の形態１のＤＣ−ＤＣコンバータは、出力直流電圧Ｖｏを低出力リップル電圧で、良好に安定化するとともに高速応答も可能である。

図４は本発明の実施の形態２におけるＤＣ−ＤＣコンバータの制御回路の構成を示す図である。図４において、図１に示した入力直流電圧源１０，スイッチ素子１，ダイオード２，インダクタ３，出力コンデンサ４，負荷２０は省略し、制御回路５のみ表した。図４に示す本実施の形態２のＤＣ−ＤＣコンバータの制御回路５において、実施の形態１に係るＤＣ−ＤＣコンバータと同じ構成要素のものについては同じ番号を付し、その説明は省略する。

本実施の形態２におけるＤＣ−ＤＣコンバータと、図１に示す実施の形態１のＤＣ−ＤＣコンバータの構成が異なる点は、基準電圧源５０とスイッチ回路５２をさらに具体的に示し、充放電回路５３の充放電電流に入力直流電圧Ｖｉと出力直流電圧Ｖｏの依存性を持たせたことである。

図４に示す基準電圧源５０において、５００は基準電圧源であり、第２の基準電圧Ｅｒを生成する。５０１は抵抗値Ｒｒを有する抵抗であり、基準電圧源５００に接続される。５０２は電流源であり、抵抗５０１に電流Ｉｒを供給する。５０３はＰＭＯＳトランジスタであり、駆動信号Ｄｒがゲートに印加される。５０４はバッファ回路であり、第２の基準電圧Ｅｒに抵抗５０１の電圧降下を加算した電圧を出力する。このような構成により、駆動信号ＤｒがＨレベルの場合には、ＰＭＯＳトランジスタ５０３がオフし、バッファ回路５０４は第２の基準電圧Ｅｒに抵抗５０１の電圧降下Ｉｒ×Ｒｒ＝Ｅｄを加算した第１の基準電圧（Ｅｒ＋Ｅｄ）を出力し、駆動信号ＤｒがＬレベルの場合には、ＰＭＯＳトランジスタ５０３がオンし、抵抗５０１は短絡されるのでバッファ回路５０４は第２の基準電圧Ｅｒを出力する。

図４に示すスイッチ回路５２において、５２０はＰＭＯＳトランジスタであり、コンデンサ５１を短絡するように接続される。５２１はインバータであり、駆動信号Ｄｒを遅延した反転信号を出力する。５２２はＡＮＤゲートであり、インバータ５２１の出力と駆動信号Ｄｒが入力される。５２３はＮＯＲゲートであり、インバータ５２１の出力と駆動信号Ｄｒが入力される。５２４はＮＯＲゲートであり、ＡＮＤゲート５２２の出力とＮＯＲゲート５２３の出力を入力し、ＰＭＯＳトランジスタ５２０のゲートに出力する。このような構成によってＮＯＲゲート５２４は、駆動信号Ｄｒの立上りおよび立下り時に短時間だけＬレベルとなる信号をＰＭＯＳトランジスタ５２０のゲートに印加し、ＰＭＯＳトランジスタ５２０をオンさせてコンデンサ５１を短絡する。

図４に示す充放電回路５３において、５３０はバッファ回路であり、コンデンサ５１の電圧Ｖｒを入力して出力する。５３１と５３２は抵抗であり、電圧Ｖｒを分圧する。５３３は演算増幅器であり、反転入力端子に抵抗５３１と抵抗５３２の接続点電圧、すなわち電圧Ｖｒを分圧した電圧が印加される。５３４と５３５は抵抗であり、駆動信号Ｄｒを分圧する。５３６はバッファ回路であり、抵抗５３４と抵抗５３５の接続点電圧を入力して出力する。５３７と５３８と５３９は抵抗であり、抵抗５３７はバッファ回路５３６の出力を一端に印加され、他端を演算増幅器５３３の非反転入力端子に接続される。抵抗５３８は演算増幅器５３３の非反転入力端子と出力の間に接続される。抵抗５３９は電圧Ｖｒを一端に印加され、他端を演算増幅器５３３の出力に接続される。

また、抵抗５３４と抵抗５３５による分圧比をαとすると、バッファ回路５３６から出力される信号は（α×Ｄｒ）となる。抵抗５３１と抵抗５３２、抵抗５３７と抵抗５３８の各抵抗値は等しいものとすると、演算増幅器５３３の出力は（Ｖｒ−α×Ｄｒ）となり、抵抗５３９の両端には（α×Ｄｒ）が発生する。比較回路５４は入力直流電圧Ｖｉでバイアスされており、駆動信号ＤｒのＨレベルが入力直流電圧Ｖｉ、Ｌレベルがゼロ電圧である。抵抗５３９の抵抗値をＲとすると、電圧Ｖｒから抵抗５３９を介して流出する電流Ｉ１は、駆動信号ＤｒがＨレベルの時は（Ｉ１＝α×Ｖｉ／Ｒ）となり、Ｌレベルの時は（Ｉ１＝０）となる。

また、図４の充放電回路５３において、５４０と５４１は抵抗であり、出力直流電圧Ｖｏを分圧する。５４２はバッファ回路であり、抵抗５４０と抵抗５４１の接続点電圧を入力して出力する。５４３は抵抗であり、一端をバッファ回路５４２に接続される。５４４は抵抗であり、抵抗５４３の他端とバッファ回路５３０の出力との間に接続される。５４５は演算増幅器であり、非反転入力端子に抵抗５４３と抵抗５４４の接続点電圧が印加される。５４６と５４７と５４８は抵抗であり、抵抗５４６は一端を接地され、他端を演算増幅器５３９の反転入力端子に接続される。抵抗５４７は演算増幅器５４５の反転入力端子と出力の間に接続される。抵抗５４８は電圧Ｖｒを一端に印加され、他端を演算増幅器５３９の出力に接続される。

ここで、抵抗５４０と抵抗５４１による分圧比をαとすると、バッファ回路５４２から出力される信号は（α×Ｖｏ）となる。抵抗５４３と抵抗５４４、抵抗５４６と抵抗５４７の各抵抗値は等しいものとすると、演算増幅器５４５の出力は（Ｖｒ＋α×Ｖｏ）となり、抵抗５４８の両端には（α×Ｖｏ）が発生する。抵抗５４８の抵抗値をＲとすると、電圧Ｖｒから抵抗５４８を介して流入する電流Ｉ２は（Ｉ２＝α×Ｖｏ／Ｒ）となる。

以上のような充放電回路５３の構成によって、コンデンサ５１は、駆動信号ＤｒがＨレベル、すなわちスイッチ素子１がオンの時は（数７）

で放電され、駆動信号ＤｒがＬレベル、すなわちスイッチ素子１がオフの時は（数８）

で充電される。コンデンサ５１の静電容量をＣとすると、時刻ｔ１における電圧Ｖｒは（数９）

で表され、時刻ｔ２における電圧Ｖｒは（数１０）

で表される。ここで、出力直流電圧Ｖｏのリップル電圧成分を無視できるものとすれば、Ｖｏ＝Ｖｒ１＝Ｖｒ２となり（数１１）

の関係が得られる。

したがって、スイッチング周波数ｆは入出力条件によって変動するが、出力直流電圧Ｖｏは通常動作においては一定値に安定化される。例えば、Ｖｉ＝２〜５Ｖ，Ｅｒ＝０．９８Ｖ，Ｅｄ＝０．０４Ｖ，α＝０．２，Ｒ＝５０ｋΩ，Ｃ＝１００ｐＦとすると、Ｖｏ＝１Ｖ，ｆ＝１〜１．６ＭＨｚとなる。

以上のように本実施の形態２におけるＤＣ−ＤＣコンバータは、出力直流電圧Ｖｏを低出力リップル電圧で、高精度に安定化するとともに高速応答も可能である。

図５は本発明の実施の形態３にけるＤＣ−ＤＣコンバータの制御回路の構成を示す図である。図５において、図１に示した入力直流電圧源１０，スイッチ素子１，ダイオード２，インダクタ３、出力コンデンサ４，負荷２０は省略し、さらに、図４に示したスイッチ回路５２と充放電回路５３も同様の構成なので略記し、基準電圧源５０とコンデンサ５１と比較回路５４を表した。

図５に示す本実施の形態３に係るＤＣ−ＤＣコンバータの制御回路の基準電圧源５０において、実施の形態２に係るＤＣ−ＤＣコンバータと同じ構成要素のものについては同じ番号を付し、その説明は省略する。

本実施の形態３におけるＤＣ−ＤＣコンバータと、図４に示す実施の形態２のＤＣ−ＤＣコンバータの構成と異なる点は、基準電圧源５０の入力直流電圧Ｖｉから抵抗５０１へ電流を流すようにＰＮＰトランジスタ５０５とＰＮＰトランジスタ５０６からなるカレントミラー回路と抵抗５０７を付加したことである。

ここで、ＰＮＰトランジスタのエミッタ−ベース間電圧をＶｂｅ、抵抗５０７の抵抗値をＲ７とすると、抵抗５０１（抵抗値Ｒｒ）には電流源５０２からの電流ＩｒとＰＮＰトランジスタ５０６から（Ｖｉ−Ｖｂｅ）／Ｒ７の電流が流れる。したがって、第１の基準電圧は（数１２）

となる。すなわち、入力直流電圧Ｖｉが高くなるほど基準電圧の変動幅Ｅｄが大きくなるような補正がかかる構成である。

例えば、Ｖｉ＝２〜５Ｖ，Ｅｒ＝０．９８Ｖ，α＝０．２，Ｒ＝５０ｋΩ，Ｃ＝１００ｐＦ，Ｉｒ＝８μＡ，Ｒｒ＝３．７ｋΩ，Ｖｂｅ＝０．７Ｖ，Ｒ７＝９２５ｋΩとすると、Ｖｏ＝１〜１．００６Ｖ，ｆ＝１〜１．２３１ＭＨｚとなる。

以上のように本実施の形態３のＤＣ−ＤＣコンバータは、出力直流電圧Ｖｏを低出力リップル電圧で、高精度に安定化するとともに高速応答も可能であるといった実施の形態２のＤＣ−ＤＣコンバータの有利な点に加えて、基準電圧の変動幅Ｅｄに補正を加えることによりスイッチング周波数の変動も抑制することができる。

なお、実施の形態１から実施の形態３において、降圧コンバータを用いた例で説明してきたが、本発明のＤＣ−ＤＣコンバータはこれに限定されるものではない。スイッチ素子を有し、スイッチ素子のオン期間に出力電圧が上昇するような全てのスイッチング式のＤＣ−ＤＣコンバータに適用可能である。

また、整流手段としてダイオードを用いて説明してきたが、本発明のＤＣ−ＤＣコンバータはこれに限定されるものではなく、整流手段は同期整流回路であっても構わない。

本発明に係るＤＣ−ＤＣコンバータは、誤差増幅器を使用することなく、比較回路の動作を基本とした構成によって高速応答性を実現するとともに、出力リップル電圧も増大させずに、高精度な出力安定度を達成することができ、入出力条件の変化に高速に応答して安定な出力直流電圧を供給する各種電子機器の電源回路等に有用である。

本発明の実施の形態１におけるＤＣ−ＤＣコンバータの回路構成を示す図 本実施の形態１におけるＤＣ−ＤＣコンバータの制御回路の要部波形を示す図 本実施の形態１における過渡応答特性の動作波形を示す図 本発明の実施の形態２におけるＤＣ−ＤＣコンバータの制御回路の構成を示す図 本発明の実施の形態３にけるＤＣ−ＤＣコンバータの制御回路の構成を示す図 従来のＤＣ−ＤＣコンバータの回路構成を示す図

符号の説明

１，１１ スイッチ素子
２，１２ ダイオード
３，１３ インダクタ
４，１４ 出力コンデンサ
５ 制御回路
１０ 入力直流電圧源
１７，５０ 基準電圧源
１８ ヒステリシス比較回路
２０ 負荷
５１ コンデンサ
５２ スイッチ回路
５３ 充放電回路
５４ 比較回路

Claims (4)

1. 入力直流電圧を出力直流電圧に変換するＤＣ−ＤＣコンバータにおいて、
   駆動信号によってオン／オフするスイッチ素子と、前記スイッチ素子のオン時に第１の基準電圧を出力し、前記スイッチ素子のオフ時に第２の基準電圧を出力する基準電圧源と、一端を前記基準電圧源に接続された容量性素子と、前記スイッチ素子のオン時に前記容量性素子を放電し、前記スイッチ素子のオフ時に前記容量性素子を充電する充放電回路と、前記スイッチ素子のターンオン時およびターンオフ時に前記容量性素子を短絡するスイッチ回路と、前記出力直流電圧もしくは前記出力直流電圧を検出した電圧と、前記容量性素子の他端の電圧を比較して前記駆動信号を生成する比較回路と備えたことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記基準電圧源、前記充放電回路、または前記スイッチ回路が、スイッチ素子のオン時、オフ時、ターンオン時およびターンオフ時の駆動信号に基づいて動作することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記スイッチ素子のオン時に前記入力直流電圧と前記出力直流電圧との差電圧が印加され、前記スイッチ素子のオフ時に前記出力直流電圧が印加されるインダクタを備え、
   前記充放電回路が、スイッチ素子のオン時に入力直流電圧と出力直流電圧との差電圧に基づく電流で容量性素子を放電し、前記スイッチ素子のオフ時に前記出力直流電圧に基づく電流で前記容量性素子を充電することを特徴とする請求項１または２記載のＤＣ−ＤＣコンバータ。
4. 前記基準電圧源が、入力直流電圧が高くなると第１の基準電圧を高くすることを特徴とする請求項１または２記載のＤＣ−ＤＣコンバータ。

Images