JP5630895B2

JP5630895B2 - スイッチング電源回路

Info

Publication number: JP5630895B2
Application number: JP2010040782A
Authority: JP
Inventors: 功真羽根
Original assignee: トレックス・セミコンダクター株式会社
Priority date: 2010-02-25
Filing date: 2010-02-25
Publication date: 2014-11-26
Anticipated expiration: 2030-02-25
Also published as: US20110204867A1; US8513936B2; JP2011176990A

Description

本発明はスイッチング電源回路に関し、特にフリップフロップ回路の出力でスイッチング素子をオン・オフさせることにより出力電圧を調整するＰＦＭ制御を行う場合に適用して有用なものである。

高速動作が可能なスイッチング電源回路として図７に示すようにフリップフロップ回路の出力でスイッチング素子をオン・オフさせて出力電圧を調整するように構成したものが提案されている。同図に示すように、このスイッチング電源回路は、出力電圧ＶＯＵＴに基づくフィードバック電圧ＦＢ（出力電圧ＶＯＵＴをフィードバック抵抗ＲＦＢ１，ＲＦＢ２の抵抗比で分圧した電圧）と基準電源Ｖ０の出力電圧である基準電圧Ｖｒｅｆとを比較するコンパレータ１と、コンパレータ１の出力でセットされるフリップフロップ回路２と、フリップフロップ回路２の出力信号が立下がってから所定の時間が経過した時点で前記フリップフロップ回路２をリセットさせるオンタイム発生回路３とを備え、前記フリップフロップ回路２の出力信号をバッファ回路４を介してスイッチング素子（本例ではＰチャンネルのＭＯＳＦＥＴ）に供給することにより、スイッチング素子ＳＷをオン・オフさせるようになっている。かくして、スイッチング素子ＳＷのドレインと環流用のダイオードＤとの間に接続されるコイルＬを介してコンデンサＣＬで平滑化された所定の直流電圧である出力電圧ＶＯＵＴが得られる。

かかるスイッチング電源回路において、フリップフロップ回路２の出力端子Ｑ_Ｂからバッファ回路４を介してスイッチング素子ＳＷに供給されるパルス信号がＬレベルのときはスイッチング素子ＳＷがオン状態となるため、コイルＬを流れるコイル電流ＩＬｘは徐々に増加する。

かかる状態でオンタイム発生回路３で規定されるオンタイムが経過した場合、オンタイム発生回路３から出力されるオンタイム信号によりフリップフロップ回路２がリセットされる。この結果、出力端子Ｑ_Ｂからバッファ回路４を介してスイッチング素子ＳＷに供給されるパルス信号がＨレベルとなって、スイッチング素子ＳＷがオフ状態となる。この結果、コイル電流ＩＬｘはダイオードＤを介して環流しつつ徐々に減少する。

コイル電流ＩＬｘの減少に伴い出力電圧ＶＯＵＴ＜基準電圧Ｖｒｅｆとなった時点でフリップフロップ回路２がセットされる結果、スイッチング素子ＳＷがオン状態となり、再度コイル電流ＩＬｘが徐々に増加し、同時にオンタイム発生回路３によるオンタイムの管理が開始される。以下、同様の動作を繰り返す。

なお、図７中、ＶＩＮは入力電圧、ＣＦＢはスピードアップ用のコンデンサである。また、図７と同様のスイッチング電源回路を開示する従来技術として特許文献１が存在する。

特開２００６−１４１１９１号公報

上述の如く、従来技術に係るスイッチング電源回路ではコンパレータ１において、フィードバック電圧ＦＢと基準電圧Ｖｒｅｆとを比較し、そのコンパレータ１の出力でフリップフロップ回路２のセットを行い、これによりスイッチング素子ＳＷのオン・オフ制御を行うようになっているので、出力電圧ＶＯＵＴのリップル成分が小さい場合、フリップフロップ回路２におけるスイッチング制御が不安定なものとなってしまう。すなわち、出力電圧ＶＯＵＴのリップル成分が小さい場合、フィードバック電圧ＦＢの基準電圧Ｖｒｅｆに対する差分が充分なレベルとならないため、フリップフロップ回路２のセットのタイミングが本来あるべき時間軸上の位置からずれてしまい、これに同期して出力端子Ｑ_Ｂからバッファ回路４を介してスイッチング素子ＳＷに供給されるパルス信号の立ち上がり及び立下がりのタイミング並びにオンタイム発生回路３を介して送出されるオンタイム信号の立上がりのタイミングもずれてしまう。この結果、出力電圧ＶＯＵＴがうねりを含む等、不安定なものとなってしまう。

かかる現象はコンデンサＣＬとしてＥＳＲ（ＥｑｕｉｖａｌｅｎｔＳｅｒｉｅｓＲｅｓｉｓｔａｎｃｅ）が低いコンデンサを用いた場合や、スイッチング周波数が高くなった場合により顕著になる。

本発明は、上記従来技術に鑑み、ＥＳＲが低いコンデンサを用いた場合や、スイッチング周波数が高くなった場合でも安定に動作させることができるスイッチング電源回路を提供することを目的とする。

上記目的を達成する本発明の第１の態様は、スイッチング素子と環流用の素子とを有し、少なくとも前記スイッチング素子をオン・オフさせて直流の入力電圧を直流の出力電圧に変換するスイッチング電源回路において、基準電圧生成回路の出力信号である基準電圧と前記出力電圧に基づくフィードバック電圧とを比較して両者の差が所定の閾値を超えたときセット信号を出力するコンパレータと、前記スイッチング素子がオンとなる期間を規定するパルス信号であるオンタイム信号を発生するオンタイム発生回路と、前記セット信号によりセットされて前記スイッチング素子をオン又はオフ状態とする一方、前記オンタイム信号によりリセットされて前記スイッチング素子をオフ又はオン状態とするフリップフロップ回路とを具備するとともに、前記基準電圧生成回路は、第１の基準電圧を発生する第１の基準電源と、前記第１の基準電圧よりも低電圧の第２の基準電圧を発生する第２の基準電源と、コンデンサ電圧が前記基準電圧となるよう一方の極側が前記コンパレータの一方の入力端子に接続されているコンデンサと、前記第１の基準電圧と前記コンデンサの一方の極側との間に接続された抵抗と、前記第２の基準電圧と前記コンデンサの一方の極側との間に接続されたスイッチ手段とを有し、少なくとも前記スイッチング素子のオフ期間においては前記スイッチ手段がオフ状態にされて前記基準電圧が漸増するように制御されることを特徴とするスイッチング電源回路にある。

本発明の第２の態様は、第１の態様に記載するスイッチング電源回路において、前記スイッチ手段は、前記スイッチング素子のオン・オフに同期してオン・オフ制御されることを特徴とするスイッチング電源回路にある。

本発明の第３の態様は、第１の態様に記載するスイッチング電源回路において、前記スイッチ手段は、前記スイッチング素子がオンと同時にオンし一定期間後にオフするように制御されることを特徴とするスイッチング電源回路にある。

本発明の第４の態様は、第１乃至第３の態様の何れか一つに記載するスイッチング電源回路において、前記スイッチング素子とともに、前記スイッチング素子がオフ状態のときに電流を流すための前記環流用の素子としてダイオードを有することを特徴とするスイッチング電源回路にある。

本発明の第５の態様は、第１乃至第３の態様の何れか一つに記載するスイッチング電源回路において、前記スイッチング素子である主スイッチング素子とともに、前記環流用の素子である従スイッチング素子を有し、前記フリップフロップ回路の出力で前記主スイッチング素子と前記従スイッチング素子とを交互にオン・オフさせる同期整流方式でスイッチング制御を行うように構成したことを特徴とするスイッチング電源回路にある。

本発明によれば、スイッチ手段をオフ状態にした時点から、抵抗の抵抗値及びコンデンサの容量に基づく時定数で規定され第２の基準電圧から第１の基準電圧に向けて漸増する基準電圧とフィードバック電圧とをコンパレータで比較してセット信号を形成しているので、出力電圧のリップル成分が充分大きな状態と等価な状態を作り出すことができる。この結果、例えＥＳＲが低い平滑コンデンサを用いることにより出力電圧のリップル成分が小さくなった場合や、スイッチング周波数が高くなることにより出力電圧のリップル成分のスルーレートが相対的に小さくなった場合でも安定に所定のスイッチング動作を行わせることができる。

また、基準電圧は第２の基準電圧から第１の基準電圧に向かって漸増する電圧であるので、第１の基準電圧が上限となる。この結果、出力電圧の上限も第１の基準電圧で規定され、不用意に大きくなることはなく、所定範囲に調整された直流電圧を安定して得ることができる。すなわち、本発明における基準電圧の振幅は、第２の基準電圧と第１の基準電圧との間で抵抗の抵抗値及びコンデンサの容量に基づく時定数で一意に規定される結果、基準電圧の振幅の管理を的確且つ容易に行うことができる。

本発明の実施の形態に係るスイッチング電源回路を示すブロック線図である。本発明の実施の形態に係るスイッチング電源回路の連続モード時における図１の各部の信号波形を示す波形図である。本発明の実施の形態に係るスイッチング電源回路の非連続モード時における図１の各部の信号波形を示す波形図である。実際の出力電流の一例と各部の波形との関係を示す波形図である。本発明の他の実施の形態に係る連続モード時における図１の各部の信号波形を示す波形図である。本発明の他の実施の形態に係る非連続モード時における図１の各部の信号波形を示す波形図である。従来技術に係るスイッチング電源回路を示すブロック線図である。

以下、本発明の実施の形態を図面に基づき詳細に説明する。

図１は本発明の実施の形態に係るスイッチング電源回路を示すブロック線図である。同図に示すように、本形態に係るスイッチング電源回路は、図７に示す従来技術に係るスイッチング電源回路の基準電圧Ｖｒｅｆを基準電圧生成回路１０で生成するようにしたものである。すなわち、本形態に係るスイッチング電源回路は、コンパレータ１、フリップフロップ回路２、オンタイム発生回路３に加え基準電圧生成回路１０を有しており、スイッチング素子ＳＷをオン・オフさせて直流の入力電圧ＶＩＮを直流の出力電圧ＶＯＵＴに変換する。ここで、コンパレータ１は、基準電圧生成回路１０の出力信号である基準電圧Ｖｒｅｆがその非反転入力端子に印加され、出力電圧ＶＯＵＴをフィードバック抵抗ＲＦＢ１，ＲＦＢ２の抵抗比で分圧したフィードバック電圧ＦＢがその反転入力端子に印加されている。かくして、基準電圧Ｖｒｅｆとフィードバック電圧ＦＢとを比較して両者の差が所定の閾値を超えたときセット信号Ｓ１を出力するようになっている。フリップフロップ回路２はセット信号Ｓ１によりセットされ、出力端子Ｑ_Ｂから出力するスイッチング信号Ｓ２を介してスイッチング素子ＳＷをオン状態とする一方、オンタイム信号Ｓ３によりリセットされ、出力端子Ｑ_Ｂから出力するスイッチング信号Ｓ２を介しスイッチング素子ＳＷをオフ状態とする。ここで、スイッチング素子ＳＷのオン・オフ制御はインバータにより電流駆動能力を増強しているバッファ回路４を介して行う。また、オンタイム信号Ｓ３は、スイッチング素子ＳＷがオンとなる期間を規定するパルス信号であり、オンタイム発生回路３で生成される。ここで、オンタイムは予め定めた値でも良いし、例えば出力電圧ＶＯＵＴ及び入力電圧ＶＩＮに基づく値としても良い。

基準電圧生成回路１０は、第１の基準電圧Ｖｒｅｆ１を発生する第１の基準電源Ｖ１と、第１の基準電圧Ｖｒｅｆよりも低電圧の第２の基準電圧Ｖｒｅｆ２を発生する第２の基準電源Ｖ２と、コンデンサ電圧が基準電圧Ｖｒｅｆとなるようプラス極側がコンパレータ１の非反転入力端子に接続されているコンデンサＣ１と、第１の基準電圧Ｖｒｅｆ１とコンデンサＣ１のプラス極側との間に接続された抵抗Ｒ１と、第２の基準電圧Ｖｒｅｆ２とコンデンサＣ１のプラス側との間に接続された主スイッチ手段ＳＷ１とを有している。コンデンサＣ１のマイナス極側は第１及び第２の基準電源Ｖ１，Ｖ２のマイナス側とともにＶＣＣ（ＧＮＤ）電位となっている。

この結果、スイッチング素子ＳＷがオン状態のときの基準電圧Ｖｒｅｆはこのときのコンデンサ電圧である第２の基準電圧Ｖｒｅｆ２となっている。かかる状態でスイッチ手段ＳＷ１がオフ状態になるとコンデンサＣ１には抵抗Ｒ１を介して第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２との電位差に基づく電流が流れ込む。この結果、コンデンサ電圧で規定される基準電圧Ｖｒｅｆは抵抗Ｒ１の抵抗値とコンデンサＣ１の容量と時定数で規定される値で第２の基準電圧Ｖｒｅｆ２から第１の基準電圧Ｖｒｅｆ１に向けて漸増される。かかる電圧上昇に際し第１の基準電圧Ｖｒｅｆ１が基準電圧Ｖｒｅｆの上限となる。すなわち、基準電圧Ｖｒｅｆの振幅は、第２の基準電圧Ｖｒｅｆ２と第１の基準電圧Ｖｒｅｆ１との間で抵抗Ｒ１の抵抗値及びコンデンサＣ１の容量に基づく時定数で一意に規定される。ここで、第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２との差は、例えば５ｍＶ〜２０ｍＶ程度が好適である。

かくして、スイッチング素子ＳＷのドレインと環流用のダイオードＤとの間に接続されるコイルＬを介してコンデンサＣＬで平滑化された所定の直流電圧である出力電圧ＶＯＵＴが得られる。

かかるスイッチング電源回路において、フリップフロップ回路２の出力端子Ｑ_Ｂからバッファ回路４を介してスイッチング素子ＳＷに供給されるスイッチング信号Ｓ２がＬレベルのときはスイッチング素子ＳＷがオン状態となるため、コイルＬを流れるコイル電流ＩＬｘは徐々に増加する。

かかる状態でオンタイム発生回路３で規定されるオンタイムが経過した場合、オンタイム発生回路３から出力されるオンタイム信号Ｓ３によりフリップフロップ回路２がリセットされる。この結果、出力端子Ｑ_Ｂからバッファ回路４を介してスイッチング素子ＳＷに供給されるスイッチング信号Ｓ２がＨレベルとなって、スイッチング素子ＳＷがオフ状態となる。この結果、コイル電流ＩＬｘはダイオードＤを介して環流しつつ徐々に減少する。

ここで、本形態における基準電圧生成回路１０のスイッチ手段ＳＷ１はスイッチング素子ＳＷと同期してスイッチング素子ＳＷと同様のオン・オフ状態に制御される。かかる制御を実現するためには、例えばスイッチ手段ＳＷ１をスイッチング素子ＳＷと同様のＰチャンネルのＭＯＳＦＥＴで構成し、このＰチャンネルのＭＯＳＦＥＴをスイッチング素子ＳＷと同様に、フリップフロップ回路２の出力端子Ｑ_Ｂから出力されるスイッチング信号Ｓ２で制御するように構成すれば良い。スイッチ手段ＳＷ１をスイッチング素子ＳＷのオン・オフ状態と逆位相でオフ・オン状態とすることができるからである。

かかる本形態のスイッチング電源回路における連続モード時の各部の信号波形を図２に示す。同図（ａ）に示すスイッチング信号Ｓ２がＬ状態の期間では、スイッチング素子ＳＷ及びスイッチ手段ＳＷ１がオン状態となり、Ｈ状態の期間ではスイッチング素子ＳＷ及びスイッチ手段ＳＷ１がオフ状態となる。この結果、図２（ｃ）に示すコイル電流ＩＬｘはスイッチング素子ＳＷのオン期間で漸増するとともにオフ期間で漸減する電流となる。

ここで、スイッチング素子ＳＷのオン・オフは、図２（ｂ）に示すフィードバック電圧ＦＢと基準電圧Ｖｒｅｆとの大小関係で規定される。すなわち、フィードバック電圧ＦＢが基準電圧Ｖｒｅｆに対し所定の閾値を超えて低下したときスイッチング信号Ｓ２がＬレベルとなることにより、スイッチング素子ＳＷ及びスイッチ手段ＳＷ１がオン状態となる。この結果、コイル電流ＩＬｘは漸増し、この状態がフリップフロップ回路２のリセット信号となるオンタイム信号Ｓ３の出力時点迄、すなわちオンタイム時間が経過する時点迄継続される。

オンタイムが経過し、スイッチング素子ＳＷ及びスイッチ手段ＳＷ１がオフ状態となることにより、基準電圧Ｖｒｅｆは抵抗Ｒ１の抵抗値とコンデンサＣ１の容量と時定数で規定される値で第２の基準電圧Ｖｒｅｆ２から第１の基準電圧Ｖｒｅｆ１に向けて図２（ｂ）に示すような波形で漸増される。一方、この期間において、コイル電流ＩＬｘは漸減される。この結果、出力電圧ＶＯＵＴのリップル成分が小さくフィードバック電圧ＦＢの変動幅が小さい場合でも、これらが充分大きな状態と等価な状態を作りだすことができる。

このことにより、例えＥＳＲが低い平滑コンデンサＣＬを用いることにより出力電圧ＶＯＵＴのリップル成分が小さくなった場合や、スイッチング周波数が高くなることにより出力電圧ＶＯＵＴのリップル成分のスルーレートが相対的に小さくなった場合でも安定に所定のスイッチング動作を行わせることができる。

ここで、図３に示すような非連続モード時には、同図（ａ）に示すようなスイッチング素子ＳＷ及びスイッチ手段ＳＷ１のオン・オフ動作に伴いコイル電流ＩＬｘが零になる期間が発生する。この場合でも基本的な制御の態様は、図２に示す場合と同様であるが、スイッチング素子ＳＷがオフ期間は基準電圧Ｖｒｅｆが漸増し続けるのでそのままでは出力電圧ＶＯＵＴが異常に上昇してしまう事態が懸念される。これに対し本形態では、基準電圧Ｖｒｅｆの上限が第１の基準電圧Ｖｒｅｆ１で規定されるように構成しているので、基準電圧Ｖｒｅｆが第１の基準電圧Ｖｒｅｆ１に達した時点で上昇が停止され，以降は第１の基準電圧Ｖｒｅｆ１となる。図３（ｂ）において期間Ｔが基準電圧Ｖｒｅｆ＝第１の基準電圧Ｖｒｅｆ１の期間である。この結果、コイル電流ＩＬｘが非連続時においても出力電圧ＶＯＵＴが異常に大きくなることはなく、所定範囲に調整された直流電圧を安定して供給することができる。

図４（ａ）は実際のコイル電流ＩＬｘとこれに伴う出力電流ＩＯＵＴとを示す波形図、図４（ｂ）はコイル電流ＩＬｘ及び出力電流ＩＯＵＴに対応させたフィードバック電圧ＦＢ、基準電圧Ｖｒｅｆ、第１の基準電圧Ｖｒｅｆ１、第２の基準電圧Ｖｒｅｆ２を示す波形図である。同図中、Ｔ１が非連続モード期間、Ｔ２が過渡期間、Ｔ３が連続モード期間をそれぞれ示している。

同図を参照すれば、何れのモードにおいても出力電圧のリップル成分が充分大きな状態と等価な状態を作り出して所定のスイッチング制御が行われ、しかも出力電圧の異常上昇を防止すべく基準電圧Ｖｒｅｆは第１の基準電圧Ｖｒｅｆ１を上限とする制御が行われていることが分かる。

なお、本発明において、スイッチ手段ＳＷ１は必ずしもスイッチング素子ＳＷのオフ期間の開始時点からオフ状態が開始されるように制御する必要はない。スイッチング素子ＳＷがオフ状態となっている期間、すなわちコイル電流ＩＬｘが漸減される期間において少なくともオフ状態となって基準電圧Ｖｒｅｆが漸増されるように制御されれば良い。したがって、スイッチング素子ＳＷがオン状態である期間からスイッチ手段ＳＷ１のオフ期間が開始されても構わない。ただし、この場合でも、スイッチング素子ＳＷのオフ期間においては基準電圧Ｖｒｅｆが漸増されるような制御を行う必要がある。

図５は、上述の如きスイッチ手段ＳＷ１のスイッチング制御を行う他の実施の形態に係る連続モード時における図１の各部の信号波形を示す波形図である。本形態においてもスイッチング素子ＳＷは、図２（ａ）に示すスイッチング信号Ｓ２でオン・オフが制御される。すなわち、図５（ａ）に示すスイッチング信号Ｓ２及び図５（ｃ）に示すコイル電流ＩＬｘは図２（ａ）に示すスイッチング信号Ｓ２及び図２（ｃ）に示すコイル電流ＩＬｘと同様の波形である。

一方、図５（ｄ）に示すように、本形態ではスイッチ手段ＳＷ１をオン・オフするスイッチング信号Ｓ２´が、同図（ａ）に示すスイッチング信号Ｓ２がＬ状態（スイッチング素子ＳＷがオン状態）の開始時点に立下がってＬ状態となりスイッチング信号Ｓ２がＬ状態である期間内の一定時間の経過後に立上がってＨ状態となる。したがって、スイッチング信号Ｓ２´で制御されるスイッチ手段ＳＷ１はスイッチング素子ＳＷのオン期間の途中からオフ状態が開始されるとともにスイッチング素子ＳＷがオフ状態となっている期間、すなわちコイル電流ＩＬｘが漸減される期間においては継続してオフ状態となっている。

この結果、図５（ｂ）に示すように、スイッチング素子ＳＷのオン期間の途中からオフ状態が開始されるとともに基準電圧Ｖｒｅｆが漸増されるように制御される。

図６は、図５と同様にスイッチ手段ＳＷ１のスイッチング制御を行う他の実施の形態に係る非連続モード時における図１の各部の信号波形を示す波形図である。本形態においてもスイッチング素子ＳＷは、図３（ａ）に示すスイッチング信号Ｓ２でオン・オフが制御される。すなわち、図６（ａ）に示すスイッチング信号Ｓ２及び図６（ｃ）に示すコイル電流ＩＬｘは図３（ａ）に示すスイッチング信号Ｓ２及び図３（ｃ）に示すコイル電流ＩＬｘと同様の波形である。

一方、図６（ｄ）に示すように、本形態ではスイッチ手段ＳＷ１をオン・オフするスイッチング信号Ｓ２´が、同図（ａ）に示すスイッチング信号Ｓ２がＬ状態（スイッチング素子ＳＷがオン状態）の開始時点に立下がってＬ状態となりスイッチング信号Ｓ２がＬ状態である期間内の一定時間の経過後に立上がってＨ状態となる。したがって、基本的なスイッチング制御の態様は図５に示す場合と同様である。

ただ、本図に示す場合は、スイッチング素子ＳＷのオフ期間において漸増し続ける基準電圧Ｖｒｅｆの上限を第１の基準電圧Ｖｒｅｆ１で規定することにより、基準電圧Ｖｒｅｆが第１の基準電圧Ｖｒｅｆ１に達した時点で上昇を停止させ、以降は第１の基準電圧Ｖｒｅｆ１として維持されるように制御している。図６（ｂ）において期間Ｔが基準電圧Ｖｒｅｆ＝第１の基準電圧Ｖｒｅｆ１の期間である。この結果、非連続モード時においても、図３に示す場合と同様に、出力電圧ＶＯＵＴが異常に大きくなることはなく、所定範囲に調整された直流電圧を安定して供給することができる。

なお、図２に示す場合の如く、スイッチング素子ＳＷとスイッチ手段ＳＷ１とのオン・オフ制御を同期させて行う場合には、スイッチング素子ＳＷのオン・オフ制御に用いるスイッチング信号Ｓ２をそのままスイッチ手段ＳＷ１のスイッチング信号Ｓ２としても用いることができる等、所定のスイッチング制御を簡易且つ適切に行うことができるという効果はある。

また、スイッチング電源回路は、上記実施の形態の如くスイッチング素子ＳＷのオフ期間のコイル電流ＩＬｘをダイオードＤを介して環流させる方式のものに限定するものでもない。スイッチング素子ＳＷを主スイッチング素子としてこれとともに従スイッチング素子を有し、これらを交互にオン・オフさせて所定の出力電圧ＶＯＵＴに調整する同期整流方式のものでも構わない。

本発明は半導体機器の各種電源回路を製造・販売する産業分野において有効に利用し得る。

１コンパレータ
２フリップフロップ回路
３オンタイム発生回路
４バッファ回路
１０基準電圧生成回路
ＳＷスイッチング素子
ＳＷ１スイッチ手段
Ｓ１セット信号
Ｓ２スイッチング信号
Ｓ３オンタイム信号

Claims

スイッチング素子と環流用の素子とを有し、少なくとも前記スイッチング素子をオン・オフさせて直流の入力電圧を直流の出力電圧に変換するスイッチング電源回路において、基準電圧生成回路の出力信号である基準電圧と前記出力電圧に基づくフィードバック電圧とを比較して両者の差が所定の閾値を超えたときセット信号を出力するコンパレータと、
前記スイッチング素子がオンとなる期間を規定するパルス信号であるオンタイム信号を発生するオンタイム発生回路と、
前記セット信号によりセットされて前記スイッチング素子をオン又はオフ状態とする一方、前記オンタイム信号によりリセットされて前記スイッチング素子をオフ又はオン状態とするフリップフロップ回路とを具備するとともに、
前記基準電圧生成回路は、第１の基準電圧を発生する第１の基準電源と、前記第１の基準電圧よりも低電圧の第２の基準電圧を発生する第２の基準電源と、コンデンサ電圧が前記基準電圧となるよう一方の極側が前記コンパレータの一方の入力端子に接続されているコンデンサと、前記第１の基準電圧と前記コンデンサの一方の極側との間に接続された抵抗と、前記第２の基準電圧と前記コンデンサの一方の極側との間に接続されたスイッチ手段とを有し、少なくとも前記スイッチング素子のオフ期間においては前記スイッチ手段がオフ状態にされて前記基準電圧が漸増するように制御されることを特徴とするスイッチング電源回路。
請求項１に記載するスイッチング電源回路において、
前記スイッチ手段は、前記スイッチング素子のオン・オフに同期してオン・オフ制御されることを特徴とするスイッチング電源回路。
請求項１に記載するスイッチング電源回路において、
前記スイッチ手段は、前記スイッチング素子がオンと同時にオンし一定期間後にオフするように制御されることを特徴とするスイッチング電源回路。
請求項１乃至請求項３の何れか一つに記載するスイッチング電源回路において、
前記スイッチング素子とともに、前記スイッチング素子がオフ状態のときに電流を流すための前記環流用の素子としてダイオードを有することを特徴とするスイッチング電源回路。
請求項１乃至請求項３の何れか一つに記載するスイッチング電源回路において、
前記スイッチング素子である主スイッチング素子とともに、前記環流用の素子である従スイッチング素子を有し、前記フリップフロップ回路の出力で前記主スイッチング素子と前記従スイッチング素子とを交互にオン・オフさせる同期整流方式でスイッチング制御を行うように構成したことを特徴とするスイッチング電源回路。