TWI503642B - 包含增強斜坡脈衝調變的電源控制電路 - Google Patents

Description

包含增強斜坡脈衝調變的電源控制電路

本公開總體涉及電源控制電路，並且更特別地但非限制地涉及包含斜坡脈衝調變的電源控制電路。

兩種類型的電源控制電路為固定導通時間(COT)電路和斜坡脈衝調變(RPM)電路。COT電路不使用時鐘以相對固定的頻率工作。通常，COT電路控制開關以使其導通時間與輸入電壓反向地變化。當回饋電壓降落到基準電壓以下時，COT電路初始化導通時間段。開關在程式導通時間內保持導通，使得回饋電壓上升到基準電壓以上。在導通時間段之後，開關保持關斷直到回饋電壓降落到基準電壓以下。

RPM電路使用斜坡信號，諸如三角形或鋸齒形波形，將所述斜坡信號與誤差信號進行比較。比較的結果在輸出信號內控制脈衝的脈衝寬度，形成了用於控制閘驅動器的占空信號。下面參照圖1描述這種RPM電路的實施例。

儘管與COT電路相比RPM電路通常在負載降壓暫態事件期間提供更加精確的輸出調節和較小的過沖，但是由於誤差放大器的輸出信號的脈動和擾動使得導通時間變化，所以常規的RPM電路經受大的開關頻率的變化。而且，在穩態工作時，頻率和脈衝寬度存在抖動。這種抖動可引入電源變化，這能夠影響相關電路的性能。

在下面的說明中，在不同的附圖中使用相同的附圖標記表示相似或相同的項。

下面參照圖3和圖5-圖7說明控制電路的實施方案，所述控制電路提供了具有減少開關頻率變化和減少抖動的增強斜坡脈衝調變(RPM)。在實施方案中，控制電路使用限定誤差信號的正常工作窗的兩個電壓閾值，並且根據誤差信號相對於兩個閾值的值利用斜坡信號以及閾值信號和誤差信號中的一個來調節PWM脈衝的導通時間。當誤差信號停留在正常工作窗中時，PWM脈衝的導通時間是由閾值信號和斜坡信號確定的。當誤差信號超出正常工作窗時，PWM脈衝的導通時間是由誤差信號和斜坡信號確定的。在詳細地討論上述實施方案之前，下文中參照圖1和圖2說明使用RPM技術的常規電源控制系統。

圖1為常規電源控制系統100的代表性實施例的圖。電源控制系統100包含第一電源端子102(Vin)和第二電源端子104(GND)。第一電源端子102將電源傳遞給電源控制電路105，電源控制電路105與附加元件結合形成配置為將電力傳遞給負載電路114的降壓變換器。電源控制系統100包含電晶體106，電晶體106具有與第一電源端子102連接的第一電流電極、與電源控制電路105的控制電極連接以及與電感器112和二極體108的陰極連接的第二電流電極。電感器112包含與輸出端子110連接的第二端子，輸出端子110與負載電路114連接。二極體108包含與第二電源端子104連接的陽極。在可選實施方案中，二極體108可由作為同步整流器工作的金屬氧化物半導體場效應電晶體(MOSFET)替代。

電源控制系統100進一步包含濾波電容器116，濾波電容器116包含與輸出端子110連接的第一電極和與第二電源端子104連接的第二電極。橫過電容器116的電位表示輸出電壓，輸出電壓被提供給負載114。

電源控制電路105包含比較器120和130、AND閘124、PWM鎖存器126、最小關斷時間電路122(Toff_min)、驅動器電路128、誤差放大器134、斜坡產生器132和閾值產生器140。斜坡產生器包含與第一電源端子102連接的第一端子、與比較器130的正輸入連接的第二端子以及與閾值產生器140連接的第三端子。斜坡產生器132包含配置為產生斜坡電流(I_RAMP )的電流源148。電流源148與電晶體152連接的第一電流電極，第一電流電極具有與最小關斷時間電路122的第一端子連接的控制電極和與閾值產生器140連接的第二電流電極。斜坡產生器132進一步包含電容器150，電容器150包含與電晶體152的第一電流電極和比較器130的正輸入連接的第一電極並且包含與電晶體152的第二電流電極連接的第二電極。

閾值產生器140包含放大器144，放大器144具有與用於接收作為回饋電壓(FB)的輸出電壓(Vo)的輸出端子110連接的輸入和用於產生縮放版的輸出電壓(Vo)的輸出。閾值產生器140包含總和節點146，總和節點146包含與電晶體152的第二電流電極和偏移電壓142連接的第一輸入和與放大器144的輸出連接的第二輸入。總和節點146包含與比較器120的負輸入連接的輸出端子。總和節點146回應於接收到來自偏移電壓142的信號且回應於接收來自放大器144的縮放版的輸出電壓(Vo)而產生閾值信號166，閾值信號166在穩態下通常為DC電壓。

比較器120包含與誤差放大器134的輸出連接的正輸入。比較器130包含與誤差放大器134的輸出連接的負輸入。誤差放大器134包含與輸出端子110連接以接收回饋信號(FB)的負輸入並且包含與電壓基準136連接以接收基準電壓(Vref)的正輸入。誤差放大器134回應於回饋信號和基準電壓而產生誤差信號164並且將誤差信號164提供給比較器120的正輸入和比較器130的負輸入。

比較器130包含與PWM鎖存器126的復位輸入連接的輸出。比較器120包含與AND閘124的第一輸入連接的輸出，AND閘124包含與最小關斷時間電路122(Toff_min)的輸出連接的第二輸入。AND閘124進一步包含與PWM鎖存器126的置位輸入連接的輸出。

PWM鎖存器126包含與驅動器電路128的輸入連接的Q輸出，驅動器電路128具有與電晶體106的控制電極連接的輸出。PWM鎖存器126進一步包含與電晶體152的控制電極和最小關斷時間電路122(Toff_min)的第一端子連接的反相Q輸出。最小關斷時間電路122提供關斷時間信號，所述關斷時間信號控制導通時間，所述導通時間用於施加來自比較器120的比較器輸出信號以確保各導通時間之後在將比較器輸出信號提供給PWM鎖存器126之前的最小關斷時間(S)。儘管PWM鎖存器126描述為置位/復位鎖存器，可以使用諸如觸發器、時鐘緩衝電路或其他時序邏輯器件的其他類型的邏輯器件。在圖示的實施例中，PWM鎖存器126具有與AND閘124的輸出連接的第一鎖存器輸入、與比較器130的輸出連接的第二鎖存器輸入和用於提供PWM輸出信號162的與驅動器電路128連接的輸出。

在工作時，當誤差信號164橫過或超過閾值信號166時，比較器120產生比較器輸出信號。當最小關斷時間電路122將邏輯「一」值或「邏輯高」值提供給AND閘124時，來自比較器120的比較器輸出信號控制AND閘124的輸出以產生邏輯信號，邏輯信號施加到PWM鎖存器126的置位元輸入以開始PWM信號162內的邊沿變換。誤差放大器134監測輸出回饋電壓(FB)和電壓基準(Vref)之間的差，並且提供誤差信號164。一旦誤差信號164橫過閾值信號166，處於PWM鎖存器126的置位輸入處的PWM置位元信號變得有效。當來自最小關斷時間電路122的輸出信號處於邏輯高電平時，比較器120的比較器輸出控制PWM輸出信號162內的上升邊沿變換的時序。

當斜坡信號160橫過誤差信號164時，PWM鎖存器126重定，控制PWM輸出信號162內下降邊沿變換的脈衝寬度或時序。因此，在電源控制電路105內，斜坡信號160和誤差信號164的相對值確定PWM鎖存器126的復位時序。誤差信號164、閾值信號166和最小關斷時間的相對值確定PWM鎖存器126的置位輸入處的值。下文中參照圖2說明圖1的斜坡信號160、PWM輸出信號162、誤差信號164和閾值信號166的代表性實施例。

圖2是由圖1的電源控制系統100的部分產生的電壓信號的實施例的時序圖200。在時序圖200中，垂直軸表示以伏特為單位的電壓，並且水準軸表示以秒為單位的時間。時序圖200包含斜坡信號160、PWM輸出信號162、誤差信號164和閾值信號166。在圖示的實施例中，PWM輸出信號162的PWM脈衝的上升邊沿變換對應於誤差信號164橫過閾值信號166的時間(例如，t0和t2)。PWM輸出信號162的PWM脈衝的下降邊沿變換對應於斜坡信號160達到誤差信號164的電平的時間(例如，t1)。

儘管圖1中的常規電源控制電路105利用誤差信號164來控制PWM輸出信號162內脈衝的開關頻率和導通時間，這種配置可易於受到工作條件變化的影響。特別地，輸入電壓電平、輸出電壓電平和負載特性的變化、系統參數(諸如電感、輸出電容、輸出電容器的有效串聯電阻、補償網路的參數等)的變化和雜訊可影響工作條件，改變了誤差信號164中的脈動並且因此改變了邊沿變換的時序。特別地，誤差信號164中的這些擾動引起導通時間的變化和電晶體106的開關頻率的變化。在穩態工作時，PWM輸出信號162內的抖動存在於PWM輸出信號162的頻率和脈衝寬度。下文參照圖3說明配置為自適應地調節PWM信號的導通時間的電路的實施例，該電路用於減小正常工作期間開關頻率和抖動的變化。

圖3為具有增強斜坡脈衝調變的電源控制系統300的實施方案的圖。電源控制系統300包含電源控制電路305，電源控制電路305包含與上文參照圖1說明的電路完全相同的電路。電源控制器305進一步包含在比較器130的負輸入前方的控制電路以將誤差信號164和閾值信號166中的一個選擇性地提供給負輸入。

電源控制器305包含比較器302和306、第一偏移電壓304、第二偏移電壓308、OR閘310、反相器318和電晶體320和322。比較器302包含與誤差放大器134的輸出連接以接收誤差信號164的正輸入。比較器302進一步包含與第一偏移電壓304連接的負輸入，第一偏移電壓304從閾值信號166偏移以產生高閾值312。在該配置中，比較器302將誤差信號164與高閾值312進行比較並且當誤差信號164超過高閾值312時在其輸出處產生邏輯高值。

比較器306包含與誤差放大器134的輸出連接以接收誤差信號164的負輸入。比較器306進一步包含與第二偏移電壓308連接的正輸入，第二偏移電壓308從閾值信號166偏移以產生低閾值316。在該配置中，比較器306將誤差信號164與低閾值316進行比較並且當誤差信號164下降到低閾值316以下時在其輸出處產生邏輯高值。因此，高閾值312和低閾值316限定工作窗，並且當誤差信號164在工作窗之外時將邏輯高值提供給OR閘310的輸入中的一個。

OR閘310包含與比較器302的輸出連接的第一輸入、與比較器306的輸出連接的第二輸入和與電晶體322的控制電極連接的輸出。電晶體322包含與誤差放大器134的輸出連接的第一電流電極和與比較器130的負輸入連接的第二電流電極。反相器318包含與OR閘310的輸出連接的輸入並且包含與電晶體320的控制電極連接的輸出。電晶體320包含與總和節點146和比較器120的負輸入連接以用於接收閾值信號166的第一電流電極和與電晶體322的第二電流電極和比較器130的負輸入連接的第二電流電極。

在工作時，高閾值312和低閾值316為誤差信號164提供工作窗。當誤差信號164在工作窗之內時，比較器302和306的輸出低，並且OR閘310的輸出低。因此，OR閘310將邏輯低提供給電晶體322的控制電極，使控制電極關斷。反相器318將輸出信號反相，使電晶體320導通以將閾值信號166與比較器130的負輸入連接作為所選信號324。在該情況下，PWM輸出信號162的導通時間由斜坡信號160和閾值信號166設定。換言之，當斜坡信號超過閾值信號166而不是誤差信號164(如圖1中)時，位於PWM鎖存器126的重定輸入處的信號變得有效。

如果誤差信號164變化以使其落在工作窗之外，諸如在暫態事件期間，比較器302和306中的一個將產生邏輯高輸出信號。在該情況下，OR閘310將產生邏輯高控制信號，邏輯高控制信號將使電晶體322導通以將誤差信號164提供給比較器130的負輸入作為所選信號324。此外，OR閘310的輸出處的邏輯高控制信號被反相器318反相以使電晶體320關斷。因此，當誤差信號在工作窗之外時，電源控制器305基於斜坡信號160和誤差信號164來控制脈衝(導通時間)的寬度。由於脈衝短褲的控制根據誤差信號164相對於高閾值312和低閾值316的值而變化，電源控制器305作為自適應RPM控制器工作。

與圖1的電源控制電路105相比，電源控制器305提供改進的過線輸出調節以及負載變化和良好的暫態回應。另外，在穩態工作時減少了頻率變化和抖動。此外，電源控制器305較不易於受到工作條件、系統參數變化和雜訊的變化的影響。下面參照圖4說明由電源控制器305的部分產生的電壓信號的實施例。

圖4為由圖3的電源控制系統產生的電壓信號的實施例的時序圖400。在時序圖400中，垂直軸表示伏特，並且水準軸表示時間。時序圖400包含閾值信號166，閾值信號166在穩態時為DC電壓。時序圖400還包含高閾值312和低閾值316，高閾值312和低閾值316分別通過第一偏移電壓304和第二偏移電壓308從閾值信號166偏移。當誤差信號164落在由高閾值312和低閾值316限定的工作窗之內時，所選信號324等於閾值信號166。在該情況下，誤差信號164橫過閾值信號166的時序確定了PWM輸出信號162的上升邊沿變換的時序(例如，t0、t2和t4)，並且當斜坡信號160等於閾值信號166時，確定下降邊沿變換的時序(例如，t1)。

當誤差信號164橫過高閾值(通常表示為402)或低閾值(通常表示為404)時，所選信號324等於誤差信號164。例如，如果在時間t3處接收到負載升壓變換，則誤差信號164迅速升高，在時間t4處橫過閾值信號，產生PWM輸出信號162的上升邊沿變換。在時間t5處，誤差信號164橫過高閾值，並且所選信號324從閾值信號166電平切換到誤差信號164，以使PWM輸出信號162的脈衝的導通時間增加且有助於輸出電壓(Vo)迅速升高到調節後水準。

在另一個實施例中，當接收到負載降壓變換時，諸如在脈衝在PWM輸出信號162內開始之後的時間t9處，誤差信號164暫態下降並且在時間t10處降落到低閾值316以下。在該情況下，所選信號324從閾值信號166切換以跟蹤誤差信號164。通過從閾值信號166切換到誤差信號164，PWM輸出信號162內的脈衝被關斷以減少輸出電壓(Vo)的過沖。在誤差信號164升高到高閾值312和低閾值316之間的工作窗之內的電平的時間t11處，所選信號324切回到閾值信號166。因此，電源控制器305作為自適應導通時間控制器工作。

儘管圖3和圖4分別描述了電源控制系統300和由電路產生的信號的時序圖400，可以利用其他的電路佈置獲得相似的結果。下面參照圖5說明電源控制器的另一實施方案的實施例。

圖5為具有增強斜坡脈衝調變的電源控制器505的部分的第二實施方案的圖500。電源控制器505包含與圖3的電源控制器305相同的元件，第一偏移電壓和第二偏移電壓308稍有變化，並且具有兩個附加元件：電阻器502和電容器504。與高閾值312和低閾值316從閾值信號166偏移的電源控制器305不同，電源控制器505基於從誤差信號164的平均值偏移的第一偏移電壓304和第二偏移電壓308來產生高閾值512和低閾值516。

電源控制器505包含電阻器502，電阻器502包含與誤差放大器134的輸出連接的第一端子和與第二偏移電壓308(Vos2)耦合的第二端子。此外，電源控制器505包含電容器504，所述電容器504包含接地的第一電極和與第一偏移電壓304和第二偏移電壓308連接的第二電極。在該情況下，電容器504對誤差信號164進行濾波以產生平均值。因此，高閾值512等於誤差信號164的平均值加上第一偏移電壓304(Vos1)，並且低閾值電平516等於誤差信號164的平均值減去第二偏移電壓308(Vos2)。

在工作時，當誤差信號164超過或降落到由高閾值512和低閾值516限定的工作窗以下時，比較器302或306中的一個在OR閘310的輸入處產生邏輯高信號，OR閘310控制電晶體322的閘以將誤差信號164提供給比較器130的負輸入作為所選信號324。否則，如果誤差信號164在工作窗之內，則OR閘310的輸出處於邏輯低電平，關斷電晶體322並且導通電晶體320以將閾值信號166提供給比較器130的負輸入。因此，當誤差信號164在工作窗之外時，誤差信號164和斜坡信號160確定脈衝寬度。否則，閾值信號166和斜坡信號160確定脈衝寬度。

儘管上述實施例使用誤差信號164的平均值來產生限定工作窗的高閾值512和低閾值516，還可以使用其他配置。下面參照圖6說明提供這種工作窗的另一電路的實施例。

圖6為具有增強斜坡脈衝調變的電源控制器605的部分的第三實施方案的圖600。電源控制器605包含許多與圖3描述的電源控制系統300相同的元件，除了省略比較器302和第一偏移電壓304以及OR閘310配置不同之外。

電源控制器305包含比較器306，比較器306在負輸入處接收誤差信號164且在正輸入處接收低閾值316。比較器306將得到的輸出提供給OR閘310的輸入。OR閘310的另一輸入與比較器120的輸出連接。比較器120在正輸入處接收誤差信號164且在比較器120的負輸入處接收閾值信號166(所述閾值信號166處理為高閾值612)。當誤差信號164超過閾值信號166時，比較器120在其輸出處產生邏輯高值。當誤差信號164降落到低閾值316以下時，比較器306在其輸出處產生邏輯高值。

在工作時，閾值信號166用作高閾值612。當誤差信號164在低閾值316和高閾值612之間的工作窗之內時，所選信號324跟蹤閾值信號166。當誤差信號164降落到低閾值316以下或者上升到高閾值612以上時，所選信號324跟蹤誤差信號164。

儘管上述實施方案在圖3、圖5和圖6中描述了電源控制器305、505和605的電壓模式的實施方案，還可以是電流模式的實施方案。下面參照圖7說明在電流模式實現的多個可行實施例中的一個可行實施例。

圖7為具有增強斜坡脈衝調變的電源控制器705的部分的第四實施方案的圖700。在該實施方案中，電源控制器705與圖6中的電源控制器605相同，添加了放大器702。圖700包含連接到電感器112和負載電路114之間的感應電阻器704。放大器702包含與電阻器704的第一端子連接的第一輸入和與電阻器704的第二端子連接以確定感應電壓的第二輸入。放大器702將感應電壓提供給偏移電壓142，偏移電壓142提供給總和節點146以產生閾值信號166。

包含電流感應放大器702的內環、閾值產生器140和斜坡產生器132簡化了補償設計，尤其是對於具有陶瓷輸出電容器的應用。在工作時，由於閾值信號166具有與斜坡信號160相同的偏壓，負載電流對導通時間沒有影響。與峰值電流模式控制相比，電源控制器705在真實電流模式下工作，並且因此不存在分諧波問題。

與圖3和圖5-圖7中描述的電路以及圖4中描述的時序圖相結合，說明瞭電源控制器，所述電源控制器包含配置為提供PWM輸出信號的鎖存器。電源控制器包含第一比較器，所述第一比較器包含與PWM鎖存器的第一輸入耦合的輸出且回應於誤差信號和閾值信號而開始PWM脈衝。PWM控制器包含與PWM鎖存器的第二輸入耦合的第二比較器。所述第二比較器將斜坡信號與誤差信號和閾值信號中的一所選者進行比較以產生邏輯信號，所述邏輯信號提供給第二輸入。PWM控制器包含控制電路，所述控制電路配置為將誤差信號和閾值信號中的一個選擇性地提供給第二比較器。在實施方案中，控制器基於誤差信號和由高閾值和低閾值限定的工作窗之間的比較將誤差信號或閾值信號選擇性地提供給第二比較器。

在一個方案中，電源控制電路包含鎖存器和控制器。所述鎖存器包含用於接收第一邏輯信號的第一鎖存器輸入、用於接收第二邏輯信號的第二鎖存器輸入，以及用於提供輸出信號的鎖存器輸出。控制器與第一鎖存器輸入和第二鎖存器輸入耦合且配置為基於誤差信號和閾值信號產生第一邏輯信號並且回應於關斷時間信號而控制輸出信號中脈衝的時序。控制器進一步配置為選擇誤差信號和閾值信號中的一個並且基於斜坡信號以及誤差信號和閾值信號中的一個來產生第二邏輯信號從而控制脈衝的寬度。

在一個特定方案中，控制器進一步包含用於回應於接收到誤差信號和閾值信號而產生第一比較器輸出信號的第一比較器和配置為產生限定輸出信號的脈衝之間的關斷時間的關斷時間信號的定時電路。控制器進一步包含AND控制電極，所述AND控制電極包含用於接收第一比較器輸出信號的第一輸入和用於接收關斷時間信號的第二輸入。AND控制電極包含與第一鎖存器輸入耦合用於提供第一邏輯信號的輸出。在另一特定方案中，控制器進一步包含第二比較器，所述第二比較器包含用於接收斜坡信號的第一輸入和用於接收誤差信號和閾值信號中的一個的第二輸入。所述第二比較器包含與第二鎖存器輸入耦合用於提供第二邏輯信號的輸出。在又一特定方案中，控制器進一步包含第一電晶體、第二電晶體、反相器和OR閘。第一電晶體具有用於接收誤差信號的第一電流電極、控制電極和與第二比較器的第二輸入耦合的第二電流電極。第二電晶體包含用於接收閾值信號的第一電流電極、控制電極和與第二比較器的第二輸入耦合的第二電流電極。反相器具有與第一電晶體的控制電極耦合的第一端子和與第二電晶體的控制電極耦合的第二端子。OR閘包含：第一OR輸入，其用於接收第一信號，所述第一信號表示誤差信號和高閾值之間的第一比較的第一結果；第二OR輸入，其用於接收第二信號，所述第二信號表示誤差信號和低閾值之間的第二比較的第二結果；以及OR輸出，其與第一電晶體的控制電極耦合。在方案中，高閾值和低閾值與閾值信號成比例。在另一方案中，高閾值和低閾值與誤差信號成比例。在又一方案中，第一信號為第一比較器輸出。

在另一方案中，電源控制電路包含驅動器電路、鎖存器電路和控制電路。驅動器電路具有輸入以及可配置為與電晶體的控制電極耦合的輸出。鎖存器電路包含第一鎖存器輸入、第二鎖存器輸入和與驅動器電路的輸入耦合的鎖存器輸出。控制電路與第一鎖存器輸入和第二鎖存器輸入耦合。控制電路基於誤差信號與閾值信號的第一比較來將第一信號提供給第一鎖存器輸入，並且基於斜坡信號與誤差信號和閾值信號中的一所選者之間的第二比較來將第二信號提供給第二鎖存器輸入。

在特定方案中，當誤差信號在第一閾值和第二閾值之間的工作窗之內時，控制電路將斜坡信號和閾值信號進行比較。在另一特定方案中，當誤差信號不在工作窗之內時，控制電路將斜坡信號和誤差信號進行比較。在一些情況下，電源控制電路進一步包含閾值產生器，所述閾值產生器配置為接收輸出電壓並且回應於輸出電壓而產生閾值信號。在另一方案中，第一閾值和第二閾值與閾值信號成比例。在又一方案中，第一閾值和第二閾值與誤差信號成比例。在另一特定方案中，電源控制電路進一步包含誤差放大器，所述誤差放大器包含用於接收輸出電壓的第一輸入、用於接收基準電壓的第二輸入，以及用於回應於接收到輸出電壓和基準電壓而提供誤差信號。

在又一方案中，電源控制電路包含第一比較器、AND控制電極、第二比較器和鎖存器。第一比較器包含用於接收誤差信號的第一輸入、用於接收閾值信號的第二輸入和用於提供第一比較器輸出的輸出。AND控制電極包含用於接收定時信號的第一AND輸入、用於接收第一比較器輸出的第二AND輸入和用於提供第一邏輯信號的AND輸出。第二比較器包含用於接收斜坡信號的第一輸入、用於接收誤差信號和閾值信號中的一所選者的第二輸入和用於提供第二邏輯信號的輸出。鎖存器包含用於接收第一邏輯信號的第一鎖存器輸入、用於接收第二邏輯信號的第二鎖存器輸入和用於提供輸出信號的鎖存器輸出，所述輸出信號具有脈衝，所述脈衝具有由第一邏輯信號限定的變換邊沿和由第二邏輯信號限定的寬度。

在特定方案中，電源控制電路進一步包含關斷時間電路，所述關斷時間電路包含與鎖存器耦合的輸入和與第一AND輸入耦合以提供定時信號的輸出，所述定時信號限定輸出信號的脈衝之間的時間。在另一特定方案中，電源控制電路進一步包含控制器，所述控制器配置為基於誤差信號與由高閾值和低閾值限定的工作窗的比較來確定誤差信號和閾值信號中的一所選者。當誤差信號在工作窗之內時，控制器將閾值信號提供給第二比較器的第二輸入。當誤差信號在工作窗之外時，控制器將誤差信號提供給第二比較器的第二輸入。

在又一特定方案中，控制器包含：第三比較器，其回應於接收到誤差信號和高閾值而產生高閾值比較器輸出；以及第四比較器，其回應於接收到誤差信號和低閾值而產生低閾值比較器輸出。控制器進一步包含OR閘和開關。OR閘包含用於接收高閾值比較器輸出的第一OR輸入、用於接收低閾值比較器輸出的第二OR輸入和用以提供控制信號的OR輸出。所述開關回應於所述控制信號而將誤差信號和閾值信號中的一所選者提供給第二比較器的第二輸入。在另一特定方案中，高閾值和低閾值與閾值信號成比例。在又一特定方案中，高閾值和低閾值與誤差信號成比例。

儘管已經參照特定示例性實施方案說明瞭主旨，本領域技術人員將理解到，在不偏離本發明的範圍的情況下可以進行形式和細節上的改進。

100．．．電源控制系統

102．．．第一電源端子102(Vin)

104．．．第二電源端子104(GND)

105．．．電源控制電路

106．．．電晶體

108．．．二極體

110．．．輸出端子

112．．．電感器

114．．．負載電路

116．．．濾波電容器

120．．．比較器

122．．．最小關斷時間電路

124．．．AND閘

126．．．PWM鎖存器

128．．．驅動器電路

130．．．比較器

132．．．斜坡產生器

134．．．誤差放大器

136．．．電壓基準

140．．．閾值產生器

142．．．偏移電壓

144．．．放大器

146．．．總和節點

148．．．電流源

150．．．電容器

152．．．電晶體

160．．．斜坡信號

162．．．PWM輸出信號

164．．．誤差信號

166．．．閾值信號

200．．．時序圖

300．．．電源控制系統

302．．．比較器

304．．．第一偏移電壓

305．．．電源控制電路

306．．．比較器

308．．．第二偏移電壓

310．．．OR閘

312．．．高閾值

316．．．低閾值

318．．．反相器

320．．．電晶體

322．．．電晶體

324．．．所選信號

400．．．時序圖

402．．．誤差信號164橫過高閾值

404．．．誤差信號164橫過低閾值

500．．．具有增強斜坡脈衝調變的電源控制器505的部分的第二實施方案的圖

502．．．電阻器

504．．．電容器

505．．．電源控制器

512．．．高閾值

516．．．低閾值

600．．．具有增強斜坡脈衝調變的電源控制器605的部分的第三實施方案的圖

605．．．電源控制器

700．．．具有增強斜坡脈衝調變的電源控制器705的部分的第四實施方案的圖

702．．．放大器

704．．．感應電阻器

705．．．電源控制器

圖1為常規的電源控制系統的代表性實施例的圖。

圖2為由圖1的電源控制系統的部分生成的電壓信號的實施例的時序圖。

圖3為具有增強斜坡脈衝調變的電源控制系統的部分的實施方案的圖。

圖4為由圖3的電源控制系統的部分生成的電壓信號的實施例的時序圖。

圖5為具有增強斜坡脈衝調變的電源控制器的部分的第二實施方案的圖。

圖6為具有增強斜坡脈衝調變的電源控制器的部分的第三實施方案的圖。

圖7為具有增強斜坡脈衝調變的電源控制器的部分的第四實施方案的圖。

102．．．第一電源端子102(Vin)

104．．．第二電源端子104(GND)

106．．．電晶體

108．．．二極體

110．．．輸出端子

112．．．電感器

114．．．負載電路

116．．．濾波電容器

120．．．比較器

122．．．最小關斷時間電路

124．．．AND閘

126．．．PWM鎖存器

128．．．驅動器電路

130．．．比較器

132．．．斜坡產生器

134．．．誤差放大器

136．．．電壓基準

140．．．閾值產生器

142．．．偏移電壓

144．．．放大器

146．．．總和節點

148．．．電流源

150．．．電容器

152．．．電晶體

160．．．斜坡信號

162．．．PWM輸出信號

164．．．誤差信號

166．．．閾值信號

300．．．電源控制系統

302．．．比較器

304．．．第一偏移電壓

305．．．電源控制電路

306．．．比較器

308．．．第二偏移電壓

310．．．OR閘

312．．．高閾值

316．．．低閾值

318．．．反相器

320．．．電晶體

322．．．電晶體

324．．．所選信號

Claims (10)

1. 一種電源控制電路，包括：一鎖存器，其包含用於接收一第一邏輯信號之一第一鎖存器輸入、用於接收一第二邏輯信號之一第二鎖存器輸入和用於提供一輸出信號之一鎖存器輸出；以及一控制器，其與所述第一鎖存器輸入和所述第二鎖存器輸入耦合，所述控制器配置為基於一誤差信號和一閾值信號且回應於一關斷時間信號而產生所述第一邏輯信號，從而控制所述輸出信號中之一脈衝之時序，所述控制器進一步配置為選擇所述誤差信號和所述閾值信號中之一個且基於一斜坡信號以及所述誤差信號和所述閾值信號中之所述一個來產生所述第二邏輯信號，從而控制所述脈衝之一寬度。
2. 如請求項1之電源控制電路，其中所述控制器進一步包括：一第一比較器，其用於回應於接收到所述誤差信號和所述閾值信號而產生一第一比較器輸出信號；一定時電路，其配置為產生所述關斷時間信號，所述關斷時間信號限定所述輸出信號之脈衝之間的一關斷時間；以及一AND閘，其包含用於接收所述第一比較器輸出信號之一第一輸入和用於接收所述關斷時間信號之一第二輸入，所述AND閘包含與所述第一鎖存器輸入耦合以提供所述第一邏輯信號之一輸出。
3. 如請求項2之電源控制電路，其中所述控制器進一步包括一第二比較器，所述第二比較器包含用於接收所述斜坡信號之一第一輸入和用於接收所述誤差信號和所述閾值信號中之一個之一第二輸入，所述第二比較器包含與所述第二鎖存器輸入耦合以提供所述第二邏輯信號之一輸出。
4. 如請求項3之電源控制電路，其中所述控制器進一步包括：一第一電晶體，其包含用於接收所述誤差信號之一第一電流電極、一控制電極以及與所述第二比較器之所述第二輸入耦合之一第二電流電極；一第二電晶體，其包含用於接收所述閾值信號之一第一電流電極、一控制電極以及與所述第二比較器之所述第二輸入耦合之一第二電流電極；一反相器，其包含與所述第一電晶體之所述控制電極耦合之一第一端子和與所述第二電晶體之所述控制電極耦合之一第二端子；以及一OR閘，其包含用於接收表示所述誤差信號和一高閾值之間的一第一比較之一第一結果的一第一信號之一第一OR輸入、用於接收表示所述誤差信號和一低閾值之間的一第二比較之一第二結果的一第二信號之一第二OR輸入，以及與所述第一電晶體之所述控制電極耦合之一OR輸出。
5. 一種電源控制電路，包括： 一驅動器電路，其包含一輸入和一輸出，所述輸出可配置為與一電晶體之一控制電極耦合；一鎖存器電路，其包含一第一鎖存器輸入、一第二鎖存器輸入和與所述驅動器電路之所述輸入耦合之一鎖存器輸出；以及一控制電路，其與所述第一鎖存器輸入和所述第二鎖存器輸入耦合，所述控制電路基於一誤差信號和一閾值信號之一第一比較將一第一信號提供給所述第一鎖存器輸入，所述控制電路基於一斜坡信號與所述誤差信號和所述閾值信號中之一所選者之間的一第二比較將一第二信號提供給所述第二鎖存器輸入。
6. 如請求項5之電源控制電路，其中：當所述誤差信號在一第一閾值和一第二閾值之間的一工作窗之內時，所述控制電路將所述斜坡信號與所述閾值信號進行比較；且當所述誤差信號不在所述工作窗之內時，所述控制電路將所述斜坡信號與所述誤差信號進行比較。
7. 如請求項6之電源控制電路，進一步包括一閾值產生器，所述閾值產生器配置為接收一輸出電壓且回應於所述輸出電壓而產生所述閾值信號。
8. 如請求項7之電源控制電路，其中所述第一閾值和所述第二閾值與所述誤差信號成比例。
9. 一種電源控制電路，包括：一第一比較器，其包含用於接收一誤差信號之一第一 輸入、用於接收一閾值信號之一第二輸入和用於提供一第一比較器輸出之一輸出；一AND閘，其包含用於接收一定時信號之一第一AND輸入、用於接收所述第一比較器輸出之一第二AND輸入和用於提供一第一邏輯信號之一AND輸出；一第二比較器，其包含用於接收一斜坡信號之一第一輸入、用於接收所述誤差信號和所述閾值信號中之一所選者之一第二輸入和用於提供一第二邏輯信號之一輸出；以及一鎖存器，其包含用於接收所述第一邏輯信號之一第一鎖存器輸入、用於接收所述第二邏輯信號之一第二鎖存器輸入和用於提供一輸出信號之一鎖存器輸出，所述輸出信號具有一脈衝，所述脈衝具有由所述第一邏輯信號限定之一變換邊沿和由所述第二邏輯信號限定之一寬度。
10. 如請求項9之電源控制電路，進一步包括：一控制器，其配置為基於所述誤差信號與由一高閾值和一低閾值限定之一工作窗之一比較來確定所述誤差信號和所述閾值信號中之所述所選者；其中，當所述誤差信號在所述工作窗之內時，所述控制器將所述閾值信號提供給所述第二比較器之所述第二輸入；且其中，當所述誤差信號在所述工作窗之外時，所述控制器將所述誤差信號提供給所述第二比較器之所述第二輸入。