JP2008079448A - 昇圧電源装置 - Google Patents

Abstract

【課題】起動用と通常動作用にＭＯＳトランジスタからなるスイッチ素子を共用し、突入電流を抑制しながら良好な起動特性を有する昇圧電源装置を提供する。
【解決手段】インダクタ２とスイッチ素子３と整流器４と出力コンデンサ５とからなる昇圧コンバータにおいて、出力電圧Ｖｏが規定電圧Ｖｒ以下の起動時にスイッチ素子３のオンオフ動作を制御する起動回路６は、所定のオンオフ時間比のパルス信号Ｖｏｓｃを生成する発振回路６０と、スイッチ素子３の電流を所定の制限値と比較する電流比較回路６１と、パルス信号Ｖｏｓｃに基づいてスイッチ素子３をターンオンし、電流比較回路６１の出力信号Ｖｃｍｐまたはパルス信号Ｖｏｓｃに基づいてターンオフする駆動信号Ｖ１を生成することによって、高入力時であってもスイッチ素子３に流れる電流のピーク値を制限することにより、突入電流を抑制することができる。
【選択図】図１

Description

本発明は、各種電子機器に直流電圧を供給する昇圧電源装置に係り、特に、スイッチング方式の昇圧コンバータからなる昇圧電源装置に関するものである。

近年、スイッチング方式の昇圧コンバータは、高効率な電力変換特性から、電池を電力供給源にした多くの電子機器で昇圧電源装置として用いられている。電池電圧はその残エネルギーによって変動するが、電子機器を電池交換や充電することなく長時間使用するために、昇圧電源装置の入力電圧は低下傾向にある。例えば直列２本の単三電池では、動作下限電圧１．５〜１．８Ｖといった低い電池電圧を昇圧して電子機器に使用する要求がある。

このような昇圧電源装置として、例えば特許文献１に記載のようなものが考案されている。図７は特許文献１の図１に開示されている昇圧電源装置の回路構成図である。図７において、昇圧電源装置は、入力電源１と、インダクタ２とスイッチ素子（バイポーラトランジスタ）３とダイオード４と出力コンデンサ５とからなる昇圧コンバータ部２０と、低入力電圧でスイッチング動作をし、この昇圧コンバータ部２０のスイッチ素子３をオンオフ制御する駆動信号Ｖ３を供給して昇圧コンバータ部２０の出力電圧Ｖｏを昇圧させる起動回路３０と、所定の規定電圧以上の入力電圧Ｖｉでオンオフ導通比率（デューティ比）を制御する通常の制御回路４０を備えている。

起動回路３０および昇圧コンバータ部２０の入力は入力電源１に接続され、通常の制御回路４０の入力は昇圧コンバータ部２０の出力に接続され、起動回路３０および通常の制御回路４０の出力する駆動信号Ｖ３，Ｖ４は、昇圧コンバータ部２０のスイッチ素子３のベースを電流駆動する。電圧源回路５０は規定電圧Ｖｒを生成し、比較器５１は出力電圧Ｖｏと規定電圧Ｖｒを比較する。比較器５１の出力は通常の制御回路４０の起動信号となり、インバータ５２を介して起動回路３０の起動信号となる。出力電圧Ｖｏが規定電圧Ｖｒより低いと、比較器５１はＬレベルを出力して起動回路３０を動作させるとともに通常の駆動を行う制御回路４０を停止させ、その出力の駆動信号Ｖ４の出力端をフローティング状態とする。逆に出力電圧Ｖｏが規定電圧Ｖｒより高いと、比較器５１はＨレベルを出力して通常の制御回路４０を動作させるとともに起動回路３０を停止させ、その出力の駆動信号Ｖ３の出力端をフローティング状態とする。

この構成により、入力電源１からの入力電圧Ｖｉが低くても、起動回路３０からスイッチ素子３をオンオフ制御する駆動信号Ｖ３を出力し、昇圧コンバータ部２０の出力電圧Ｖｏを規定電圧Ｖｒまで昇圧させることにより、通常の制御回路４０が作動して昇圧コンバータ部２０の出力電圧Ｖｏが目標値になるように制御することができる。
特開２００３−９２８７３号公報

しかしながら、前記従来構成の昇圧電源装置では、低入力の条件で出力電圧Ｖｏを所定の規定電圧Ｖｒまで上昇させる必要があるため、起動回路３０からスイッチ素子３をオンオフ制御する駆動信号のデューティ比は大きく設定される。このため、高入力ではインダクタ２からスイッチ素子３を流れるスイッチング電流が多大になり、起動時において突入電流が流れ、入力電源１の電池の性能劣化になるという問題がある。

また、スイッチ素子３にバイポーラトランジスタを用いて駆動電圧を０．７Ｖにクランプすることにより、低入力時に起動回路３０の駆動段に存在する寄生ダイオードを介して電流が流れることを防いでいるが、バイポーラトランジスタでは駆動損失が大きくスイッチング周波数の高速化が難しいという問題もある。

本発明は、前記従来技術の問題を解決することに指向するものであり、起動用と通常動作用にＭＯＳトランジスタからなるスイッチ素子を共用し、突入電流を抑制しながら良好な起動特性を有する昇圧電源装置を提供することを目的とする。

前記の目的を達成するために、本発明に係る請求項１に記載した昇圧電源装置は、直列接続したインダクタとスイッチ素子と、スイッチ素子の両端電圧を整流平滑する整流手段と平滑手段からなり、スイッチ素子のオンオフ動作によって、インダクタへの入力電圧を昇圧変換して平滑手段から出力電圧を出力する昇圧コンバータと、出力電圧が規定電圧以下の場合に、スイッチ素子のオンオフ動作を制御する起動回路と、出力電圧が規定電圧を超えると起動回路に代わって、出力電圧が目標値となるようにスイッチ素子のオンオフ動作を制御する制御回路を備えた昇圧電源装置において、起動回路は、所定のオンオフ時間比のパルス信号を生成する発振回路と、スイッチ素子の電流を所定の制限値と比較する電流比較回路と、パルス信号に基づいてスイッチ素子をターンオンし、電流比較回路の出力またはパルス信号に基づいてスイッチ素子をターンオフする駆動信号を生成する駆動回路を備えた構成により、高入力時であってもスイッチ素子に流れる電流のピーク値を制限することにより、突入電流を抑制することができる。

また、請求項２に記載した昇圧電源装置は、請求項１の昇圧電源装置であって、出力電圧を所定の電圧値と比較する第１の比較手段と、第１の比較手段の出力に基づいて起動回路と制御回路のいずれかを選択して駆動する選択回路を備え、選択回路は、起動回路から制御回路への切り替え時において、制御回路の動作開始を所定時間遅延させる構成によって、起動回路から制御回路への動作の切り替え時に、両者が同時動作することを回避することができる。

また、請求項３に記載した昇圧電源装置は、請求項１の昇圧電源装置であって、発振回路は、パルス信号の１周期におけるオフ時間の割合を、入力電圧の最低値（Ｖｉｍｉｎ）と出力電圧の第１の電圧値（Ｖｏ１）との比の値（Ｖｉｍｉｎ／Ｖｏ１）より小さく設定した構成によって、低入力時において、出力電圧を規定電圧まで確実に上昇させることができる。

また、請求項４，５に記載した昇圧電源装置は、請求項１の昇圧電源装置であって、電流比較回路は、スイッチ素子のオン電圧と所定の閾値電圧を比較する第２の比較手段を備えたこと、さらに、駆動回路は、スイッチ素子のターンオン後の所定期間は、第２の比較手段の比較結果を無視する構成によって、低損失な電流検出に加え、スイッチ素子のターンオン時における第２の比較手段の乱動作による影響を回避することができる。

さらに、請求項６に記載した昇圧電源装置は、請求項４の昇圧電源装置であって、駆動回路は、パルス信号の立ち上がり時にスイッチ素子をターンオンし、電流比較回路の出力が、スイッチ素子のオン電圧が所定の閾値電圧以上に達したことを示す時、またはパルス信号の立ち下がり時にスイッチ素子をターンオフする駆動信号を生成する構成によって、低入力から高入力まで、突入電流を抑制しながら良好な起動特性が得られる。

また、請求項７，８に記載した昇圧電源装置は、請求項６の昇圧電源装置であって、スイッチ素子はＮＭＯＳトランジスタであって、電流比較回路の所定の閾値電圧は、入力電圧が高いほど低く設定し、駆動回路は入力電圧を電源電圧とすること、または、電流比較回路の所定の閾値電圧は、出力電圧が高いほど低く設定し、駆動回路は出力電圧を電源電圧とする構成によって、スイッチ素子の特性変動を補正でき、突入電流抑制をより効果的に行うことができる。

また、請求項９に記載した昇圧電源装置は、請求項１の昇圧電源装置であって、入力電圧と出力電圧を比較する第３の比較手段と、第３の比較手段によって駆動され、入力電圧が高いと入力電圧を出力し、出力電圧が高いと出力電圧を出力するスイッチ回路を備え、少なくとも駆動回路は、スイッチ回路の出力を電源電圧とする構成によって、起動回路が入出力電圧の高い方を電源電圧として供給されるので、低入力通常動作時に駆動段に存在する寄生ダイオードを介して電流が流れることを防止できる。

本発明によれば、起動用と通常動作用にＭＯＳトランジスタからなるスイッチ素子を共用し、突入電流を抑制しながら、低損失で確実かつスムーズな起動特性を得ることができるという効果を奏する。

以下、図面を参照して本発明における実施の形態を詳細に説明する。

（実施形態１）
図１は本発明の実施形態１における昇圧電源装置の回路構成を示す図である。図１において、１はバッテリーなどの入力電源であり、直流の入力電圧Ｖｉを供給する。２は一端を入力電源１に接続されたインダクタ、３はスイッチ素子であるＮＭＯＳトランジスタであり、インダクタ２の他端にドレインが接続され、ソースが接地される。４は整流器であるダイオードであり、アノードがスイッチ素子３のドレインに接続される。５は出力コンデンサであり、整流器４の出力（ダイオードのカソード）に接続され出力電圧Ｖｏを供給する。以上の要部で昇圧コンバータ部を構成する。

スイッチ素子３がオンの時に、入力電源１からインダクタ２を介してスイッチ素子３に電流が流れてインダクタ２を励磁し、スイッチ素子３がオフの時に入力電源１からインダクタ２と整流器４を介して出力コンデンサ５を充電する電流が流れる。出力コンデンサ５から負荷へ供給される出力電圧Ｖｏは、入力電圧Ｖｉより高く、スイッチ素子３の１スイッチング周期におけるオン時間の割合（デューティ比）δによって制御できる。通常の動作において出力電圧Ｖｏは、（数１）

で表される。

図１において本実施形態１の昇圧電源装置は、低入力電圧でスイッチング動作をし、スイッチ素子３をオンオフ制御する駆動信号Ｖ１を供給して出力電圧Ｖｏを昇圧させる起動回路６と、所定の規定電圧以上の入力電圧Ｖｉでオンオフ導通比率（デューティ比）を制御する通常の制御回路７を備える。起動回路６は入力電源１から電力供給され、通常の制御回路７は出力電圧Ｖｏから電力供給され、起動回路６および通常の制御回路７の出力する駆動信号Ｖ１，Ｖ２は、スイッチ素子３のゲートを駆動する。起動回路６は、所定のデューティ比のパルス信号Ｖｏｓｃを生成する発振回路６０と、スイッチ素子３の電流を所定の制限値との比較結果を出力する電流比較回路６１と、パルス信号Ｖｏｓｃに基づいてスイッチ素子３をターンオンし、電流比較回路６１の出力信号Ｖｃｍｐまたはパルス信号Ｖｏｓｃに基づいてスイッチ素子３をターンオフする駆動信号Ｖ１を生成する駆動回路６２を備える。

また、電流比較回路６１は所定の閾値電圧Ｖｔｈを生成する電圧源回路６３と比較器６４とからなり、比較器６４はスイッチ素子３のドレイン電圧Ｖｘと閾値電圧Ｖｔｈを比較し、閾値電圧Ｖｔｈが高い場合にＨレベルとなる信号Ｖｃｍｐを出力する。すなわち、スイッチ素子３に流れる電流値が制限値に達したかどうかを、スイッチ素子３のオン抵抗を利用して検出する。別途電流検出抵抗などの電流検出素子を負荷する必要がなく低損失である。

また、図１において、電圧源回路５０は規定電圧Ｖｒを生成し、比較器５１は出力電圧Ｖｏと規定電圧Ｖｒを比較する。比較器５１の出力は立ち上がり遅延回路５３を介して通常の制御回路７の起動信号となり、インバータ５２を介して起動回路６の起動信号となる。出力電圧Ｖｏが規定電圧Ｖｒより低いと、比較器５１はＬレベルを出力して起動回路６を動作させるとともに通常の制御回路７を停止させ、その出力の駆動信号Ｖ２の出力端をフローティング状態とする。出力電圧Ｖｏが規定電圧Ｖｒを超えると、比較器５１はＨレベルを出力して起動回路６を停止させ、その出力の駆動信号Ｖ１の出力端をフローティング状態とする。さらに、立ち上がり遅延回路５３で設定された遅延時間後に通常の制御回路７を動作させる。この遅延時間を設けることにより、起動回路６から通常の制御回路７への動作の切り替り時に、両者が同時動作することを回避することができる。

図２はその要部動作の波形図であり、発振回路６０のパルス信号Ｖｏｓｃ、スイッチ素子３のドレイン電圧Ｖｘ、電流比較回路６１の出力信号Ｖｃｍｐとスイッチ素子３をオンオフ制御する駆動信号Ｖ１を示す。

以下に、図１と図２を用いて本実施形態１に係る昇圧電源装置の低入力起動する動作を説明する。まず、入力電圧Ｖｉの印加により発振回路６０が動作を開始し、所定のデューティ比のパルス信号Ｖｏｓｃを生成する。この時のデューティ比δ０は、入力電圧Ｖｉの最低値をＶｉｍｉｎとすると、（数１）の出力電圧Ｖｏに規定電圧Ｖｒを代入した第１の電圧Ｖｏ１として、（数２）

のように設定される。

図２に示す時刻ｔ０において、駆動回路６２は、パルス信号Ｖｏｓｃの立ち上りとともにスイッチ素子３をオンオフ制御する駆動信号Ｖ１も立ち上げ、スイッチ素子３をターンオンする。スイッチ素子３がオンするとそのドレイン電圧Ｖｘは低下し、スイッチ素子３のオン抵抗と流れる電流による電圧降下が発生する。スイッチ素子３を流れる電流は、インダクタ２に入力電圧Ｖｉが印加されることによる励磁電流であるので、ほぼ直線的に増加する。したがって、ドレイン電圧Ｖｘも上昇する。電流比較回路６１は、このドレイン電圧Ｖｘを観測することによってスイッチ素子３を流れる電流を検知する。電流が制限値以下であれば、ドレイン電圧Ｖｘは閾値電圧Ｖｔｈより低く、電流比較回路６１の出力信号ＶｃｍｐはＬレベルであり、駆動回路６２は駆動信号Ｖ１のＨレベルを維持してスイッチ素子３のオン状態を持続する。この場合、スイッチ素子３をターンオフさせるように駆動信号Ｖ１をＬレベルに落とすのは、時刻ｔ１において、パルス信号Ｖｏｓｃが立ち下がる時である。すなわち、スイッチ素子３はパルス信号Ｖｏｓｃと同相でオンオフする。

しかし、高入力でスイッチ素子３に流れる電流の増加が大きい場合、時刻ｔ２において、ドレイン電圧Ｖｘは閾値電圧Ｖｔｈを超える。すなわち、スイッチ素子３を流れる電流が制限値に至ると、電流比較回路６１の出力信号ＶｃｍｐはＬレベルとなり、駆動回路６２はスイッチ素子３をオンオフ制御する駆動信号Ｖ１をＬレベルに落としてスイッチ素子３をターンオフする。

以上のように、本発明の起動回路６は、低入力においても出力電圧Ｖｏが規定電圧Ｖｒに到達するようにデューティ比を設定しながら、高入力時に過大な突入電流を流さないようにスイッチ素子３に流れる電流に制限を加えるように動作する。出力電圧Ｖｏが規定電圧Ｖｒに到達すると、起動回路６は動作を停止して駆動信号Ｖ１の出力端をフローティングすると同時に、通常の制御回路７が動作を開始し、出力電圧Ｖｏを目標値に安定化すべくスイッチ素子３をオンオフ制御する。

（実施形態２）
図３は、本発明の実施形態２に係る昇圧電源装置の駆動回路の構成を示す図であり、スイッチ素子のターンオン時のサージ電流の影響を除去するために遅延回路を設けた駆動回路のより詳細な構成を示す。また、図３において、図１に示した実施形態１に係る昇圧電源装置と同じ構成要素のものについては、図示を省略もしくは同一の番号を付与し、それらの説明を省略する。

図３に示す駆動回路６２において、発振回路６０の出力するパルス信号Ｖｏｓｃを反転するインバータ６５を介して、遅延回路６６は所定時間遅延させた信号Ｖｄｌｙを生成する。パルス信号Ｖｏｓｃとその反転遅延信号Ｖｄｌｙは、いずれもＡＮＤ回路６７とＮＯＲ回路６８に入力される。インバータ６９は反転遅延信号Ｖｄｌｙを反転し、インバータ６９の出力と電流比較回路６１の出力信号ＶｃｍｐはＡＮＤ回路７０に入力される。ＡＮＤ回路７０の出力ａとＮＯＲ回路６８の出力ｂはＯＲ回路７１に入力される。ＮＯＲ回路７２とＮＯＲ回路７３はＲＳラッチを構成し、ＡＮＤ回路６７の出力はセット信号としてＮＯＲ回路７２に入力され、ＯＲ回路７１の出力はリセット信号としてＮＯＲ回路７３に入力される。ＮＯＲ回路７３の出力が駆動回路６２の駆動信号Ｖ１として出力される。

図４は本実施形態２に係る昇圧電源装置の各部動作の波形図であり、発振回路６０のパルス信号Ｖｏｓｃ、その遅延信号Ｖｄｌｙ、ＡＮＤ回路６７が出力するセット信号Ｓ、ＮＯＲ回路６８の出力信号ｂ、スイッチ素子３をオンオフ制御する駆動信号Ｖ１、スイッチ素子３のドレイン電流Ｉ３、スイッチ素子３のドレイン電圧Ｖｘ、電流比較回路６１の出力信号ＶｃｍｐとＡＮＤ回路７０の出力信号ａを示す。

以上のような図３に示した構成の昇圧電源装置における起動時の動作を、図４を用いて説明する。図４に示す時刻ｔ０において、パルス信号Ｖｏｓｃが立ち上がると、反転遅延信号ＶｄｌｙはまだＨレベルなのでＡＮＤ回路６７はセット信号ＳをＨレベルにする。このためＮＯＲ回路７２とＮＯＲ回路７３が構成するＲＳラッチはセットされ、駆動信号Ｖ１をＨレベルにし、スイッチ素子３はターンオンする。

スイッチ素子３がターンオンする際、スイッチ素子３のドレイン−ソース間に等価的に存在する寄生容量に蓄えられた電荷とスイッチ素子３のオン抵抗と配線インダクタが共振回路を形成する。このためスイッチ素子３にはサージ電流が流れて減衰振動する。スイッチ素子３のドレイン電圧Ｖｘには、オン抵抗と流れるドレイン電流Ｉ３による電圧降下が発生するが、ターンオン時には前記減衰振動する電流のために閾値電圧Ｖｔｈを上下し、電流比較回路６１の出力信号ＶｃｍｐもＨ，Ｌレベルを繰り返す。しかし、この出力信号ＶｃｍｐのＨ，Ｌレベルの変化は、反転遅延信号Ｖｄｌｙを反転して入力されるＡＮＤ回路７０によって無視される。

遅延回路６６の遅延時間後である時刻ｔ１において、反転遅延信号ＶｄｌｙがＬレベルになるとＡＮＤ回路６７のセット信号ＳもＬレベルとなる。ＡＮＤ回７０はインバータ６９からＨレベルを入力されるので、電流比較回路６１の出力信号Ｖｃｍｐを出力するようになる。すなわち、遅延回路６６の遅延時間が、スイッチ素子３のターンオン時の振動電流に伴う電流比較回路６１の出力信号Ｖｃｍｐの乱検出を無視する期間となる。その後、スイッチ素子３を流れるドレイン電流Ｉ３はほぼ直線的に増加し、ドレイン電流Ｉ３が制限値以下であれば、ドレイン電圧Ｖｘは閾値電圧Ｖｔｈより低く、電流比較回路６１の信号出力ＶｃｍｐはＬレベルのまま推移する。

時刻ｔ２において、パルス信号ＶｏｓｃがＬレベルになると、反転遅延信号ＶｄｌｙはまだＬレベルなのでＮＯＲ回路６８は出力信号ｂをＨレベルにする。このＨレベルの信号がＯＲ回路７１を介して、ＮＯＲ回路７２とＮＯＲ回路７３が構成するＲＳラッチをリセットし、スイッチ素子３をオンオフ制御する駆動信号Ｖ１をＬレベルに落としてスイッチ素子３をターンオフさせる。

次に、高入力でスイッチ素子３に流れるドレイン電流Ｉ３の増加が大きい場合、時刻ｔ３において、ドレイン電圧Ｖｘは閾値電圧Ｖｔｈを超える。時刻ｔ３は遅延回路６６の遅延時間後であるので、ＡＮＤ回路７０の出力信号ａはＨレベルとなる。このＨレベルの信号がＯＲ回路７１を介して、ＮＯＲ回路７２とＮＯＲ回路７３が構成するＲＳラッチをリセットし、駆動信号Ｖ１をＬレベルに落としてスイッチ素子３をターンオフさせる。すなわち、遅延回路６６の遅延時間後にスイッチ素子３を流れるドレイン電流Ｉ３が制限値に至ると、駆動回路６２は駆動信号Ｖ１をＬレベルに落としてスイッチ素子３をターンオフする。

以上のように、本実施形態２の起動回路６は、低入力においても出力電圧Ｖｏが規定電圧Ｖｒに到達するようにデューティ比を設定しながら、高入力時に過大な突入電流を流さないようにスイッチ素子３に流れる電流に制限を加えるように動作する。さらに、スイッチ素子３のターンオン時のサージ電流による電流比較回路６１の乱動作を、遅延回路６６で設定された所定時間は無視することができる。

（実施形態３）
図５は、本発明の実施形態３に係る昇圧電源装置の駆動回路の構成を示す図であり、スイッチ素子のオン抵抗の変動を補正するための、電流比較回路のより詳細な構成を示す。また、図５において、図１に示した実施形態１に係る昇圧電源装置と同じ構成要素のものについては、図示を省略もしくは同一の番号を付与し、それらの説明を省略する。

図５に示す電流比較回路６１において、７４は定電流源回路であり、７５はスイッチ素子３と同じ半導体基板上に形成されたＮＭＯＳトランジスタである。ＮＭＯＳトランジスタ７５はゲートに入力電圧Ｖｉが印加されたオン状態であり、定電流源回路７４からの定電流が流れている。定電流源回路７４とＮＭＯＳトランジスタ７５が電圧源回路６３を構成し、ＮＭＯＳトランジスタ７５のオン電圧を閾値電圧Ｖｔｈとして出力する。

前述した実施形態１，２の昇圧電源装置では、起動時において動作する起動回路６は入力電源１から電力を供給されていた。このためスイッチ素子３をオンするためにゲートに印加される駆動信号Ｖ１は入力電圧Ｖｉに等しい。スイッチ素子３を構成するＮＭＯＳトランジスタはゲート電圧が高いほどオン抵抗が小さくなる特性があり、入力電圧Ｖｉによってオン抵抗が変動し、電流の検出レベルも変動するという問題がある。また、オン抵抗の変化はゲートへの印加電圧だけでなく、周囲温度にも依存する。

図５に示した本実施形態３に係る昇圧電源装置によれば、スイッチ素子３のオン電圧と比較される閾値電圧Ｖｔｈをスイッチ素子３と同じＮＭＯＳトランジスタ７５のオン電圧とすることにより、ゲート印加電圧や温度によってスイッチ素子３のオン抵抗が変化しても、閾値電圧Ｖｔｈも同様に変化する。例えば、入力電圧Ｖｉが高いほど閾値電圧Ｖｔｈは低く設定されることになり、高入力のためにスイッチ素子３のオン抵抗が小さくなることによる検出電流の増加を防ぐ。このことにより、スイッチ素子３に流れるドレイン電流Ｉ３は、条件の変化によらず定電流源回路７４からの定電流の定数倍と比較することができ、スイッチ素子３のオン抵抗の変動を補正することができる。スイッチ素子３の電流制限を高精度に行うことにより、制限値の尤度を抑え、効果的な突入電流の抑制が可能となる。

なお、本実施形態３ではＮＭＯＳトランジスタ７５はゲートに入力電圧Ｖｉを印加したが、これは起動回路６が入力電源１から電力を供給されており、スイッチ素子３をオンするためにゲートに印加される駆動信号Ｖ１が入力電圧Ｖｉに等しいからである。起動回路６が出力電圧Ｖｏから電力を供給され、スイッチ素子３のゲート電圧も出力電圧Ｖｏであれば、当然ＮＭＯＳトランジスタ７５のゲートにも出力電圧Ｖｏを印加する構成となる。

（実施形態４）
図６は、本発明の実施形態４に係る昇圧電源装置の回路構成を示す図であり、起動回路６への電源電圧を供給する構成を示す。また、図６において、図１に示した実施形態１に係る昇圧電源装置と同じ構成要素のものについては、図示を省略もしくは同一の番号を付与し、その説明を省略する。

図６に示す起動回路６において、８は入力電圧Ｖｉと出力電圧Ｖｏを比較する比較器であり、９は比較器８によって駆動されるスイッチ回路である。スイッチ回路９は比較器８の出力を反転するインバータ９０と、比較器８の出力で駆動されるＰＭＯＳトランジスタ９１と、インバータ９０の出力で駆動されるＰＭＯＳトランジスタ９１，９２から構成される。ＰＭＯＳトランジスタ９１はソースに入力電圧Ｖｉを、ＰＭＯＳトランジスタ９２はソースに出力電圧Ｖｏを印加され、それらのドレインは互いに接続されてスイッチ回路９の出力端子として、起動回路６に電源電圧を供給する。

以上の構成により、入出力電圧のうち入力電圧Ｖｉが高いとＰＭＯＳトランジスタ９１がオン状態となってスイッチ回路９は入力電圧Ｖｉを出力し、出力電圧Ｖｏが高いとＰＭＯＳトランジスタ９２がオン状態となってスイッチ回路９は出力電圧Ｖｏを出力する。すなわち、起動回路６は入出力電圧の高い方を電源電圧として供給される。

従来は、スイッチ素子３にＮＭＯＳトランジスタを使用し、出力電圧Ｖｏによって電源供給される通常の制御回路７によって、スイッチ素子３をオンオフ制御する駆動信号Ｖ２として通常動作中に高い駆動電圧がスイッチ素子３のゲートに印加されると、低入力の場合に、起動回路６の駆動段に存在する寄生ダイオード（図示はしていない）を介して電流が流れる問題があった。しかし本実施形態４のように、起動回路６が入出力電圧の高い方を電源電圧として供給される構成にすれば、駆動段に存在する寄生ダイオードを介して電流が流れることはない。

なお、実施形態１〜４に係る昇圧電源装置では、整流器としてダイオードを用いて説明してきたが、本発明はこれに限定されるものではなく、ダイオードの代わりにスイッチ素子３と逆相でオンオフ動作するスイッチ素子を用いた同期整流器であって良い。この場合、同期整流器を構成するスイッチ素子とスイッチ素子３とが同時にオン状態とならないように、両スイッチ素子をオンオフ制御する駆動信号に共にオフ状態となる休止期間を設けることなどが必要となるのは自明である。

また、同期整流器を構成するスイッチ素子をＰＭＯＳトランジスタで構成し、実施形態４のスイッチ回路９の出力をそのバックゲートに接続する構成としても良い。出力電圧が入力電圧より低い状態になっても、同期整流器を構成するＰＭＯＳトランジスタのボディダイオードが入力側を順方向とするように切り替わるので、入力から出力へ流れる過大電流を防ぐことができる。

本発明に係る昇圧電源装置は、起動用と通常動作用にＭＯＳトランジスタからなるスイッチ素子を共用し、突入電流を抑制しながら、低損失で確実かつスムーズな起動特性を得ることができ、各種電子機器に直流電圧を供給する電源装置として有用である。

本発明の実施形態１における昇圧電源装置の回路構成図 本実施形態１に係る昇圧電源装置の動作波形図 本発明の実施形態２における昇圧電源装置の回路構成図 本実施形態２に係る昇圧電源装置の動作波形図 本発明の実施形態３に係る昇圧電源装置の回路構成図 本発明の実施形態４に係る昇圧電源装置の回路構成図 従来の昇圧電源装置の回路構成図

符号の説明

１ 入力電源
２ インダクタ
３ スイッチ素子
４ 整流器
５ 出力コンデンサ
６，３０ 起動回路
７，４０ 制御回路
８ 比較器
９ スイッチ回路
５０ 電圧源回路
５１ 比較器
５２，６５，６９，９０ インバータ
５３，６６ 遅延回路
６０ 発振回路
６１ 電流比較回路
６２ 駆動回路
６３ 電圧源回路
６４ 比較器
６７，７０ ＡＮＤ回路
６８，７２，７３ ＮＯＲ回路
７４ 定電流源回路
７５ ＮＭＯＳトランジスタ
９１，９２ ＰＭＯＳトランジスタ

Claims (9)

1. 直列接続したインダクタとスイッチ素子と、前記スイッチ素子の両端電圧を整流平滑する整流手段と平滑手段からなり、前記スイッチ素子のオンオフ動作によって、前記インダクタへの入力電圧を昇圧変換して前記平滑手段から出力電圧を出力する昇圧コンバータと、
   前記出力電圧が規定電圧以下の場合に、前記スイッチ素子のオンオフ動作を制御する起動回路と、
   前記出力電圧が規定電圧を超えると前記起動回路に代わって、前記出力電圧が目標値となるように前記スイッチ素子のオンオフ動作を制御する制御回路を備えた昇圧電源装置において、
   前記起動回路は、所定のオンオフ時間比のパルス信号を生成する発振回路と、前記スイッチ素子の電流を所定の制限値と比較する電流比較回路と、前記パルス信号に基づいて前記スイッチ素子をターンオンし、前記電流比較回路の出力または前記パルス信号に基づいて前記スイッチ素子をターンオフする駆動信号を生成する駆動回路を備えたことを特徴とする昇圧電源装置。
2. 前記出力電圧を前記所定の電圧値と比較する第１の比較手段と、前記第１の比較手段の出力に基づいて前記起動回路と前記制御回路のいずれかを選択して駆動する選択回路を備え、
   前記選択回路は、前記起動回路から前記制御回路への切り替え時において、前記制御回路の動作開始を所定時間遅延させることを特徴とする請求項１記載の昇圧電源装置。
3. 前記発振回路は、パルス信号の１周期におけるオフ時間の割合を、前記入力電圧の最低値（Ｖｉｍｉｎ）と前記出力電圧の第１の電圧値（Ｖｏ１）との比の値（Ｖｉｍｉｎ／Ｖｏ１）より小さく設定したことを特徴とする請求項１記載の昇圧電源装置。
4. 前記電流比較回路は、前記スイッチ素子のオン電圧と所定の閾値電圧を比較する第２の比較手段を備えたことを特徴とする請求項１記載の昇圧電源装置。
5. 前記駆動回路は、前記スイッチ素子のターンオン後の所定期間は、前記第２の比較手段の比較結果を無視することを特徴とする請求項４記載の昇圧電源装置。
6. 前記駆動回路は、前記パルス信号の立ち上がり時に前記スイッチ素子をターンオンし、前記電流比較回路の出力が、前記スイッチ素子のオン電圧が前記所定の閾値電圧以上に達したことを示す時、または前記パルス信号の立ち下がり時に前記スイッチ素子をターンオフする駆動信号を生成することを特徴とする請求項４記載の昇圧電源装置。
7. 前記スイッチ素子はＮＭＯＳトランジスタであって、前記電流比較回路の前記所定の閾値電圧は、前記入力電圧が高いほど低く設定し、前記駆動回路は前記入力電圧を電源電圧とすることを特徴とする請求項６記載の昇圧電源装置。
8. 前記スイッチ素子はＮＭＯＳトランジスタであって、前記電流比較回路の前記所定の閾値電圧は、前記出力電圧が高いほど低く設定し、前記駆動回路は前記出力電圧を電源電圧とすることを特徴とする請求項６記載の昇圧電源装置。
9. 前記入力電圧と前記出力電圧を比較する第３の比較手段と、前記第３の比較手段によって駆動され、前記入力電圧が高いと前記入力電圧を出力し、前記出力電圧が高いと前記出力電圧を出力するスイッチ回路を備え、
   少なくとも前記駆動回路は、前記スイッチ回路の出力を電源電圧とする請求項１記載の昇圧電源装置。

Images