JPH0974742A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】 【課題】 昇圧型のスイッチング電源回路の昇圧回路時
の昇圧効率を向上させる。 【解決手段】 コイル１とトランジスタ２の共通接続点
と出力端子７との間にダイオード６を接続し、そのトラ
ンジスタ２に並列にトランジスタ９を接続して、起動初
期にトランジスタ１のゲートに上記電源端子の電圧の振
幅と同一振幅のクロックを入力させ、出力電圧が所定値
に達した後はトランジスタ９のゲートに上記出力端子に
得られる電圧と同一振幅のクロックを入力させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コイルに流れる電
流をスイッチングし、そこに発生する逆起電力を整流し
て出力する昇圧型のスイッチング電源回路に関するもの
で、特にそのコイルを駆動する回路部分について改良を
施したものである。

【０００２】

【従来の技術】従来のこの種のスイッチング電源回路と
して、図７に示す回路のものがある。これは、コイル１
とスイッチング用のｎＭＯＳトランジスタ２を電源端子
３と接地４との間に直列接続して、そのトランジスタ２
をクロック端子５に印加するクロックＶａによりスイッ
チングして、そのトランジスタ２がオン→オフに変化す
る際に発生するコイル１の逆起電力を、コイル１とトラ
ンジスタ２の共通接続点に接続したダイオード６で整流
して、出力端子７に出力電圧Ｖｏとして取り出すもので
ある。

【０００３】また別のスイッチング電源回路として、図
８に示す回路のものがある。これは、図７に示した回路
に対して更に、トランジスタ２のゲートとクロック端子
５との間に、出力端子７の出力電圧Ｖｏを電源電圧とす
るレベル変換回路８を介挿して、クロックＶａの電圧振
幅をこのレベル変換回路８で出力電圧Ｖｏの振幅にまで
高くして、トランジスタ２を駆動するようにしたもので
ある。

【０００４】

【発明が解決しようとする課題】ところが、図７に示す
回路では、クロックＶａが電源電圧Ｖｄｄと接地電圧と
の間で変化するパルス電圧であるので、出力電圧Ｖｏを
高く設定する必要のある場合には、トランジスタ２のド
レイン電流を大きくするために、そのゲート幅を大きく
する必要があり、チップサイズ増加によるコストアップ
の問題を招く。

【０００５】また、図８に示す回路では、昇圧動作起動
初期時において、出力電圧Ｖｏがダイオード６の順方向
電圧降下分だけ低下して、レベル変換回路８に与えられ
ている。このとき、出力電圧Ｖｏがレベル変換回路８を
構成しているトランジスタのしきい値電圧付近まで低下
していると、レベル変換回路８は動作しなくなり、トラ
ンジスタ２はスイッチングができなくなり、出力電圧Ｖ
ｏは昇圧できなくなるケースが発生する。

【０００６】また、これを防止するには、トランジスタ
２やレベル変換回路８内のトランジスタのしきい値を低
下させるという製造プロセスの変更が要求される。

【０００７】本発明の目的は、上記した問題を解決し
て、昇圧開始時の昇圧効率を向上させた昇圧型のスイッ
チング電源回路を提供することである。

【０００８】

【課題を解決するための手段】第１の発明は、電源端子
と接地端子との間にコイルと第１のＭＯＳトランジスタ
を直列接続すると共に該コイルと該第１のＭＯＳトラン
ジスタの共通接続点と出力端子との間に整流素子を接続
し、上記第１のＭＯＳトランジスタをスイッチングさせ
て、上記出力端子に上記電源端子の電圧よりも大きな電
圧を取り出すようにした昇圧型のスイッチング電源回路
において、上記第１のＭＯＳトランジスタに並列に第２
のＭＯＳトランジスタを接続し、上記第１のＭＯＳトラ
ンジスタのゲートを上記電源端子の電圧振幅に対応した
振幅のクロックが入力する第１のクロック端子に接続
し、上記第２のＭＯＳトランジスタのゲートを上記出力
端子に得られる電圧振幅に対応した振幅のクロックが入
力する第２のクロック端子に接続してなることを特徴と
するスイッチング電源回路として構成した。

【０００９】第２の発明は、第１の発明において、入力
クロックを上記出力端子に得られる電圧に対応した振幅
のクロックの電圧に変換するレベル変換回路を設け、該
レベル変換回路の入力端子を上記第１のクロック端子に
接続し、出力端子を上記第２のクロック端子に接続した
ことを特徴とするスイッチング電源回路として構成し
た。

【００１０】第３の発明は、電源端子と接地端子との間
にコイルとＭＯＳトランジスタを直列接続すると共に該
コイルと該ＭＯＳトランジスタの共通接続点と出力端子
との間に整流素子を接続し、クロックにより上記ＭＯＳ
トランジスタをスイッチングさせて、上記出力端子に上
記電源端子の電圧よりも大きな電圧を取り出すようにし
た昇圧型のスイッチング電源回路において、入力電圧を
所定倍数に昇圧する昇圧回路と、上記電源端子の電圧振
幅に対応した振幅のクロックおよび上記昇圧回路の出力
電圧を入力して上記昇圧回路の出力電圧振幅に対応した
振幅の出力クロックを出力するレベル変換回路とを設
け、該レベル変換回路の出力クロックを上記ＭＯＳトラ
ンジスタのゲートに入力させるようにしたことを特徴と
するスイッチング電源回路として構成した。

【００１１】

【発明の実施の形態】

［第１の実施の形態］図１は第１の実施の形態を示すス
イッチング電源回路の回路図である。前述した図７、図
８に示したものと同一のものには同一の符号を付した。
この実施の形態は、スイッチング用のｎＭＯＳトランジ
スタ２に別のスイッチング用のｎＭＯＳトランジスタ９
を並列接続して、後者のトランジスタ９のゲートに、ク
ロック端子１０から、前述のクロックＶａとは別のクロ
ックＶｂを印加するようにしたものである。

【００１２】クロックＶａは従来と同様に電源電圧Ｖｄ
ｄと同じ電圧振幅のクロックである。また、クロックＶ
ｂは出力端子７に得られる出力電圧Ｖｏを利用して作成
したクロックであり、その電圧振幅は出力電圧Ｖｏと同
じである。

【００１３】ここでは、起動初期には、クロックＶｂを
ローレベル電圧（接地電圧）に固定しておいて、クロッ
クＶａを入力する。これにより、トランジスタ９はオフ
状態となり、前述した図７における場合と同様に、トラ
ンジスタ２がスイッチングされてコイル１に逆起電力が
発生し、ダイオード６で整流されて出力端子７に出力す
る。

【００１４】この出力端子７に出力する出力電圧Ｖｏが
予め設定した所定の電圧に到達した時点で、こんどはク
ロックＶａをローレベル電圧に固定すると共に、クロッ
クＶｂを入力するよう切り換える。これにより、トラン
ジスタ２がオフ状態となり、トランジスタ９がスイッチ
ング動作を開始する。

【００１５】このとき、クロックＶｂの電圧振幅は出力
電圧Ｖｏのレベルと同じ高いレベルであるので、トラン
ジスタ９はオン抵抗が小さくなり、必要な値のドレイン
電流をコイル１に供給することができ、出力電圧Ｖｏが
速やかに目標電圧に到達する。つまり、立上りの迅速な
起動動作が行われる。

【００１６】このように、起動初期は電源電圧Ｖｄｄと
同じレベルのクロックＶａでスイッチングを行い、これ
により出力電圧Ｖｏが所定の値に達した後は、この出力
電圧Ｖｏと同じレベルのクロックＶｂに切り換えてスイ
ッチングを行うので、立上りが高速化される。

【００１７】［第２の実施の形態］図２は第２の実施の
形態を示すスイッチング電源回路の回路図である。ここ
でも、２個のスイッチング用トランジスタ２、９を使用
するが、一方のトランジスタ９のゲートとクロック端子
５との間に、出力電圧Ｖｏを電源電圧とするレベル変換
回路８を介挿している。

【００１８】この結果、トランジスタ９のゲートには、
クロックＶａを出力電圧Ｖｏと同じ電圧振幅にレベル変
換されたクロックＶｃが印加することになる。

【００１９】このスイッチング電源回路では、起動初期
は、発生する逆起電力は小さくしかも出力電圧Ｖｏはト
ランジスタ２のドレイン電圧からダイオード６の順方向
電圧降下分だけ低下している。レベル変換回路８から出
力するクロックＶｃの電圧はこの出力電圧Ｖｏの振幅で
ある。すなわち、起動初期時は、出力電圧Ｖｏはトラン
ジスタ９のしきい値電圧付近に低下しているので、その
トランジスタ９を充分には駆動できない。したがって、
まずは、クロックＶａが印加するトランジスタ２がスイ
ッチングして昇圧動作が行われる。

【００２０】この昇圧動作によって、出力電圧Ｖｏが上
昇して電源電圧Ｖｄｄを超え、レベル変換回路８の出力
クロックＶｃの電圧振幅がトランジスタ９のしきい値電
圧を超えるようになると、そのトランジスタ９が正常に
スイッチングを開始する。そして、出力電圧Ｖｏが電源
電圧Ｖｄｄに対して充分高くなると、トランジスタ９の
ゲートに印加するクロックＶｃの電圧振幅がトランジス
タ２のゲートに印加するクロックＶａのそれに比べて充
分に高くなるため、そのトランジスタ９のドレイン電流
がトランジスタ２のそれより多くなり、このトランジス
タ９の昇圧に対する寄与がトランジスタ２のそれより大
きくなる。

【００２１】以上のように、図２に示すスイッチング電
源回路では、一方のトランジスタ２がスイッチングを開
始し、出力電圧Ｖｏが所定値に到達すると、トランジス
タ９もスイッチングを開始して両者でコイル１に供給す
る電流を増大させるので、前記の図１に示したスイッチ
ング電源回路よりも、起動初期の昇圧効率が高く、出力
電圧Ｖｏの立上りが早くなる。

【００２２】図３は図２に示したレベル変換回路８の一
例を示す図である。これは、ｐＭＯＳトランジスタ８１
〜８５、ｎＭＯＳトランジスタ８６〜８８から構成した
もので、電源端子８９に電源電圧Ｖｄｄを、電源端子９
０に出力電圧Ｖｏを印加し、入力端子９１にクロックＶ
ａを入力して、出力端子９２からクロックＶｃを出力す
るようにしたものである。

【００２３】ここでは、トランジスタ８２、８３は常時
オンしている。いま、入力端子９１に電圧Ｖｄｄが入力
すると、トランジスタ８６、８８がオンし、トランジス
タ８１、８７がオフし、出力端子９２の電圧は接地レベ
ル電圧となる。このため、トランジスタ８４がオンし、
点Ａは電圧Ｖｏのレベルになり、これによりトランジス
タ８５がオフする。よって、出力端子９２は接地レベル
を保持する。

【００２４】また、入力端子９１の電圧が接地レベル電
圧になると、トランジスタ８６、８８がオフし、トラン
ジスタ８１、８７がオンし、点Ａは接地レベルとなる。
このため、トランジスタ８５がオンし、出力端子９２が
Ｖｏのレベルになり、これによりトランジスタ８４がオ
フして点Ａは接地レベルを保持し、これによりトランジ
スタ８５のオン状態が保持される。よって、出力端子９
２は接地レベルを保持する。

【００２５】以上から、このレベル変換回路８では、入
力端子９１にＶｄｄの電圧振幅のクロックＶａを入力す
ると、出力端子９２にはこのクロックＶａの位相を反転
したＶｏの電圧振幅のクロックＶｃが出力する。

【００２６】［第３の実施の形態］図４は第３の実施の
形態を示すスイッチング電源回路の回路図である。ここ
ではスイッチング用のトランジスタをトランジスタ２の
みとして、そのゲートにレベル変換回路８で得られるク
ロックＶｃを入力させ、そのレベル変換回路８の電源電
圧として、電源電圧Ｖｄｄを倍昇圧回路１１で倍電圧化
した２Ｖｄｄを使用するようにしたものである。

【００２７】したがって、このスイッチング電源回路で
は、レベル変換回路８から２Ｖｄｄの電圧振幅をもつク
ロックＶｃが出力するので、起動初期時からトランジス
タ２は、Ｖｄｄの電圧振幅のクロックで動作させたとき
に比較して、大きなドレイン電流を流し、コイル１を駆
動するため、出力電圧Ｖｏの立上りが早くなる。

【００２８】図５は倍昇圧回路１１の一例を示す回路図
である。この回路はコンデンサ１１１、１１２、ダイオ
ード１１３、１１４からなるものである。１１５は振幅
が電源電圧Ｖｄｄの動作クロックＶｄが印加するクロッ
ク端子、１１６は電源端子（入力端子）、１１７は出力
端子である。

【００２９】この倍昇圧回路１１では、動作クロックＶ
ｄが接地電位のとき、コンデンサ１１１に図示の極性で
電荷（Ｖｄｄ）が充電し、電圧Ｖｄｄのときその電圧Ｖ
ｄｄにそのコンデンサ１１１に充電されていた電圧Ｖｄ
ｄを加算した電圧がコンデンサ１１２に充電され、これ
が繰り返されるので、出力端子１１７には２Ｖｄｄの電
圧が得られることなる。

【００３０】図４に示したスイッチング電源回路を１チ
ップの半導体集積回路内に作成するとき、チップサイズ
の制約からこの倍昇圧回路１１のコンデンサ１１１、１
１２の容量を大きくできない場合がある。このときは、
電圧保持能力が悪くなり、レベル変換回路８内の貫通電
流（切換時にＣＭＯＳトランジスタを貫通する電流）に
より出力端子１１７に現れる電圧２Ｖｄｄの波形が図６
の（２Ｖｄｄ）に示すように一時的に降下する。しか
し、コイル１に発生する逆起電力はトランジスタ２のゲ
ートに印加するパルスＶｃのローレベル電圧のタイミン
グで発生するので、上記した２Ｖｄｄの一時的な電圧降
下は、コイル１による昇圧動作になんらの影響を与える
こともない。

【００３１】［その他の実施の形態］なお、以上の各実
施の形態では、コイル１を流れる電流をスイッチングす
るためのトランジスタをｎＭＯＳトランジスタとした
が、これに代えてｐＭＯＳトランジスタを使用すること
もできる。このときは、コイル１の片端を接地４に接続
し、ｐＭＯＳトランジスタのソースを電源端子３に接続
し、そのコイル１の他端とｐＭＯＳトランジスタのドレ
インとを共通接続して、その共通接続点と出力端子７と
の間にダイオード６を接続すれば良い。

【００３２】

【発明の効果】以上から、第１、第２の発明によればス
イッチング用のトランジスタを駆動するクロックの電圧
振幅が出力電圧の上昇につれて大きくなり、また第３の
発明によればそのクロックの電圧振幅が初期から電源電
圧よりも大きいので、いずれの場合も昇圧開始時の昇圧
効率が高くなり、出力電圧の迅速な立上りを実現できる
ようになるという利点がある。

【図面の簡単な説明】

【図１】 第１の実施の形態を示すスイッチング電源回
路の回路図である。

【図２】 第２の実施の形態を示すスイッチング電源回
路の回路図である。

【図３】 図２のレベル変換回路の具体的な回路図であ
る。

【図４】 第３の実施の形態を示すスイッチング電源回
路の回路図である。

【図５】 図４の倍昇圧回路の回路図である。

【図６】 図４の回路の動作説明用の波形図である。

【図７】 従来のスイッチング電源回路の回路図であ
る。

【図８】 従来の別の例のスイッチング電源回路の回路
図である。

【符号の説明】

１：コイル、２：ｎＭＯＳトランジスタ、３：電源端
子、４：接地、５：クロック端子、６：ダイオード、
７：出力端子、８：レベル変換回路、９：ｎＭＯＳトラ
ンジスタ、１０：クロック端子、１１：倍昇圧回路。

フロントページの続き (72)発明者 林 浩司 東京都豊島区西池袋１丁目17番10号 株式 会社エヌ・ジェイ・アールセミコンダクタ 内

Claims (3)

【特許請求の範囲】
1. 【請求項１】電源端子と接地端子との間にコイルと第１
   のＭＯＳトランジスタを直列接続すると共に該コイルと
   該第１のＭＯＳトランジスタの共通接続点と出力端子と
   の間に整流素子を接続し、上記第１のＭＯＳトランジス
   タをスイッチングさせて、上記出力端子に上記電源端子
   の電圧よりも大きな電圧を取り出すようにした昇圧型の
   スイッチング電源回路において、 上記第１のＭＯＳトランジスタに並列に第２のＭＯＳト
   ランジスタを接続し、上記第１のＭＯＳトランジスタの
   ゲートを上記電源端子の電圧振幅に対応した振幅のクロ
   ックが入力する第１のクロック端子に接続し、上記第２
   のＭＯＳトランジスタのゲートを上記出力端子に得られ
   る電圧振幅に対応した振幅のクロックが入力する第２の
   クロック端子に接続してなることを特徴とするスイッチ
   ング電源回路。
2. 【請求項２】入力クロックを上記出力端子に得られる電
   圧に対応した振幅のクロックの電圧に変換するレベル変
   換回路を設け、該レベル変換回路の入力端子を上記第１
   のクロック端子に接続し、出力端子を上記第２のクロッ
   ク端子に接続したことを特徴とする請求項１に記載のス
   イッチング電源回路。
3. 【請求項３】電源端子と接地端子との間にコイルとＭＯ
   Ｓトランジスタを直列接続すると共に該コイルと該ＭＯ
   Ｓトランジスタの共通接続点と出力端子との間に整流素
   子を接続し、クロックにより上記ＭＯＳトランジスタを
   スイッチングさせて、上記出力端子に上記電源端子の電
   圧よりも大きな電圧を取り出すようにした昇圧型のスイ
   ッチング電源回路において、 入力電圧を所定倍数に昇圧する昇圧回路と、上記電源端
   子の電圧振幅に対応した振幅のクロックおよび上記昇圧
   回路の出力電圧を入力して上記昇圧回路の出力電圧振幅
   に対応した振幅の出力クロックを出力するレベル変換回
   路とを設け、該レベル変換回路の出力クロックを上記Ｍ
   ＯＳトランジスタのゲートに入力させるようにしたこと
   を特徴とするスイッチング電源回路。