JP3024399B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3024399B2 JP3024399B2 JP4303538A JP30353892A JP3024399B2 JP 3024399 B2 JP3024399 B2 JP 3024399B2 JP 4303538 A JP4303538 A JP 4303538A JP 30353892 A JP30353892 A JP 30353892A JP 3024399 B2 JP3024399 B2 JP 3024399B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charge pump
- output
- substrate
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関
し、ＤＲＡＭ等の基板バイアス発生回路を内蔵する半導
体集積回路において、低い電源電圧で基板バイアス発生
回路を動作させる際に有効な技術に関するものである。
し、ＤＲＡＭ等の基板バイアス発生回路を内蔵する半導
体集積回路において、低い電源電圧で基板バイアス発生
回路を動作させる際に有効な技術に関するものである。
【０００２】
【従来の技術】ＤＲＡＭ等のＭＯＳトランジスタで構成
された半導体集積回路においては、ＭＯＳトランジスタ
のソース・ドレイン領域と基板間の接合容量を小さくす
るためや、アンダーシュート等のノイズにより、ＮＭＯ
Ｓトランジスタのソース・ドレイン領域と基板が順方向
にバイアスされてラッチアップを引き起こしたり、セル
のデータを破壊したりしないように、負の基板電圧が印
加されている。ＤＲＡＭにおいては図５のような基板バ
イアス発生回路が内蔵されている。
された半導体集積回路においては、ＭＯＳトランジスタ
のソース・ドレイン領域と基板間の接合容量を小さくす
るためや、アンダーシュート等のノイズにより、ＮＭＯ
Ｓトランジスタのソース・ドレイン領域と基板が順方向
にバイアスされてラッチアップを引き起こしたり、セル
のデータを破壊したりしないように、負の基板電圧が印
加されている。ＤＲＡＭにおいては図５のような基板バ
イアス発生回路が内蔵されている。
【０００３】１は発振回路であり、発振回路１からは互
いに相補な交流を出力し、この出力によって２系統のチ
ャージポンプ回路を駆動する。片方のチャージポンプ回
路はポンピングキャパシタ１０４と整流素子であるＰチ
ャンネルＭＯＳトランジスタ１０１、１０２で構成され
ており、もう一方のチャージポンプ回路はポンピングキ
ャパシタ１１１と整流素子であるＰチャンネルＭＯＳト
ランジスタ１０８、１０９で構成されている。
いに相補な交流を出力し、この出力によって２系統のチ
ャージポンプ回路を駆動する。片方のチャージポンプ回
路はポンピングキャパシタ１０４と整流素子であるＰチ
ャンネルＭＯＳトランジスタ１０１、１０２で構成され
ており、もう一方のチャージポンプ回路はポンピングキ
ャパシタ１１１と整流素子であるＰチャンネルＭＯＳト
ランジスタ１０８、１０９で構成されている。
【０００４】この基板バイアス発生回路の動作を説明す
る。発振回路１から出力された互いに相補な交流によっ
てポンピングキャパシタ１０４と１１１が逆相で駆動さ
れる。ポンピングキャパシタ１０４に”Ｈ”が入力され
るとノード１０６の電位が上昇する。この時、ポンピン
グキャパシタ１１１には”Ｌ”が入力されてノード１１
３の電位が降下する。ノード１０６とノード１１３の電
位差によってＰチャンネルＭＯＳトランジスタ１０１が
オンし、ノード１０６の電荷がＶＳＳに放出される。引
き続いてポンピングキャパシタ１０４に”Ｌ”が入力さ
れ、ノード１０６の電位が降下する。この時、ポンピン
グキャパシタ１１１には”Ｈ”が入力されてノード１１
３の電位が上昇し、ＰチャンネルＭＯＳトランジスタ１
０１がオフする。ノード１０６の電位が上記のＶＳＳに
放出された電荷分降下するので、基板とノード１０６の
電位差によってＰチャンネルＭＯＳトランジスタ１０２
がオンし、基板の正の電荷がノード１０６に吸い上げら
れる。このような動作をくりかえして基板電流を供給す
る。一方のチャージポンプ回路で基板の電荷を吸い上げ
ている間に、もう一方のチャージポンプ回路で余った電
荷をＶＳＳに放出するので、リップルが少ない基板電流
を供給できる。
る。発振回路１から出力された互いに相補な交流によっ
てポンピングキャパシタ１０４と１１１が逆相で駆動さ
れる。ポンピングキャパシタ１０４に”Ｈ”が入力され
るとノード１０６の電位が上昇する。この時、ポンピン
グキャパシタ１１１には”Ｌ”が入力されてノード１１
３の電位が降下する。ノード１０６とノード１１３の電
位差によってＰチャンネルＭＯＳトランジスタ１０１が
オンし、ノード１０６の電荷がＶＳＳに放出される。引
き続いてポンピングキャパシタ１０４に”Ｌ”が入力さ
れ、ノード１０６の電位が降下する。この時、ポンピン
グキャパシタ１１１には”Ｈ”が入力されてノード１１
３の電位が上昇し、ＰチャンネルＭＯＳトランジスタ１
０１がオフする。ノード１０６の電位が上記のＶＳＳに
放出された電荷分降下するので、基板とノード１０６の
電位差によってＰチャンネルＭＯＳトランジスタ１０２
がオンし、基板の正の電荷がノード１０６に吸い上げら
れる。このような動作をくりかえして基板電流を供給す
る。一方のチャージポンプ回路で基板の電荷を吸い上げ
ている間に、もう一方のチャージポンプ回路で余った電
荷をＶＳＳに放出するので、リップルが少ない基板電流
を供給できる。
【０００５】
【発明が解決しようとする課題】近年、素子の微細化が
進み、ＭＯＳトランジスタにおいては、ゲート酸化膜が
ますます薄くなる傾向にある。ＤＲＡＭ等のＩＣにおい
ては、信頼性の確保のためにゲートに印加される電圧を
低くする必要が生じ、また、消費電力を低減する効果も
得られることなどから、電源電圧（ＶＣＣ）を５.０Ｖ
から３.３Ｖもしくは３.０Ｖに変更したものが開発され
ている。
進み、ＭＯＳトランジスタにおいては、ゲート酸化膜が
ますます薄くなる傾向にある。ＤＲＡＭ等のＩＣにおい
ては、信頼性の確保のためにゲートに印加される電圧を
低くする必要が生じ、また、消費電力を低減する効果も
得られることなどから、電源電圧（ＶＣＣ）を５.０Ｖ
から３.３Ｖもしくは３.０Ｖに変更したものが開発され
ている。
【０００６】基板から正の電荷を吸い出すことによって
生じる基板電流（ＩＢＢ）を基板バイアス発生回路で消
費する消費電流（ＩＣＣ）で割ったものを、基板電流供
給効率とする。上記の基板バイアス発生回路において、
ポンピングキャパシタ１０４の容量をＣ、電源電圧をＶ
ＣＣとすると、ポンピングキャパシタ１０４で１周期の
間に消費される電荷はＣ×ＶＣＣであり、基板からノー
ド１０６に１周期の間に吸い上げられる電荷は、基板電
位をＶＢＢ、ＰチャンネルＭＯＳトランジスタのしきい
値電圧をＶｔｈとすると、Ｃ×（ＶＣＣ＋ＶＢＢ−Ｖｔ
ｈ）となる。基板電流供給効率は理想的には（ＶＣＣ＋
ＶＢＢ−Ｖｔｈ）／ＶＣＣとなるので、基板電流供給効
率は基板電位（ＶＢＢ）が低くなるにしたがって小さく
なる。
生じる基板電流（ＩＢＢ）を基板バイアス発生回路で消
費する消費電流（ＩＣＣ）で割ったものを、基板電流供
給効率とする。上記の基板バイアス発生回路において、
ポンピングキャパシタ１０４の容量をＣ、電源電圧をＶ
ＣＣとすると、ポンピングキャパシタ１０４で１周期の
間に消費される電荷はＣ×ＶＣＣであり、基板からノー
ド１０６に１周期の間に吸い上げられる電荷は、基板電
位をＶＢＢ、ＰチャンネルＭＯＳトランジスタのしきい
値電圧をＶｔｈとすると、Ｃ×（ＶＣＣ＋ＶＢＢ−Ｖｔ
ｈ）となる。基板電流供給効率は理想的には（ＶＣＣ＋
ＶＢＢ−Ｖｔｈ）／ＶＣＣとなるので、基板電流供給効
率は基板電位（ＶＢＢ）が低くなるにしたがって小さく
なる。
【０００７】電源電圧が下がっても、アンダーシュート
等のノイズに対するマージンの確保のため、基板電位を
あまり浅くすることはできない。電源電圧が３.０Ｖで
上記の基板バイアス発生回路を用いて基板電位−２Ｖを
得ようとした場合、ＰチャンネルＭＯＳトランジスタの
しきい値電圧Ｖｔｈを０.７Ｖと仮定すれば、基板電流
供給効率は０.１以下となる。電源電圧が低下したこと
により、基板バイアス発生回路で消費する電流が増加し
てしまう。
等のノイズに対するマージンの確保のため、基板電位を
あまり浅くすることはできない。電源電圧が３.０Ｖで
上記の基板バイアス発生回路を用いて基板電位−２Ｖを
得ようとした場合、ＰチャンネルＭＯＳトランジスタの
しきい値電圧Ｖｔｈを０.７Ｖと仮定すれば、基板電流
供給効率は０.１以下となる。電源電圧が低下したこと
により、基板バイアス発生回路で消費する電流が増加し
てしまう。
【０００８】本発明はこのような課題に鑑みてなされ、
低電源電圧時においても、十分に低い基板電位を効率よ
く供給する基板バイアス発生回路を内蔵した半導体集積
回路を提供することを目的とする。
低電源電圧時においても、十分に低い基板電位を効率よ
く供給する基板バイアス発生回路を内蔵した半導体集積
回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第１のチャージポンプ回路の出力を第
２のチャージポンプ回路でさらにポンピングし、第１の
チャージポンプ回路を駆動する周波数の１／２の周波数
で、第２のチャージポンプ回路を駆動することとした。
に、本発明では、第１のチャージポンプ回路の出力を第
２のチャージポンプ回路でさらにポンピングし、第１の
チャージポンプ回路を駆動する周波数の１／２の周波数
で、第２のチャージポンプ回路を駆動することとした。
【００１０】具体的に説明すると、請求項１の発明は、
第１のチャージポンプ回路と、第１のチャージポンプ回
路の出力をさらにポンピングする、第２のチャージポン
プ回路を備え、第１のチャージポンプ回路は発振回路の
出力で駆動し、第２のチャージポンプ回路は、発振回路
の１／２の周波数で発振する分周回路によって駆動する
ものである。
第１のチャージポンプ回路と、第１のチャージポンプ回
路の出力をさらにポンピングする、第２のチャージポン
プ回路を備え、第１のチャージポンプ回路は発振回路の
出力で駆動し、第２のチャージポンプ回路は、発振回路
の１／２の周波数で発振する分周回路によって駆動する
ものである。
【００１１】請求項３の発明は、上記請求項１の発明に
おいて、第１のチャージポンプ回路と逆相の信号で駆動
される第３のチャージポンプ回路と、第２のチャージポ
ンプ回路と逆相の信号で駆動され、前記第３のチャージ
ポンプ回路の出力をさらにポンピングする、第４のチャ
ージポンプ回路を更に有し、第２および第４のチャージ
ポンプ回路の出力整流ダイオードをそれぞれ第１および
第２のＮチャンネルＭＯＳトランジスタで構成し、前記
第２のチャージポンプ回路を構成する第１のキャパシタ
の出力で、前記第２のＮチャンネルＭＯＳトランジスタ
のゲートを制御し、前記第４のチャージポンプ回路を構
成する第２のキャパシタの出力で、前記第１のＮチャン
ネルＭＯＳトランジスタのゲートを制御すると共に、前
記第１および第２のキャパシタの出力が共に”Ｈ”とな
る期間が発生しないように、前記分周回路の出力信号を
遅延させる遅延回路と、前記分周回路の出力信号と前記
遅延回路の出力信号を入力信号としたＮＡＮＤ回路およ
びＮＯＲ回路と、前記ＮＡＮＤ回路の出力信号を反転す
るインバータ回路を更に有し、前記第２のチャージポン
プ回路と前記第４のチャージポンプ回路を、一方は前記
ＮＯＲ回路の出力で駆動し、他方は前記インバータ回路
の出力で駆動するものである。
おいて、第１のチャージポンプ回路と逆相の信号で駆動
される第３のチャージポンプ回路と、第２のチャージポ
ンプ回路と逆相の信号で駆動され、前記第３のチャージ
ポンプ回路の出力をさらにポンピングする、第４のチャ
ージポンプ回路を更に有し、第２および第４のチャージ
ポンプ回路の出力整流ダイオードをそれぞれ第１および
第２のＮチャンネルＭＯＳトランジスタで構成し、前記
第２のチャージポンプ回路を構成する第１のキャパシタ
の出力で、前記第２のＮチャンネルＭＯＳトランジスタ
のゲートを制御し、前記第４のチャージポンプ回路を構
成する第２のキャパシタの出力で、前記第１のＮチャン
ネルＭＯＳトランジスタのゲートを制御すると共に、前
記第１および第２のキャパシタの出力が共に”Ｈ”とな
る期間が発生しないように、前記分周回路の出力信号を
遅延させる遅延回路と、前記分周回路の出力信号と前記
遅延回路の出力信号を入力信号としたＮＡＮＤ回路およ
びＮＯＲ回路と、前記ＮＡＮＤ回路の出力信号を反転す
るインバータ回路を更に有し、前記第２のチャージポン
プ回路と前記第４のチャージポンプ回路を、一方は前記
ＮＯＲ回路の出力で駆動し、他方は前記インバータ回路
の出力で駆動するものである。
【００１２】請求項４の発明は、上記請求項１の発明に
おいて、基板電位に応じて、基板電位がある電位以上で
は”Ｈ”、基板電位がある電位以下では”Ｌ”を出力す
る基板電位検出回路と、前記基板電位検出回路の”Ｌ”
レベル出力を基板電位に変換するレベルシフト回路と、
前記第１のチャージポンプ回路の出力端子と基板との接
続を制御するＭＯＳトランジスタスイッチを更に有し、
前記レベルシフト回路の出力信号が前記ＭＯＳトランジ
スタスイッチの制御信号として用いられ、前記基板電位
検出回路の出力信号が、前記発振回路の出力を前記分周
回路に伝達する回路の制御信号として用いられる。
おいて、基板電位に応じて、基板電位がある電位以上で
は”Ｈ”、基板電位がある電位以下では”Ｌ”を出力す
る基板電位検出回路と、前記基板電位検出回路の”Ｌ”
レベル出力を基板電位に変換するレベルシフト回路と、
前記第１のチャージポンプ回路の出力端子と基板との接
続を制御するＭＯＳトランジスタスイッチを更に有し、
前記レベルシフト回路の出力信号が前記ＭＯＳトランジ
スタスイッチの制御信号として用いられ、前記基板電位
検出回路の出力信号が、前記発振回路の出力を前記分周
回路に伝達する回路の制御信号として用いられる。
【００１３】
【作用】請求項１の発明によれば、第１のチャージポン
プ回路の１／２の周波数で駆動される、第２のチャージ
ポンプ回路で、第１のチャージポンプ回路の出力をさら
にポンピングするので、第１のチャージポンプ回路によ
る、第１のチャージポンプ回路出力ノードの電荷の排出
が完了してから、第２のチャージポンプ回路によって、
前記ノードに基板の電荷が吸い上られ、効率よく、低い
基板電位を発生できる。
プ回路の１／２の周波数で駆動される、第２のチャージ
ポンプ回路で、第１のチャージポンプ回路の出力をさら
にポンピングするので、第１のチャージポンプ回路によ
る、第１のチャージポンプ回路出力ノードの電荷の排出
が完了してから、第２のチャージポンプ回路によって、
前記ノードに基板の電荷が吸い上られ、効率よく、低い
基板電位を発生できる。
【００１４】請求項３の発明によれば、２系統のチャー
ジポンプ回路列は相補的な交流で駆動されるので、例え
ば、第１のチャージポンプ回路出力ノードが”Ｌ”レベ
ルになった場合、第３のチャージポンプ回路出力ノード
は”Ｈ”レベルになり、第２のＮチャンネルＭＯＳトラ
ンジスタがオン状態となるので、第１のチャージポンプ
回路出力ノードに現れた”Ｌ”レベルの電位は、ロスす
ることなく基板に伝達される。また、第１のチャージポ
ンプ回路出力ノードと第３のチャージポンプ回路出力ノ
ードの電位が同時に”Ｈ”レベルとならないように制御
されているので、第１叉は第３のチャージポンプ回路出
力ノードから基板に、正の電荷が逆流することはない。
ジポンプ回路列は相補的な交流で駆動されるので、例え
ば、第１のチャージポンプ回路出力ノードが”Ｌ”レベ
ルになった場合、第３のチャージポンプ回路出力ノード
は”Ｈ”レベルになり、第２のＮチャンネルＭＯＳトラ
ンジスタがオン状態となるので、第１のチャージポンプ
回路出力ノードに現れた”Ｌ”レベルの電位は、ロスす
ることなく基板に伝達される。また、第１のチャージポ
ンプ回路出力ノードと第３のチャージポンプ回路出力ノ
ードの電位が同時に”Ｈ”レベルとならないように制御
されているので、第１叉は第３のチャージポンプ回路出
力ノードから基板に、正の電荷が逆流することはない。
【００１５】請求項４の発明によれば、基板電位検出回
路の出力信号によって、第１、第３のチャージポンプ回
路の出力と基板との接続の制御と、発振回路の出力信号
を分周回路に伝達する回路を制御するので、第１、第３
のチャージポンプ回路のみで基板電位を発生するか、第
１、第３のチャージポンプ回路の出力をそれぞれ第２、
第４のチャージポンプ回路で更にポンピングして基板電
位を発生するか、基板電位のレベルにより選択すること
ができる。
路の出力信号によって、第１、第３のチャージポンプ回
路の出力と基板との接続の制御と、発振回路の出力信号
を分周回路に伝達する回路を制御するので、第１、第３
のチャージポンプ回路のみで基板電位を発生するか、第
１、第３のチャージポンプ回路の出力をそれぞれ第２、
第４のチャージポンプ回路で更にポンピングして基板電
位を発生するか、基板電位のレベルにより選択すること
ができる。
【００１６】
【実施例】以下、本発明の実施例に係る半導体集積回路
について詳細に説明する。
について詳細に説明する。
【００１７】（実施例１）図１は本発明の第１の実施例
に係る基板バイアス発生回路である。
に係る基板バイアス発生回路である。
【００１８】同図において１は発振回路、２は発振回路
１の出力信号を１／２の周波数に変換する分周回路であ
る。ＰチャンネルＭＯＳトランジスタ１０１、１０２と
ポンピングキャパシタ１０４で第１のチャージポンプ回
路を構成し、ＰチャンネルＭＯＳトランジスタ１０３と
ポンピングキャパシタ１０５で第２のチャージポンプ回
路を構成している。第１、第２のチャージポンプ回路と
類似した構成の第３、第４のチャージポンプ回路がさら
に設けられている。
１の出力信号を１／２の周波数に変換する分周回路であ
る。ＰチャンネルＭＯＳトランジスタ１０１、１０２と
ポンピングキャパシタ１０４で第１のチャージポンプ回
路を構成し、ＰチャンネルＭＯＳトランジスタ１０３と
ポンピングキャパシタ１０５で第２のチャージポンプ回
路を構成している。第１、第２のチャージポンプ回路と
類似した構成の第３、第４のチャージポンプ回路がさら
に設けられている。
【００１９】発振回路１からは互いに相補的な交流を出
力し、ポンピングキャパシタ１０４と１１１を逆位相で
駆動する。ポンピングキャパシタ１０４に”Ｈ”が入力
されると、ノード１０６の電位を持ち上げようとし、同
時にポンピングキャパシタ１１１には”Ｌ”が入力され
て、ノード１１３の電位が下がり、トランジスタ１０１
はオン状態となる。したがって、ノード１０６はポンピ
ングキャパシタ１０４によってチャージアップされる
が、電位がＶＳＳより上がらず、余分な電荷がＶＳＳに
放出される。引き続いてポンピングキャパシタ１０４
に”Ｌ”が入力されると、ノード１０６の電位を引き下
げようとし、同時にポンピングキャパシタ１１１には”
Ｈ”が入力されて、ノード１１３の電位が上がり、トラ
ンジスタ１０１はオフ状態となる。したがって、ノード
１０６にはＶＳＳから正の電荷が流入することはなく、
ノード１０６の電位が下がり、ダイオード形態のＰチャ
ンネルＭＯＳトランジスタ１０２がオン状態となり、ノ
ード１０７の電荷が吸い上げられる。以上の動作を１サ
イクルとして、第１のチャージポンプ回路によって、ノ
ード１０７に負の電圧を発生する。
力し、ポンピングキャパシタ１０４と１１１を逆位相で
駆動する。ポンピングキャパシタ１０４に”Ｈ”が入力
されると、ノード１０６の電位を持ち上げようとし、同
時にポンピングキャパシタ１１１には”Ｌ”が入力され
て、ノード１１３の電位が下がり、トランジスタ１０１
はオン状態となる。したがって、ノード１０６はポンピ
ングキャパシタ１０４によってチャージアップされる
が、電位がＶＳＳより上がらず、余分な電荷がＶＳＳに
放出される。引き続いてポンピングキャパシタ１０４
に”Ｌ”が入力されると、ノード１０６の電位を引き下
げようとし、同時にポンピングキャパシタ１１１には”
Ｈ”が入力されて、ノード１１３の電位が上がり、トラ
ンジスタ１０１はオフ状態となる。したがって、ノード
１０６にはＶＳＳから正の電荷が流入することはなく、
ノード１０６の電位が下がり、ダイオード形態のＰチャ
ンネルＭＯＳトランジスタ１０２がオン状態となり、ノ
ード１０７の電荷が吸い上げられる。以上の動作を１サ
イクルとして、第１のチャージポンプ回路によって、ノ
ード１０７に負の電圧を発生する。
【００２０】このようにして作られた負の電圧を第２の
チャージポンプ回路でさらに引き下げる。この際、ポン
ピングキャパシタ１０５に”Ｌ”が入力され、ノード１
０７に基板の電荷を吸い上げを開始する時のノード１０
７の電位と、ポンピングキャパシタ１０５に”Ｈ”が入
力され、ノード１０７をチャージアップし終えた時のノ
ード１０７の電位が等しければ、第２のチャージポンプ
回路でロスすることなく、基板に負の電圧を供給でき
る。したがって、第２のチャージポンプ回路を第１のチ
ャージポンプ回路の２倍の周期で動作させればよい。こ
の時、発生可能な基板電位は−（２ＶＣＣ−２Ｖｔｈ）
である（ＶＣＣは電源電圧、ＶｔｈはＰチャンネルＭＯ
Ｓトタンジスタのしきい値電圧）。
チャージポンプ回路でさらに引き下げる。この際、ポン
ピングキャパシタ１０５に”Ｌ”が入力され、ノード１
０７に基板の電荷を吸い上げを開始する時のノード１０
７の電位と、ポンピングキャパシタ１０５に”Ｈ”が入
力され、ノード１０７をチャージアップし終えた時のノ
ード１０７の電位が等しければ、第２のチャージポンプ
回路でロスすることなく、基板に負の電圧を供給でき
る。したがって、第２のチャージポンプ回路を第１のチ
ャージポンプ回路の２倍の周期で動作させればよい。こ
の時、発生可能な基板電位は−（２ＶＣＣ−２Ｖｔｈ）
である（ＶＣＣは電源電圧、ＶｔｈはＰチャンネルＭＯ
Ｓトタンジスタのしきい値電圧）。
【００２１】図２は本実施例の基板バイアス発生回路
と、従来型の基板バイアス発生回路の基板電流供給効率
をスパイスシミュレーションによって比較したグラフで
ある。
と、従来型の基板バイアス発生回路の基板電流供給効率
をスパイスシミュレーションによって比較したグラフで
ある。
【００２２】電源電圧を３.０Ｖ、ＰチャンネルＭＯＳ
トランジスタのしきい値電圧を０.７Ｖとすると、基板
電位が−１.５Ｖ付近で従来の基板バイアス発生回路よ
りも、本発明の基板バイアス発生回路の基板電流供給効
率の方がよくなり、従来の基板バイアス発生回路では、
上記の条件では、基板電位−２Ｖを発生できないが、本
発明の基板バイアス発生回路では、基板電流供給効率２
０％で、基板電位−２Ｖを発生できる。
トランジスタのしきい値電圧を０.７Ｖとすると、基板
電位が−１.５Ｖ付近で従来の基板バイアス発生回路よ
りも、本発明の基板バイアス発生回路の基板電流供給効
率の方がよくなり、従来の基板バイアス発生回路では、
上記の条件では、基板電位−２Ｖを発生できないが、本
発明の基板バイアス発生回路では、基板電流供給効率２
０％で、基板電位−２Ｖを発生できる。
【００２３】（実施例２）図３は第２および第４のチャ
ージポンプ回路と、これらを駆動する回路の変形例を示
す回路図である。図１に示すように、第２および第４の
チャージポンプ回路の整流素子は、ダイオード形態のＰ
チャンネルＭＯＳトランジスタで構成されているので、
基板の電位は、ノード１０７、１１４の電位よりも、Ｐ
チャンネルＭＯＳトランジスタのしきい値電圧だけ高く
なる。そこで、第２および第４のチャージポンプ回路の
整流素子をそれぞれＮチャンネルＭＯＳトランジスタ１
１５、１１６で構成し、ＮチャンネルＭＯＳトランジス
タ１１５のゲートはノード１１４と接続し、Ｎチャンネ
ルＭＯＳトランジスタ１１６のゲートはノード１０７と
接続する。このような構成にすれば、第２のチャージポ
ンプ回路と第４のチャージポンプ回路が逆位相で駆動さ
れるので、ノード１０７に”Ｌ”が現れたときは、ノー
ド１１４は”Ｈ”になり、ＮチャンネルＭＯＳトランジ
スタ１１５がオン状態となって、ノード１０７の電位が
基板にトランジスタのしきい値電圧に関わらずロスなく
伝達される。
ージポンプ回路と、これらを駆動する回路の変形例を示
す回路図である。図１に示すように、第２および第４の
チャージポンプ回路の整流素子は、ダイオード形態のＰ
チャンネルＭＯＳトランジスタで構成されているので、
基板の電位は、ノード１０７、１１４の電位よりも、Ｐ
チャンネルＭＯＳトランジスタのしきい値電圧だけ高く
なる。そこで、第２および第４のチャージポンプ回路の
整流素子をそれぞれＮチャンネルＭＯＳトランジスタ１
１５、１１６で構成し、ＮチャンネルＭＯＳトランジス
タ１１５のゲートはノード１１４と接続し、Ｎチャンネ
ルＭＯＳトランジスタ１１６のゲートはノード１０７と
接続する。このような構成にすれば、第２のチャージポ
ンプ回路と第４のチャージポンプ回路が逆位相で駆動さ
れるので、ノード１０７に”Ｌ”が現れたときは、ノー
ド１１４は”Ｈ”になり、ＮチャンネルＭＯＳトランジ
スタ１１５がオン状態となって、ノード１０７の電位が
基板にトランジスタのしきい値電圧に関わらずロスなく
伝達される。
【００２４】さらに、分周回路２の出力と、分周回路２
の出力を遅延回路３で遅延させた信号のＮＯＲ出力と、
分周回路２の出力と、分周回路２の出力を遅延回路３で
遅延させた信号のＮＡＮＤ出力を反転させた信号で、第
２のチャージポンプ回路と第４のチャージポンプ回路を
駆動する。分周回路２から”Ｈ”が出力されると、ＮＯ
Ｒ回路の出力はただちに”Ｌ”に遷移し、ＮＡＮＤ回路
の出力を反転させた信号は、遅延回路３で設定された遅
延時間だけ遅れて”Ｈ”に遷移する。分周回路２から”
Ｌ”が出力されると、ＮＯＲ回路の出力は遅延回路３で
設定された遅延時間だけ遅れて”Ｈ”に遷移し、ＮＡＮ
Ｄ回路の出力を反転させた信号はただちに”Ｌ”に遷移
する。したがって、ノード１０７とノード１１４が同時
に”Ｈ”となる期間が存在しないので、基板にノード１
０７、１１４の電荷が逆流することはない。
の出力を遅延回路３で遅延させた信号のＮＯＲ出力と、
分周回路２の出力と、分周回路２の出力を遅延回路３で
遅延させた信号のＮＡＮＤ出力を反転させた信号で、第
２のチャージポンプ回路と第４のチャージポンプ回路を
駆動する。分周回路２から”Ｈ”が出力されると、ＮＯ
Ｒ回路の出力はただちに”Ｌ”に遷移し、ＮＡＮＤ回路
の出力を反転させた信号は、遅延回路３で設定された遅
延時間だけ遅れて”Ｈ”に遷移する。分周回路２から”
Ｌ”が出力されると、ＮＯＲ回路の出力は遅延回路３で
設定された遅延時間だけ遅れて”Ｈ”に遷移し、ＮＡＮ
Ｄ回路の出力を反転させた信号はただちに”Ｌ”に遷移
する。したがって、ノード１０７とノード１１４が同時
に”Ｈ”となる期間が存在しないので、基板にノード１
０７、１１４の電荷が逆流することはない。
【００２５】（実施例３）図４は本発明の第３の実施例
に係り、基板電位によって基板電位の発生方法を変更す
る基板バイアス発生回路である。図２に示すように、基
板電位が高い間は、従来のように、チャージポンプ回路
１段のみで基板電位を発生した方が基板電流供給効率が
よい。基板電位が低くなると、１段目のチャージポンプ
回路の出力をさらに２段目のチャージポンプ回路でポン
ピングした方が基板電流供給効率がよくなる。したがっ
て、基板電位が高い間は従来のように、チャージポンプ
回路１段のみで基板電位を発生し、１段目のチャージポ
ンプ回路の出力をさらに２段目のチャージポンプ回路で
ポンピングした方が、基板電流供給効率がよくなるレベ
ルまで基板電位が低くなると、１段目のチャージポンプ
回路の出力をさらに２段目のチャージポンプ回路でポン
ピングして、基板電位を供給する構成とすれば、最も効
率よく基板電位を発生できる。
に係り、基板電位によって基板電位の発生方法を変更す
る基板バイアス発生回路である。図２に示すように、基
板電位が高い間は、従来のように、チャージポンプ回路
１段のみで基板電位を発生した方が基板電流供給効率が
よい。基板電位が低くなると、１段目のチャージポンプ
回路の出力をさらに２段目のチャージポンプ回路でポン
ピングした方が基板電流供給効率がよくなる。したがっ
て、基板電位が高い間は従来のように、チャージポンプ
回路１段のみで基板電位を発生し、１段目のチャージポ
ンプ回路の出力をさらに２段目のチャージポンプ回路で
ポンピングした方が、基板電流供給効率がよくなるレベ
ルまで基板電位が低くなると、１段目のチャージポンプ
回路の出力をさらに２段目のチャージポンプ回路でポン
ピングして、基板電位を供給する構成とすれば、最も効
率よく基板電位を発生できる。
【００２６】基板は、第２、第４のチャージポンプ回路
の出力と接続されているが、ＮチャンネルＭＯＳトラン
ジスタ１１７、１１８を介して、ノード１０７、１１４
とも接続されている。レベルシフト回路４は基板電位検
出回路５から出された振幅ＶＣＣ−ＶＳＳの信号を、振
幅ＶＣＣ−ＶＢＢの信号に変換し、この信号でＮチャン
ネルＭＯＳトランジスタスイッチ１１７、１１８を制御
する。
の出力と接続されているが、ＮチャンネルＭＯＳトラン
ジスタ１１７、１１８を介して、ノード１０７、１１４
とも接続されている。レベルシフト回路４は基板電位検
出回路５から出された振幅ＶＣＣ−ＶＳＳの信号を、振
幅ＶＣＣ−ＶＢＢの信号に変換し、この信号でＮチャン
ネルＭＯＳトランジスタスイッチ１１７、１１８を制御
する。
【００２７】基板電位検出回路５は、１段目のチャージ
ポンプ回路の出力をさらに２段目のチャージポンプ回路
でポンピングした方が基板電流供給効率がよくなるレベ
ルに基板電位が達すると、”Ｌ”を出力し、この”Ｌ”
信号をレベルシフト回路４で基板電位に変換する。すな
わち、１段目のチャージポンプ回路の出力をさらに２段
目のチャージポンプ回路でポンピングした方が基板電流
供給効率がよくなるレベルに基板電位が達すると、Ｎチ
ャンネルＭＯＳトランジスタ１１７、１１８のゲートに
基板電位が印加され、ＮチャンネルＭＯＳトランジスタ
１１７、１１８がオフ状態となり、基板とノード１０
７、１１４が切り離される。また、発振回路１の出力
は、基板電位検出回路５の出力が”Ｌ”となることによ
って、分周回路２に伝えられる。
ポンプ回路の出力をさらに２段目のチャージポンプ回路
でポンピングした方が基板電流供給効率がよくなるレベ
ルに基板電位が達すると、”Ｌ”を出力し、この”Ｌ”
信号をレベルシフト回路４で基板電位に変換する。すな
わち、１段目のチャージポンプ回路の出力をさらに２段
目のチャージポンプ回路でポンピングした方が基板電流
供給効率がよくなるレベルに基板電位が達すると、Ｎチ
ャンネルＭＯＳトランジスタ１１７、１１８のゲートに
基板電位が印加され、ＮチャンネルＭＯＳトランジスタ
１１７、１１８がオフ状態となり、基板とノード１０
７、１１４が切り離される。また、発振回路１の出力
は、基板電位検出回路５の出力が”Ｌ”となることによ
って、分周回路２に伝えられる。
【００２８】したがって、基板電位検出回路５の出力
が”Ｌ”になると、基板とノード１０７、１１４が切り
離されるとともに、第２、第４のチャージポンプ回路が
駆動され、１段目のチャージポンプ回路の出力をさらに
２段目のチャージポンプ回路でポンピングするという構
成で基板電位を発生する。
が”Ｌ”になると、基板とノード１０７、１１４が切り
離されるとともに、第２、第４のチャージポンプ回路が
駆動され、１段目のチャージポンプ回路の出力をさらに
２段目のチャージポンプ回路でポンピングするという構
成で基板電位を発生する。
【００２９】
【発明の効果】以上説明してきたとおり、請求項１の発
明によれば、第１のチャージポンプ回路の出力を第２の
チャージポンプ回路でさらにポンピングし、第１のチャ
ージポンプ回路を駆動する周波数の１／２の周波数で第
２のチャージポンプ回路を駆動するので、電源電圧３.
０Ｖで基板電位が−２.０Ｖの場合において、基板電流
を２０％の効率で発生させることが可能であり、電源電
圧の低電圧化に対応できる。
明によれば、第１のチャージポンプ回路の出力を第２の
チャージポンプ回路でさらにポンピングし、第１のチャ
ージポンプ回路を駆動する周波数の１／２の周波数で第
２のチャージポンプ回路を駆動するので、電源電圧３.
０Ｖで基板電位が−２.０Ｖの場合において、基板電流
を２０％の効率で発生させることが可能であり、電源電
圧の低電圧化に対応できる。
【００３０】請求項３の発明によれば、２系統のチャー
ジポンプ回路列の、基板への出力を整流する素子は、Ｎ
チャンネルＭＯＳトランジスタ１１５、１１６で構成さ
れ、ＮチャンネルＭＯＳトランジスタ１１５、１１６の
ゲートは、電位が同時に”Ｈ”レベルとならないように
制御された、ノード１０７、１１４にそれぞれ接続され
ているので、電圧のロスがなく、また、電荷が逆流する
ことなしにノード１０７、１１４の電位を基板に伝達で
きる。
ジポンプ回路列の、基板への出力を整流する素子は、Ｎ
チャンネルＭＯＳトランジスタ１１５、１１６で構成さ
れ、ＮチャンネルＭＯＳトランジスタ１１５、１１６の
ゲートは、電位が同時に”Ｈ”レベルとならないように
制御された、ノード１０７、１１４にそれぞれ接続され
ているので、電圧のロスがなく、また、電荷が逆流する
ことなしにノード１０７、１１４の電位を基板に伝達で
きる。
【００３１】請求項４の発明によれば、基板電位検出回
路の出力信号によって、ＮチャンネルＭＯＳトランジス
タ１１７、１１８の制御と、発振回路の出力信号を分周
回路に伝達する回路を制御を行うので、基板電位に応じ
て、最適の基板電流供給効率が得られる。
路の出力信号によって、ＮチャンネルＭＯＳトランジス
タ１１７、１１８の制御と、発振回路の出力信号を分周
回路に伝達する回路を制御を行うので、基板電位に応じ
て、最適の基板電流供給効率が得られる。
【図１】本発明の第１の実施例に係る基板バイアス発生
回路
回路
【図２】同実施例の基板バイアス発生回路と、従来型の
基板バイアス発生回路の基板電流供給効率をスパイスシ
ミュレーションによって比較した特性図
基板バイアス発生回路の基板電流供給効率をスパイスシ
ミュレーションによって比較した特性図
【図３】本発明の第２の実施例に係る第２および第４の
チャージポンプ回路と、これらを駆動する回路の変形例
を示す回路図
チャージポンプ回路と、これらを駆動する回路の変形例
を示す回路図
【図４】本発明の第３の実施例に係る基板電位によって
基板電位の発生方法を変更する基板バイアス発生回路
基板電位の発生方法を変更する基板バイアス発生回路
【図５】従来の基板バイアス発生回路
１ 発振回路 ２ 分周回路 ３ 遅延回路 ４ レベルシフト回路 ５ 基板電位検出回路 １０１〜１０３,１０８,１０９,１１０ Ｐチャンネル
ＭＯＳトランジスタ １０４、１１１ ポンピングキャパシタ １０５、１１２ 第１および第２のキャパシタ １１５〜１１８ ＮチャンネルＭＯＳトランジスタ
ＭＯＳトランジスタ １０４、１１１ ポンピングキャパシタ １０５、１１２ 第１および第２のキャパシタ １１５〜１１８ ＮチャンネルＭＯＳトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 11/40 - 11/406 H03K 19/094 H01L 27/04 H02M 3/07
Claims (4)
- 【請求項１】第１のチャージポンプ回路と、 前記第１のチャージポンプ回路の出力をさらにポンピン
グする第２のチャージポンプ回路と、 前記第１のチャージポンプ回路を駆動する発振周波数を
出力する発振回路と、 前記第２のチャージポンプ回路を駆動する前記発振回路
の１／２の周波数を出力する分周回路とを備えた半導体
集積回路。 - 【請求項２】請求項１記載の第１のチャージポンプ回路
と逆相の信号で駆動される第３のチャージポンプ回路
と、第２のチャージポンプ回路と逆相の信号で駆動さ
れ、前記第３のチャージポンプ回路の出力をさらにポン
ピングする、第４のチャージポンプ回路を更に有した半
導体集積回路。 - 【請求項３】請求項２記載の第２および第４のチャージ
ポンプ回路の出力整流ダイオードをそれぞれ第１および
第２のＮチャンネルＭＯＳトランジスタで構成し、前記
第２のチャージポンプ回路を構成する第１のキャパシタ
の出力で、前記第２のＮチャンネルＭＯＳトランジスタ
のゲートを制御し、前記第４のチャージポンプ回路を構
成する第２のキャパシタの出力で、前記第１のＮチャン
ネルＭＯＳトランジスタのゲートを制御すると共に、 第１および第２のキャパシタの出力が共に”Ｈ”となる
期間が発生しないように、前記分周回路の出力信号を遅
延させる遅延回路と、 前記分周回路の出力信号と前記遅延回路の出力信号を入
力信号としたＮＡＮＤ回路およびＮＯＲ回路と、 前記ＮＡＮＤ回路の出力信号を反転するインバータ回路
を更に有し、 前記第２のチャージポンプ回路と前記第４のチャージポ
ンプ回路を、一方は前記ＮＯＲ回路の出力で駆動し、他
方は前記インバータ回路の出力で駆動することを特徴と
する半導体集積回路。 - 【請求項４】請求項１記載の半導体集積回路において、
基板電位に応じて、基板電位がある電位以上では”
Ｈ”、基板電位がある電位以下では”Ｌ”を出力する基
板電位検出回路と、 前記基板電位検出回路の”Ｌ”レベル出力を基板電位に
変換するレベルシフト回路と、 前記第１のチャージポンプ回路の出力端子と基板との接
続を制御するＭＯＳトランジスタスイッチを更に有し、 前記レベルシフト回路の出力信号が前記ＭＯＳトランジ
スタスイッチの制御信号として用いられ、前記基板電位
検出回路の出力信号が、前記発振回路の出力を前記分周
回路に伝達する回路の制御信号として用いられることを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4303538A JP3024399B2 (ja) | 1992-11-13 | 1992-11-13 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4303538A JP3024399B2 (ja) | 1992-11-13 | 1992-11-13 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06150652A JPH06150652A (ja) | 1994-05-31 |
| JP3024399B2 true JP3024399B2 (ja) | 2000-03-21 |
Family
ID=17922205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4303538A Expired - Fee Related JP3024399B2 (ja) | 1992-11-13 | 1992-11-13 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024399B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100239697B1 (ko) * | 1996-09-16 | 2000-01-15 | 김영환 | 디램의 백바이어스 전압 발생회로 |
| US6107863A (en) * | 1997-02-03 | 2000-08-22 | Matsushita Electric Industrial Co., Ltd. | Charge pump circuit and logic circuit |
| KR100347140B1 (ko) * | 1999-12-31 | 2002-08-03 | 주식회사 하이닉스반도체 | 전압 변환 회로 |
| JP2002056678A (ja) * | 2000-08-14 | 2002-02-22 | Mitsubishi Electric Corp | 基板バイアス電圧発生回路 |
| US7494066B2 (en) | 2003-12-19 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4440058B2 (ja) | 2004-09-28 | 2010-03-24 | パナソニック株式会社 | 半導体集積回路 |
| JP4576199B2 (ja) | 2004-10-19 | 2010-11-04 | パナソニック株式会社 | 降圧電圧出力回路 |
| JP5137545B2 (ja) | 2006-12-25 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法 |
| EP2019425A1 (en) | 2007-07-27 | 2009-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5248240B2 (ja) | 2007-08-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6538902B2 (ja) * | 2018-02-14 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1992
- 1992-11-13 JP JP4303538A patent/JP3024399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06150652A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501325B1 (en) | Low voltage supply higher efficiency cross-coupled high voltage charge pumps | |
| US6121822A (en) | Charge pump circuit for generating a substrated bias | |
| EP0485016B1 (en) | Integrated charge pump circuit with back bias voltage reduction | |
| US7602233B2 (en) | Voltage multiplier with improved efficiency | |
| KR100922681B1 (ko) | 차지 펌프 회로 | |
| US6294948B1 (en) | Voltage pump with diode for pre-charge | |
| US7466187B2 (en) | Booster circuit | |
| US6208197B1 (en) | Internal charge pump voltage limit control | |
| US5877635A (en) | Full-swing buffer circuit with charge pump | |
| JPH06261538A (ja) | 高電圧チャ−ジ・ポンプ | |
| JP3024399B2 (ja) | 半導体集積回路 | |
| US6366482B1 (en) | Voltage conversion circuit | |
| JP2806717B2 (ja) | チャージポンプ回路 | |
| JP2002084739A (ja) | チャージポンプ回路 | |
| EP0801840A1 (en) | High efficiency voltage doubler | |
| JPH06217527A (ja) | 高効率ｎチャネルチャージポンプ | |
| JP2000182373A (ja) | チャージポンプ回路、昇圧回路及び半導体記憶装置 | |
| JP2704459B2 (ja) | 半導体集積回路装置 | |
| KR100294584B1 (ko) | 반도체메모리장치의기판바이어스전압발생회로 | |
| JPH0582145B2 (ja) | ||
| JPH09294367A (ja) | 電圧供給回路 | |
| JPH0430207B2 (ja) | ||
| EP0813751B1 (en) | Series capacitor charge pump | |
| EP0109004B1 (en) | Low power clock generator | |
| US20240097564A1 (en) | Charge pump circuit and drive device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |