JP4173115B2

JP4173115B2 - スイッチング電源制御用半導体装置

Info

Publication number: JP4173115B2
Application number: JP2004052585A
Authority: JP
Inventors: 哲司山下
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-02-27
Filing date: 2004-02-27
Publication date: 2008-10-29
Anticipated expiration: 2024-02-27
Also published as: JP2005245142A; US7259973B2; CN1661898A; CN100380797C; US20050189821A1

Description

本発明は、スイッチング電源の出力電圧をスイッチング動作により制御するスイッチング電源制御用半導体装置に関するものである。

従来から、家電製品等の一般家庭用機器には、その電源装置として、消費電力の低減化による電力効率の向上等の目的から、半導体（トランジスタなどのスイッチング素子）によるスイッチング動作を利用して出力電圧を制御（安定化など）するスイッチング電源制御用半導体装置を用いたスイッチング電源装置が広く用いられている。

特に近年、さらに地球温暖化防止対策の見地から、家電製品等の機器においては、それらの動作待機（スタンバイ）時における消費電力削減が注目され、スタンバイ時における消費電力がより低いスイッチング電源装置が強く要求されている。

この要求に応えるため、例えば、機器の通常動作状態（通常モード）における定格負荷時に電源供給するための主電源用のスイッチング電源装置と、それとは別個に独立させて、機器の待機動作状態（待機モード）におけるスタンバイ時に電源供給するためのスタンバイ専用のスイッチング電源装置とを設け、機器のスタンバイ時にはスタンバイ専用のスイッチング電源装置から電源供給し、定格負荷時には主電源用のスイッチング電源装置から電源供給するというように、機器の動作モードによって、２つのスイッチング電源装置を使い分ける電源システム等が開発されている。

しかし、前述の電源システムでは、２つのスイッチング電源装置（コンバータ）を必要とすることから、スイッチング電源制御用半導体装置等を含む回路全体のコストが高くなるという欠点があった。したがって、コストを抑えなければならない要請が強い場合等には、１つのスイッチング電源装置（コンバータ）で構成できる電源システムを採用することが多かった。この場合、このスイッチング電源装置としては、電源の効率およびノイズの面から部分共振型が多く用いられてきた。
特開２００２−３１５３３３号公報

しかしながら上記のような従来のスイッチング電源制御用半導体装置では、待機時などの軽負荷時には、スイッチング素子に流れる電流は低減されるようになっているが、スイッチング電源制御用半導体装置の内部回路電流はトランスを介して常に供給する必要がある。従って、スイッチング素子に流れる電流を含めてスイッチング電源に流れる電流をゼロにすることはできないため、無負荷時でも、ある大きさの電流が流れる。従って、無負荷時でも、スイッチング素子でのスイッチング動作によって損失が発生することになり、負荷が軽くなるほどこのスイッチング素子での損失の割合が大きくなる。その結果、スイッチング電源の電力効率が低下するため、電源の待機時の省電力化という要望を実現できないという問題がある。

また、上記背景技術で列挙した部分共振型のスイッチング電源装置には、以下に示す問題点があった。つまり、スイッチング電源装置は、軽負荷時に発振周波数が高くなるため、スイッチング損失が大きくなり、待機モード（スタンバイモード）の効率が低下するといった問題点などである。

上記したスタンバイモードにおける効率低下問題に対する解消案として、外部からのスタンバイ信号により、スイッチング動作を間欠的なものにするといった方法も考えられる。しかし、スタンバイモードで電源を間欠的に発振させるためには、高価な発振回路を別個独立に設ける必要があるといったコスト的な問題点もあった。更に、間欠発振させる周期およびデューティが不適切であると、出力電圧のリップルが大きくなり実用に耐えられなくなるといった問題点もあった。

さらに他の従来技術（例えば、特許文献１を参照）では、電源の二次側の負荷状態をマイコンにより検出し、その信号を受け、待機モードに移行し、商用周波数に応じて間欠発振する制御技術を取り入れているが、負荷の状況に応じて、スイッチング動作間欠時の発振周波数を変化させることができないため、待機時の電源効率の改善ということに関しては、まだまだ不十分である。

本発明は、上記従来の問題点を解決するもので、待機時におけるスイッチング素子の電流損失を低減して待機時における消費電力を低減することができ、スタンバイモードを含む広範囲な負荷領域で、高効率・低ノイズ化および出力電圧の低リップル化、更には低コスト化を容易に実現することができるスイッチング電源制御用半導体装置を提供する。

上記の課題を解決するために、本発明の請求項１に記載のスイッチング電源制御用半導体装置は、直流の入力電圧をスイッチング素子を介してトランスに印加し、前記スイッチング素子のスイッチング動作により、前記トランスに発生した交流電流を整流平滑して得られた直流電圧を制御して、負荷に電力供給するスイッチング電源において、前記スイッチング素子によるスイッチング動作を、前記スイッチング素子の制御電極に供給される制御回路からの制御信号により制御するスイッチング電源制御用半導体装置であって、前記制御回路は、前記トランスのリセット状態を、その状態を示すトランスリセット検出信号により検出するトランスリセット検出回路と、前記トランスの二次巻線に発生した交流電流に基づく直流電圧の変化を示す制御信号の電流値を電圧に変換するＩ−Ｖ変換器と、前記トランスリセット検出回路による検出信号および前記Ｉ−Ｖ変換器からの出力電圧の変化に基づいて、前記負荷への電力供給の待機時を検出し、前記スイッチング素子によるスイッチングの間欠動作を制御するための制御信号を出力する待機時検出回路とを具備し、前記待機時検出回路を、前記スイッチング素子によるスイッチングを制御するための制御信号として、前記トランスリセット検出回路による検出信号に基づいて、前記Ｉ−Ｖ変換器からの出力電圧が前記負荷への電力供給の待機時を検出するための待機時検出下限電圧よりも小さくなったときに、前記スイッチング素子のスイッチング動作を停止し、前記Ｉ−Ｖ変換器からの出力電圧が前記負荷への電力供給の待機時を検出するための待機時検出上限電圧よりも大きくなったときに、その条件で間欠終了パルス発生回路から出力されるパルス信号により、前記スイッチング素子のスイッチング動作を再開するように、前記スイッチング素子のスイッチング動作を制御する制御信号を出力するよう構成したことを特徴とする。

また、本発明の請求項２に記載のスイッチング電源制御用半導体装置は、請求項１に記載のスイッチング電源制御用半導体装置であって、前記待機時検出回路は、前記待機時検出上限電圧および前記待機時検出下限電圧の異なる２種類の一定電圧を出力する基準電圧源と、前記Ｉ−Ｖ変換器の変換電圧と前記基準電圧源の出力電圧とを比較する待機時検出比較器とを具備し、前記基準電圧源の出力電圧が、前記待機時検出比較器の出力信号によって前記待機時検出上限電圧と前記待機時検出下限電圧とに変化するよう構成したことを特徴とする。

また、本発明の請求項３に記載のスイッチング電源制御用半導体装置は、請求項１または請求項２に記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子のスイッチング動作を停止および再開させる待機時検出回路の基準電圧源を任意に設定する検出電圧変更用端子を設けたことを特徴とする。

また、本発明の請求項４に記載のスイッチング電源制御用半導体装置は、請求項３に記載のスイッチング電源制御用半導体装置であって、前記検出電圧変更用端子とグランド間に、前記待機時検出回路の基準電圧源の設定を変更するための抵抗器を接続したことを特徴とする。

また、本発明の請求項５に記載のスイッチング電源制御用半導体装置は、請求項１から請求項４のいずれかに記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子と前記制御回路とを同一の半導体基板上に集積化し、前記半導体基板上に、少なくとも、前記入力電圧を前記トランスの一次巻線を介して前記スイッチング素子へ入力するためのスイッチング素子入力端子と、前記スイッチング素子のスイッチング動作により得られたスイッチング電流を出力するためのスイッチング素子出力端子と、前記制御回路に前記スイッチング素子のスイッチング動作により前記トランスの三次巻線に発生した電流に基づく直流電圧を供給するための電源端子と、前記スイッチング素子によるスイッチングの間欠動作を制御する制御信号を入力するための制御端子と、および前記トランスリセット検出回路に前記トランスリセット検出信号を供給するためのトランスリセット検出用端子とを、外部接続端子として設けたことを特徴とする。

以上のように、待機時にスイッチング素子のオンオフ動作の繰り返しであるスイッチング動作を停止および再開するための待機時検出回路を備えているため、待機時におけるスイッチング動作期間が減少し、スイッチング動作時における電流損失を軽減することができる。

また、待機時検出電圧を任意に設定する検出電圧変更手段を設けることにより、待機時に必要とされる負荷にあわせて、スイッチング素子のスイッチング動作が停止および再開する際の負荷電流を最適に設定することができる。

以上のように本発明によれば、待機時にスイッチング素子のオンオフ動作の繰り返しであるスイッチング動作を停止および再開するための待機時検出回路を備えているため、待機時におけるスイッチング動作期間が減少し、スイッチング動作時における電流損失を軽減することができる。

これらにより、待機時における消費電力を低減して電力効率を改善することができ、スタンバイモードを含む広範囲な負荷領域で、高効率・低ノイズ化および出力電圧の低リップル化、更には低コスト化を容易に実現することができる。

以下、本発明の実施の形態を示すスイッチング電源制御用半導体装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のスイッチング電源制御用半導体装置を説明する。

図１は本実施の形態１のスイッチング電源制御用半導体装置の一構成例を示す回路図であり、図７に示すスイッチング電源制御用半導体装置と同一の構成要素については、同一の符号を付している。

図１に示すスイッチング電源制御用半導体装置４６には、制御端子４５から流出する電流をＩ−Ｖ変換器２１により電圧変換した出力電圧ＶＥＡＯが与えられる待機時検出回路２４が設けられている。この待機時検出回路２４には、待機時検出用比較器２２が設けられている。待機時検出用比較器２２のマイナス入力としては、Ｉ−Ｖ変換器２１から出力される出力電圧ＶＥＡＯが与えられており、プラス入力としては、基準電圧源２３から出力される基準電圧ＶＲが与えられている。待機時検出用比較器２２は、入力される出力電圧ＶＥＡＯと基準電圧ＶＲとを比較して、出力電圧ＶＥＡＯが基準電圧ＶＲを下回った場合に、所定の出力信号ＶＯ１を、インバータ２５を介してＡＮＤ回路２６に出力するようになっている。また、待機時検出用比較器２２の出力信号ＶＯ１は、基準電圧源２３にも与えられており、基準電圧源２３は、待機時検出用比較器２２の出力信号ＶＯ１を受けて出力電圧ＶＲが変化するようになっている。

ＡＮＤ回路２６には、トランスリセット検出端子４４の電圧を検出してトランスリセット検出回路１３から出力されるクロック信号が、他の入力信号として与えられており、ＡＮＤ回路２６の出力が、ワンショットパルス形態のトランスリセットパルスを発生するトランスリセットパルス発生回路２７に与えられている。待機時検出時、つまり、スイッチング素子１停止時には、その停止時間によって共振動作の振幅が小さくなり、トランスリセット信号を検出できなくなる恐れがあるため、トランスリセットパルス発生回路２７が働かないようにしている。

また、待機時検出比較器２２の出力ＶＯ１はインバータ２５を介して間欠終了パルス発生回路２８に入力されているが、停止期間終了後、間欠終了パルス発生回路２８の出力がＯＲ回路２９に入力され、その出力信号は、ＲＳフリップフロップ３０のセット信号として入力される。ＲＳフリップフロップ３０の出力信号はＮＡＮＤ回路３９に入力され、その出力は、ゲートドライバ４０を通してスイッチング素子１のゲートに出力される。このように、待機時検出比較器２２により、待機状態を検出すると、トランスリセット検出回路１３を動作しないようにし、間欠終了パルス発生回路２８の出力信号によりスイッチング素子１のスイッチングを再開させるようスイッチング制御される。

図２は本実施の形態１のスイッチング電源制御用半導体装置を用いて構成したスイッチング電源の一構成例を示す回路図である。
このように構成されたスイッチング電源制御用半導体装置４６およびスイッチング電源装置の軽負荷時における動作を、図３のタイムチャートに基づいて説明する。なお、このスイッチング電源装置は、部分共振動作を利用したリンギングチョークコンバータであり、本実施の形態１を説明するための一構成例である。

このスイッチング電源制御用半導体装置４６では、パワーＭＯＳＦＥＴなどによるスイッチング素子１とスイッチング素子１のスイッチング制御を行うための制御回路が同一の半導体基板上に集積化されており、スイッチング素子１の入力端子４１と出力端子４２、スイッチング電源制御用半導体装置４６の起動電圧検出用端子および制御回路の電源端子４３、制御信号を入力するための制御端子４５、トランス１０３のバイアス巻線（三次巻線）電圧検出用端子（トランスリセット検出端子）４４の５端子で構成されている。

レギュレータ６はスイッチング素子１の入力端子４１、起動電圧検出用端子４３および制御回路およびゲートドライバ用基準電源８との間に接続されており、スイッチング素子１の入力端子４１の電圧が一定値以上になったときに、スイッチング電源制御用半導体装置４６の内部回路電流を供給して、比較器９により、スイッチング電源制御用半導体装置４６の制御回路およびゲートドライバ基準電源８の電圧が一定値になるように制御している。

起動／停止回路９用比較器７の出力は、ＮＡＮＤ回路３９へ入力され、その出力信号はゲートドライバ４０を通してスイッチ素子１のゲートに出力されており、端子４３の電圧の大きさによって、スイッチング素子１の発振および停止を制御している。

１４はクランプ回路であり、制御端子４５に接続されており、スイッチング電源制御用半導体装置４６の外部にフォトトランジスタ１１０などが接続されるため、一定電位に設定されている。

２１はＩ−Ｖ変換器であり、制御端子４５から流出する電流を電圧に内部変換する。トランス１０３のバイアス巻線１０３ｃの電圧を検出する端子４４には、ハイサイドクランプ回路１２およびローサイドクランプ回路１１が接続され、スイッチング電源制御用半導体装置４６の内部に入力される電圧を制限している。また、端子４４にはトランスリセット検出回路１３が接続されており、ワンショットパルス（トランスリセット）発生回路２７により、スイッチング素子１のターンオン信号のタイミングを決定している。

１０はスタートパルス（起動パルス）発生回路であり、比較器７の出力信号、つまり、起動信号により出力を発生し、ＯＲ回路２９を通して、ＲＳフリップフロップ３０のセット端子に入力され、その出力ＱはＮＡＮＤ回路３９へ入力される。

起動後は、スタートパルス信号、そして通常動作中は、ワンショット（トランスリセット）パルス信号により、ＯＲ回路２９を介して、ＲＳフリップフロップ３０の出力信号ＱがＨとなり、スイッチング素子１をターンオン状態にする。

スイッチング素子１がオン後、スイッチング素子１に流れる電流とスイッチング素子１のオン抵抗による電圧、つまり、オン電圧がドレイン電流検出用比較器３６のプラス側に入力され、この電圧がマイナス側の電位よりも高くなった時にオン時ブランキングパルス発生回路３７とのＡＮＤ回路３８を介し、ＲＳフリップフロップ３０のリセット信号として入力され、スイッチング素子１はターンオフする。つまり、スイッチング素子１のオン抵抗を検出することにより、ドレイン電流の制限を行っている。

また、ドレイン電流検出用比較器３６のマイナス側には、クランプ回路３１と制御端子４５から流出する電流に対応してＩ−Ｖ変換器２１により内部変換した出力電圧ＶＥＡＯとに基づいて、定電流源３２およびＰ型ＭＯＳＦＥＴ３３により生成された電圧が印加されており、クランプ回路３１でドレイン電流の上限（最大ドレイン電流）を制限して、Ｉ−Ｖ変換器２１からの出力電圧ＶＥＡＯのレベルにより、スイッチング素子１のドレイン電流を変化させることができる。つまり、制御端子４５からの流出電流が増加するほどＩ−Ｖ変換器２１の出力電圧ＶＥＡＯが低下するため、ドレイン電流検出用比較器３６のマイナス側の電位が低下し、その結果として、スイッチング素子１のドレイン電流は低下することになる。

このように、制御端子４５の電流により内部電圧変換されたＩ−Ｖ変換器２１の出力電圧ＶＥＡＯと端子４４によりトランス１０３のバイアス巻線１０３ｃの電圧を検出し、スイッチング素子１のターンオンするタイミングを決定するトランスリセット検出回路１３の出力によりワンショットパルスを発生するトランスリセットパルス発生回路２７の出力信号によって、スイッチング素子１のオン／オフ期間は決定される。

このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器１０１により整流されて、入力コンデンサ１０２にて平滑化されることにより、直流電圧ＶＩＮとされて、電力変換用トランス１０３に与えられている。電力変換用のトランス１０３は、一次巻線１０３ａと二次巻線１０３ｂと三次巻線（バイアス巻線として使用）１０３ｃを有しており、直流電圧ＶＩＮが一次巻線１０３ａに与えられる。

トランス１０３の一次巻線１０３ａに与えられた直流電圧ＶＩＮは、スイッチング電源制御用半導体装置４６内のスイッチング素子１によりスイッチングされる。そして、そのスイッチング素子１のスイッチング動作によって、トランス１０３の二次巻線１０３ｂに電流が取り出される。二次巻線１０３ｂに取り出された電流は、二次巻線１０３ｂに接続されたダイオード１０４およびコンデンサ１０５により、整流および平滑化され、出力電圧ＶＯによる直流電力として負荷１０９へ供給される。

コンデンサ１０５の両端には、例えばＬＥＤ１０７およびツェナーダイオード１０８で構成された出力電圧検出回路１０６が接続されており、出力電圧ＶＯを安定化させるための帰還信号を、スイッチング電源制御用半導体装置４６の制御端子４５に接続されている一次側のフォトトランジスタ１１０へ出力している。

また、トランスの三次巻線１０３ｃには、バイアス巻線電圧検出用端子４４、およびダイオード１１２を介して、起動電圧検出用端子４３に接続されている。また、コンデンサ１１１は、端子４３が急激に低下しないようにするもの、つまり、安定化させるものであり、端子４４に接続された抵抗器１１６およびコンデンサ１１７は、遅延時間を生成するためであり、これらにより端子４４で検出されるトランスリセット検出のタイミングを調整している。スイッチング素子１の入出力間に接続されたコンデンサ１１８は、トランス１０３との共振によるリンギングの大きさおよび周期を決定するためのものである。

このように構成されたスイッチング電源制御用半導体装置４６およびスイッチング電源装置について、その動作を以下に説明する。
整流器１０１に商用電源からの交流電源が入力されると、整流器１０１とコンデンサ１０２とにより、整流および平滑化されて、直流電圧ＶＩＮに変換される。この直流電圧ＶＩＮがトランス１０３の一次巻線１０３ａに印加される。そして、直流電圧ＶＩＮが一定値以上になると、スイッチング電源制御用半導体装置４６内のレギュレータ６を介して、コンデンサ１１１に充電電流が流れ、スイッチング電源制御用半導体装置４６の端子４３の電圧が起動／停止用比較器７で設定された起動電圧に達すると、スイッチング素子１によるスイッチング動作の制御が開始される。

起動／停止用比較器７の出力信号を基に起動パルス発生回路１０によりスタートパルス（起動パルス）が発生し、スイッチング素子１がターンオンする。また、二次側の出力は、起動時低いため、出力電圧検出回路１０６のツェナーダイオード１０８には電流が流れないためフォトトランジスタ１１０には電流が流れない。したがって、Ｉ−Ｖ変換器２１の出力電圧ＶＥＡＯはクランプ回路３１よりも高いレベルとなり、ドレイン電流検出用比較器３６のマイナス側は、クランプ回路３１で決まる電圧に設定されている。起動パルス発生回路１０によりスタートパルスが発生し、スイッチング素子１がターンオンすると、スイッチング素子１に電流が流れ、オン抵抗との積で決まるオン電圧がドレイン電流検出用比較器３６のプラス側に入力されるが、マイナス側で決まる電圧以上上昇すると、ＲＳフリップフロップ３０のリセット端子信号にＨが入力され、スイッチング素子１はターンオフする。

この後、トランス１０３のリーケージインダクタンスとコンデンサ１１８およびスイッチング素子１の入出力間容量で決定される共振動作により、トランス１０３の三次巻線（バイアス巻線）１０３ｃの電圧が正から負、つまり、スイッチング素子１の入力端子４１の電圧が低下したときに、トランスリセット検出回路１３により、トランスリセットパルス発生回路２７からのワンショットパルス信号がＯＲ回路２９を介して、ＲＳフリップフロップ３０のセット端子にＨが入力され、スイッチング素子１はターンオンする。

なお、トランス１０３の三次巻線（バイアス巻線）１０３ｃと端子４４との間に接続された抵抗器１１６およびコンデンサ１１７により、トランスリセット検出回路１３の検出時間を調整し、スイッチング素子１の入力端子４１の電圧が零ボルトになったポイントでスイッチング素子１をターンオンするようにしている。

以上のようなスイッチング動作が繰り返されて、出力電圧ＶＯが上昇していくが、出力電圧検出回路１０６で設定された電圧以上になると、ＬＥＤ１０７が導通し、フォトトランジスタ１１０に電流が流れ、スイッチング電源制御用半導体装置４６の制御端子４５からの電流が流出する。この流出電流の大きさで、Ｉ−Ｖ変換器２１の出力電圧ＶＥＡＯが低下するため、ドレイン電流検出用比較器３６のマイナス側が低下するため、スイッチング素子１のドレイン電流は減少する。このように、スイッチング素子１のオンデューティは適切な状態に変化していく。つまり、スイッチングは、トランスリセット検出回路１３からの出力信号により、トランスリセットパルス発生回路２７から出力されたワンショットパルスによりターンオンし、スイッチング素子１のオンデューティは制御端子４５から流出する電流により決定される。

すなわち、図４（ｂ）に示すように、負荷１０９への電流供給が小さい軽負荷時には、スイッチング素子１に電流ＩＤＳが流れる期間が短くなり、図４（ａ）に示す重負荷時には、スイッチング素子１に電流ＩＤＳが流れる期間が長くなる。

このように、スイッチング電源制御用半導体装置４６は、スイッチング電源の負荷１０９に供給される電力に応じて、スイッチング素子１のドレイン電流ＩＤＳを制御し、オンデューティを変化させるといった制御を行う。また、スイッチング素子１のターンオンするタイミングは、共振動作中にスイッチング素子１の入力電圧が最も低下したときに出力するように設定されているため、オン時のスイッチングロスがほとんどない。つまり、オン時のスイッチングロスを無視できるような部分共振動作を行う。このような動作を行うことで、通常動作時の高効率化および低ノイズ化を実現することができる。

待機時検出用比較器２２は、制御端子４５から流出する電流をＩ−Ｖ変換器２１により電圧変換した出力電圧ＶＥＡＯと基準電圧源２３の出力電圧ＶＲとを比較する。基準電圧源２３の出力電圧ＶＲは、当初、待機時検出下限電圧ＶＲ１となっている（図３（ｃ））。スイッチング電源の出力に接続された負荷１０９への電流供給が小さくなる待機時の場合等においては、負荷への供給電流が低下すると、出力電圧ＶＯが上昇し（図３（ａ））、ＬＥＤ１０７によるフォトトランジスタ１１０の電流が増加する。この電流により制御端子４５から流出する電流が増加するため、式（１）に従って、Ｉ−Ｖ変換器２１の変換電圧ＶＥＡＯが下降する。

ＶＥＡＯ＝Ｖ０−Ｒ×Ｉ・・・・（１）

ここで、Ｖ０は予め設定された基準電圧源２０による基準電圧、Ｒは抵抗器１９の抵抗値、Ｉは制御端子４５から流出する電流を内部のミラー回路により変換された抵抗器１９を流れる電流値である。

したがって、上記式（１）から、制御端子４５からの流出電流が増加するほどＩ−Ｖ変換器２１の出力電圧ＶＥＡＯは低下する。これに伴い、ドレイン電流検出用比較器３６の基準電源（マイナス側）が低下し、スイッチング素子１のドレイン電流は徐々に低下して負荷１０９への電力供給は低下していく。そして、このＩ−Ｖ変換器２１の変換電圧ＶＥＡＯが待機時検出下限電圧ＶＲ１よりも小さくなると、待機時検出状態となり、待機時検出用比較器２２の出力信号ＶＯ１はローレベルからハイレベルに変化する。（図５）
これにより、インバータ２５を通ったＡＮＤ回路２６の出力はローレベルになり、トランスリセットパルス発生回路２７のワンショットパルス信号が出力されないため、スイッチング素子１のスイッチング動作が停止する。このとき同時に、待機時検出用比較器２２の出力信号ＶＯ１を受けて、基準電圧源２３の出力電圧ＶＲは、待機時検出下限電圧ＶＲ１から待機時検出上限電圧ＶＲ２へ変更される（図３（ｃ））。

スイッチング素子１によるスイッチング動作が停止して、スイッチング素子１がオフ状態になると、スイッチング素子１には電流が流れない状態になる。これにより、負荷１０９への電力供給がなくなるため、負荷１０９への出力電圧ＶＯは徐々に低下する。これにより、Ｉ−Ｖ変換器２１の出力電圧ＶＥＡＯが徐々に上昇するが、基準電圧源２３の出力電圧は、待機時検出下限電圧ＶＲ１よりも高い待機時検出上限電圧ＶＲ２になっているため、図５に示すように、スイッチング素子１によるスイッチング動作が直ちに再開されることはない。

そして、さらに負荷１０９への出力電圧ＶＯが低下して、Ｉ−Ｖ変換器２１の出力電圧ＶＥＡＯが待機時検出上限電圧ＶＲ２より上昇した時には、待機時検出用比較器２２の出力信号ＶＯ１はローレベルとなり、その信号を受け、インバータ２５を通った間欠終了パルス発生回路２８の信号が出力される。そしてこの出力信号により、スイッチング素子１のスイッチング動作が再開する。同時に、ＡＮＤ回路２６により動作を停止させていたトランスリセット検出回路１３が有効となりトランスリセットパルス発生回路２７のワンショットパルス出力信号により、スイッチング素子１は通常の部分共振型のオンオフ動作が再開される。

またこのとき、同時に、基準電圧源２３の出力電圧ＶＲは、待機時（軽負荷時）検出上限電圧ＶＲ２から待機時（軽負荷時）検出下限電圧ＶＲ１へ変更される。スイッチング素子１によるスイッチング動作が再開されると、スイッチング素子１のオンデューティは、待機時検出時のオンデューティよりも広くなっているため、負荷１０９への電力供給は過剰となり、再び負荷への出力電圧ＶＯが上昇し、Ｉ−Ｖ変換器２１の出力電圧ＶＥＡＯが低下する。そして再び待機時検出されると、スイッチング素子１のオンオフの繰り返しによるスイッチング動作が停止する。

このように、基準電圧源２３からの出力電圧ＶＲが、待機時検出することによって、待機時検出下限値ＶＲ１から待機時検出上限値ＶＲ２へと変化するため、待機時を検出している間は、スイッチング素子１のオンオフ動作を繰り返すスイッチング制御は、停止と再開とが繰り返されるといった間欠発振状態となる。

負荷１０９への出力電圧ＶＯは、この間欠発振の停止期間中に低下するが、この低下の度合いは負荷１０９への供給電流に依存する。つまり、負荷１０９で消費される電流が小さくなるほど負荷１０９の出力電圧ＶＯの低下が緩やかになり、間欠発振の停止期間は負荷１０９で消費される電流が小さいほど長くなるため、負荷が軽くなればなるほど、スイッチング素子１のスイッチング動作が減少することになる。

図６は待機時軽負荷検出回路２４の基準電圧源２３の一構成例を示す回路図である。この基準電圧源２３は、基準電圧源２３の出力電圧ＶＲを決定するための定電流源３００と定電流源３０１および抵抗３０３と、Ｐ型ＭＯＳＦＥＴなどのスイッチング素子３０２およびインバータ回路３０４とで構成されている。

定電流源３００は、定電流Ｉ１を供給し、抵抗器３０３に接続されている。また、定電流源３０１は定電流Ｉ２を供給し、スイッチ素子（Ｐ型ＭＯＳＦＥＴ）３０２を介して抵抗器３０３に接続されている。スイッチング素子３０２のゲートなどの入力端子には、待機時検出用比較器２２の出力信号ＶＯ１がインバータ回路３０４を介して入力される。また、定電流源３００および定電流源３０１と抵抗３０３で作られる電圧が、基準電圧源２３の出力電圧ＶＲとして出力され、待機時検出用比較器２２のプラス側端子へ入力されるようになっている。

このように構成された待機時軽負荷検出回路２４の動作を以下に説明する。
図５に示すように、待機時検出前状態においては、待機時検出用比較器２２の出力信号ＶＯ１はローレベル（ＬＯＷ）となっているため、スイッチ素子３０２はオフとなる。従って、この時の基準電圧源２３の出力信号ＶＲ、すなわち待機時検出下限電圧ＶＲ１は式（２）で表される。

ＶＲ１＝Ｒ１×（Ｉ１）・・・・（２）

一方、待機時検出状態になると、待機時検出用比較器２２の出力信号ＶＯ１はハイレベル（ＨＩＧＨ）となるため、スイッチ素子３０２がオンとなり、定電流源３０１から供給される電流Ｉ２も抵抗３０３へ流れることになる。従って、この時の基準電圧源２３の出力信号ＶＲ、すなわち待機時検出上限電圧ＶＲ２は式（３）で表される。

ＶＲ２＝Ｒ１×（Ｉ１＋Ｉ２）・・・・（３）

このように、待機時荷検出用比較器２２の出力信号ＶＯ１に応じて、基準電圧源２３の出力電圧ＶＲが待機時検出下限電圧ＶＲ１となったり、待機時検出上限電圧ＶＲ２となったりすることで、待機時の間欠発振状態を作り出すことができる（図３（ｄ）、図３（ｅ））。

なお、本実施の形態１では、待機時検出用比較器２２の出力信号ＶＯ１に応じて、基準電圧源２３の出力電圧設定用の定電流値を変化させるようになっているが、軽負荷検出用比較器２２の出力信号ＶＯ１に応じて、基準電圧源２３の出力電圧設定用の抵抗値を変化させるようにしても良い。
（実施の形態２）
本発明の実施の形態２のスイッチング電源制御用半導体装置を説明する。

図７は本実施の形態２のスイッチング電源制御用半導体装置４６の一構成例を示す回路図である。このスイッチング電源制御用半導体装置４６では、待機時検出電圧を任意に設定するための端子５３が設けられており、検出電圧変更手段である外付けの軽負荷検出電圧調整用抵抗５４を接続できるようになっている。その他の構成は、図１に示すスイッチング電源制御用半導体装置４６の構成と同様になっている。

待機時検出電圧調整用抵抗５４は、基準電圧源２３から出力される基準電圧を調整するために、待機時検出用比較器２２のマイナス端子の電位と基準電位との間に設けられており、この待機時検出電圧調整用抵抗５４の値を変化させることによって、待機時検出用比較器２２のプラス側端子に入力される待機時検出電圧ＶＲが調整される。

このように、待機時検出電圧調整用抵抗５４を設けて、待機時検出電圧を任意に調整することにより、待機時における必要とされる負荷にあわせて、スイッチング素子１のスイッチング動作が停止および再開する際の負荷電流を、最適に調整することができる。

本発明のスイッチング電源制御用半導体装置は、待機時における消費電力を低減して電力効率を改善することができ、スタンバイモードを含む広範囲な負荷領域で、高効率・低ノイズ化および出力電圧の低リップル化、更には低コスト化を容易に実現することができるものであり、商用電源からの交流電源を機器に必要とされる直流電源へ変換するＡＣ−ＤＣスイッチング電源等に有効に適応させることができる。

本発明の実施の形態１のスイッチング電源制御用半導体装置の一構成例を示す回路図同実施の形態１のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の一構成例を示す回路図同実施の形態１のスイッチング電源制御用半導体装置およびそのスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイムチャート同実施の形態１のスイッチング電源制御用半導体装置におけるドレイン電流の変化を示す波形図同実施の形態１のスイッチング電源制御用半導体装置における基準電圧源の動作を説明するためのタイムチャート同実施の形態１のスイッチング電源制御用半導体装置における基準電圧源の内部回路の一構成例を示す回路図本発明の実施の形態２のスイッチング電源制御用半導体装置の一構成例を示す回路図

符号の説明

１スイッチング素子
６レギュレータ
７起動／停止用比較器
８ゲートドライバ用基準電源（内部回路基準電源）
９ゲートドライバレギュレータ用（内部回路基準電源用）比較器
１０起動パルス発生回路
１１ローサイドクランプ
１２ハイサイドクランプ
１３トランスリセット検出回路
１４クランプ回路
１９抵抗器
２１Ｉ−Ｖ変換器
２２待機時検出用比較器
２３基準電圧源
２４待機時軽負荷検出回路
２５インバータ
２６、３８ＡＮＤ回路
２７トランスリセットパルス発生回路
２８間欠終了パルス発生回路
２９ＯＲ回路
３０ＲＳフリップフロップ
３１クランプ回路
３２、３４定電流源
３３、３５Ｐ型ＭＯＳＦＥＴ
３６ドレイン電流検出用比較器
３７オン時ブランキングパルス発生回路
４０ゲートドライバ
４１スイッチング素子入力端子
４２スイッチング素子出力端子（グランド端子）
４３起動電圧検出用端子
４４トランスリセット検出端子
４５制御端子
４６スイッチング電源制御用半導体装置
５３待機時検出電圧設定用端子
５４抵抗器
１０１、１０４，１１２整流器
１０２、１０５、１１１、１１７、１１８コンデンサ
１０３トランス
１０３ａ一次巻線
１０３ｂ二次巻線
１０３ｃ三次巻線（バイアス巻線）
１０６出力電圧検出回路
１０７ＬＥＤ
１０８ツェナーダイオード
１０９負荷
１１０フォトトランジスタ
１１６抵抗
３００、３０１定電流源
３０２Ｐ型ＭＯＳＦＥＴ
３０３抵抗器
３０４インバータ

Claims

直流の入力電圧をスイッチング素子を介してトランスに印加し、前記スイッチング素子のスイッチング動作により、前記トランスに発生した交流電流を整流平滑して得られた直流電圧を制御して、負荷に電力供給するスイッチング電源において、
前記スイッチング素子によるスイッチング動作を、前記スイッチング素子の制御電極に供給される制御回路からの制御信号により制御するスイッチング電源制御用半導体装置であって、
前記制御回路は、前記トランスのリセット状態を、その状態を示すトランスリセット検出信号により検出するトランスリセット検出回路と、
前記トランスの二次巻線に発生した交流電流に基づく直流電圧の変化を示す制御信号の電流値を電圧に変換するＩ−Ｖ変換器と、
前記トランスリセット検出回路による検出信号および前記Ｉ−Ｖ変換器からの出力電圧の変化に基づいて、前記負荷への電力供給の待機時を検出し、前記スイッチング素子によるスイッチングの間欠動作を制御するための制御信号を出力する待機時検出回路とを具備し、
前記待機時検出回路を、前記スイッチング素子によるスイッチングを制御するための制御信号として、前記トランスリセット検出回路による検出信号に基づいて、前記Ｉ−Ｖ変換器からの出力電圧が前記負荷への電力供給の待機時を検出するための待機時検出下限電圧よりも小さくなったときに、前記スイッチング素子のスイッチング動作を停止し、前記Ｉ−Ｖ変換器からの出力電圧が前記負荷への電力供給の待機時を検出するための待機時検出上限電圧よりも大きくなったときに、その条件で間欠終了パルス発生回路から出力されるパルス信号により、前記スイッチング素子のスイッチング動作を再開するように、前記スイッチング素子のスイッチング動作を制御する制御信号を出力するよう構成したことを特徴とするスイッチング電源制御用半導体装置。
前記待機時検出回路は、前記待機時検出上限電圧および前記待機時検出下限電圧の異なる２種類の一定電圧を出力する基準電圧源と、前記Ｉ−Ｖ変換器の変換電圧と前記基準電圧源の出力電圧とを比較する待機時検出比較器とを具備し、前記基準電圧源の出力電圧が、前記待機時検出比較器の出力信号によって前記待機時検出上限電圧と前記待機時検出下限電圧とに変化するよう構成したことを特徴とする請求項１に記載のスイッチング電源制御用半導体装置。
請求項１または請求項２に記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子のスイッチング動作を停止および再開させる待機時検出回路の基準電圧源を任意に設定する検出電圧変更用端子を設けたことを特徴とするスイッチング電源制御用半導体装置。
請求項３に記載のスイッチング電源制御用半導体装置であって、前記検出電圧変更用端子とグランド間に、前記待機時検出回路の基準電圧源の設定を変更するための抵抗器を接続したことを特徴とするスイッチング電源制御用半導体装置。
前記スイッチング素子と前記制御回路とを同一の半導体基板上に集積化し、前記半導体基板上に、少なくとも、前記入力電圧を前記トランスの一次巻線を介して前記スイッチング素子へ入力するためのスイッチング素子入力端子と、前記スイッチング素子のスイッチング動作により得られたスイッチング電流を出力するためのスイッチング素子出力端子と、前記制御回路に前記スイッチング素子のスイッチング動作により前記トランスの三次巻線に発生した電流に基づく直流電圧を供給するための電源端子と、前記スイッチング素子によるスイッチングの間欠動作を制御する制御信号を入力するための制御端子と、および前記トランスリセット検出回路に前記トランスリセット検出信号を供給するためのトランスリセット検出用端子とを、外部接続端子として設けたことを特徴とする請求項１から請求項４のいずれかに記載のスイッチング電源制御用半導体装置。