JP3425403B2 - 半導体装置、および、この半導体装置を用いたスイッチング電源装置 - Google Patents

半導体装置、および、この半導体装置を用いたスイッチング電源装置

Info

Publication number
JP3425403B2
JP3425403B2 JP2000050348A JP2000050348A JP3425403B2 JP 3425403 B2 JP3425403 B2 JP 3425403B2 JP 2000050348 A JP2000050348 A JP 2000050348A JP 2000050348 A JP2000050348 A JP 2000050348A JP 3425403 B2 JP3425403 B2 JP 3425403B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
output
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000050348A
Other languages
English (en)
Other versions
JP2001238441A (ja
Inventor
佳明 八谷
理 高橋
陽 塩見
知子 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000050348A priority Critical patent/JP3425403B2/ja
Publication of JP2001238441A publication Critical patent/JP2001238441A/ja
Application granted granted Critical
Publication of JP3425403B2 publication Critical patent/JP3425403B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スイッチング電源
装置とスイッチング電源装置に使用される半導体装置に
関し、特に、軽負荷時における消費電力を削減すること
ができるスイッチング電源装置とそのスイッチング電源
装置に使用される半導体装置に関する。
【0002】
【従来の技術】図9は、従来のスイッチング電源装置の
一例を示す回路図である。図10は、従来のスイッチン
グ電源装置の動作を示すタイムチャートである。図9に
示すスイッチング電源装置では、商用の交流電源がダイ
オードブリッジなどの整流器1により整流されてコンデ
ンサ2にて平滑化されることにより、直流電圧Vinと
されて、電力変換用トランス3に与えられている。電力
変換用のトランス3は、一次巻線3aと、補助巻線3b
と、二次巻線3cとを有しており、直流電圧Vinが
巻線3aに与えられている。
【0003】トランス3の一次巻線3aに与えられた直
流電力は、制御回路4にて制御されるスイッチング素子
5によりスイッチングされる。そして、そのスイッチン
グ素子5のスイッチング動作によって、トランス3の二
次巻線3cに電流が取り出される。二次巻線3cに取り
出された電流は、二次巻線3cに接続されたダイオード
7およびコンデンサ8により、整流されて平滑化され、
出力電圧Voの直流電力として負荷9へ供給される。
【0004】トランス3の補助巻線3bにも、一次巻線
3aから出力される直流電力が与えられている。補助
線3bから出力される直流電流は、補助電源部10に設
けられたダイオード11およびコンデンサ12により整
流および平滑化されて補助電源電圧Vccとして出力さ
れる。そして、補助電源部10から出力される補助電源
電圧Vccが、制御回路4の電源電圧として用いられて
いる。この補助電源電圧Vccは、トランス3の二次巻
線3cから負荷9に供給される出力電圧Voと比例する
電圧であり、出力電圧Voを安定化させるための帰還信
号としても用いられている。
【0005】制御回路4には、スイッチング素子5のス
イッチング周波数を決定するためのクロック信号14
と、スイッチング素子5の最大デューティーサイクルを
決定するための最大デューティーサイクル信号13と、
スイッチング素子5をパルス幅制御(以下、PWM制御
と記す)するための三角波信号15とをそれぞれ出力す
る発振器16が設けられている。発振器16から発振さ
れる三角波信号15はPWM制御用比較器17に接続さ
れ、PWM制御用比較器17は三角波信号15と電圧変
換素子18の電圧とを比較し、三角波信号15の電圧が
電圧変換素子18の電圧を上回るとOR回路19に信号
を出力する。OR回路19にはPWM制御用比較器17
からの出力信号とドレイン電流検出回路20からの出力
信号が入力されており、その出力はRSフリップフロッ
プ回路21のセット端子に与えられている。RSフリッ
プフロップ回路21の出力は、NAND回路22へ出力
されている。発振器16から発振される最大デューティ
ーサイクル信号13は、NAND回路22に直接入力さ
れている。
【0006】スイッチング素子5のドレイン端子には、
制御回路4内の電源電流を供給するための内部回路電流
供給回路23が接続されている。内部回路電流供給回路
23は、制御回路4の起動および停止を制御する起動/
停止回路24によって、電源投入時などの補助電源電圧
Vccが起動電圧よりも低いときにのみ動作されるよう
になっている。起動/停止回路24の出力は、NAND
回路22に入力されている。
【0007】NAND回路22には、RSフリップフロ
ップ回路21を介して与えられる発振回路16のクロッ
ク信号14と、発振器16から与えられるスイッチング
素子5の最大デューティーサイクル信号13と、起動/
停止回路24から出力される信号の3つが入力されてお
り、その出力は、スイッチング素子5のスイッチング制
御信号としてスイッチング素子5のドライブ回路25に
与えられている。ドライブ回路25は、与えられるスイ
ッチング制御信号に基づいて、スイッチング素子5をス
イッチング制御する。
【0008】制御回路4には、補助電源部10から出力
される補助電源電圧Vccが与えられており,補助電源
電圧Vccには予め設定された電圧Vc0以上になると
動作するシャントレギュレータ26を介して電圧変換素
子18に接続されている。
【0009】このように構成された従来のスイッチング
電源装置の動作を、図10に示すタイミングチャートに
より説明する。整流器1に商用電源からの交流電流が入
力されると、入力された交流電流が整流器1とコンデン
サ2とにより、整流および平滑化されて、直流電圧Vi
nに変換される。この直流電圧Vinがトランス3の
巻線3aに印加される。また、直流電圧Vinは、制
御回路4内の起動/停止回路24によって起動された内
部回路電流供給回路23を介して、補助巻線3bに印加
されて、補助電源電圧Vcc用のコンデンサ12を充電
する。
【0010】その後、補助電源電圧Vccが制御回路4
の起動電圧に達すると制御回路4が動作し、スイッチン
グ素子5によるスイッチング動作の制御が開始されると
共に、起動/停止回路24によって、内部回路電流供給
回路23が停止される。このような動作により、通常動
作時における制御回路4の消費電力が低く抑えられてい
る。
【0011】制御回路4は、負荷9に対する出力電圧V
oが、所定の電圧にて安定化するように、補助電源電圧
Vccに基づいて、スイッチング素子5によるスイッチ
ング動作を制御している。負荷9に対する出力電圧Vo
と、補助電源電圧Vccとは、トランス3の補助巻線3
bと二次巻線3cの巻数比に比例した電圧になってい
る。
【0012】すなわち、図10のタイムチャートに示す
ように、負荷9への電流供給が小さくなる待機時等にお
いては、図10(a)に示すように、出力電圧Voが若
干上昇して、図10(b)に示すように、負荷9への供
給電流Ioが低下すると、図10(c)に示すように、
補助電源電圧Vccが上昇する。補助電源電圧Vccが
シャントレギュレータ26の予め設定された基準電圧V
c0以上になると、電圧変換素子(抵抗)18に電流が
供給され、図10(d)に示すように、電圧変換素子1
の端子間の電圧Vaが上昇する。この電圧変換素子1
8の電圧Vaは、電圧変換素子18に電流が供給された
当初は、その電流値に応じて順次上昇するが、定常状態
では、電圧変換素子18の抵抗値で規定される一定電圧
となる。
【0013】発振器16の三角波信号15による電圧が
電圧変換素子18の電圧Va以上になると、比較器17
からOR回路19を介して、RSフリップフロップ回路
21のリセット端子へリセット信号が出力される。これ
により、NAND回路22からは、スイッチング素子5
をオフにする信号が出力される。その結果、スイッチン
グ素子5は、オン時間が短くなり、図10(f)に示す
ように、スイッチング素子5を流れる電流IDが低下す
る。
【0014】このように、制御回路4は、負荷9に供給
される電流Ioに応じて、スイッチング素子5のオンデ
ューティーが変えられるパルス幅変調制御方式(PWM
制御方式)になっている。
【0015】ドレイン電流検出回路20は、スイッチン
グ素子5に所定以上の大きさのドレイン電流IDが流れ
たときスイッチング素子5の動作を停止させて過剰電流
を限定する。
【0016】なお制御回路4とパワーMOSFET等の
スイッチング素子5とは、同一半導体チップ基板上に集
積化された半導体装置6とされている。
【0017】図11は、特開平10−304658号公
報に記載されている従来のスイッチング電源装置の構成
を示す回路図である。このスイッチング電源装置では、
出力電圧Voが上限電圧よりも上昇したときはスイッチ
ング素子5aのオンオフ動作を一時停止し、出力電圧V
oが下限電圧よりも下降したときはスイッチング素子5
aのオンオフ動作を再開させる軽負荷時開閉制御部27
が出力側コンデンサC3と並列に接続されて、出力電圧
の安定化を図り、電力損失を少なくしている。
【0018】
【発明が解決しようとする課題】図9に示す従来のスイ
ッチング電源装置の構成では、待機時などの軽負荷時に
は、スイッチング素子5に流れる電流IDが低減される
ようになっているが、この電流IDをゼロにすることは
出来ないため、無負荷時でも、ある大きさの電流が流れ
る。従って、無負荷時でも、スイッチング素子5でのス
イッチングによって電力が損失するので、負荷が軽くな
るほどこの電力の損失の割合が大きくなる。その結果、
待機時の電源の省電力化が容易ではないという問題があ
る。
【0019】また、図11に示すように、出力側にスイ
ッチング素子5のオンオフ動作を制御する軽負荷時開閉
制御部27を設ける構成では、入力側の制御回路4とス
イッチング素子5からなる半導体装置6と出力側の軽負
荷時開閉制御部27とを、完全に絶縁しなければなら
ず、同一の半導体チップ基板上に集積化ができないとい
う問題がある。
【0020】本発明は、このような問題を解決するもの
であり、その目的は、軽負荷時におけるスイッチング素
子の消費電力を削減することにより電力を効率よく使用
することができ、さらに、スイッチング電源回路の半導
体集積チップ化が容易なスイッチング電源装置およびそ
のスイッチング電源装置に好適に使用される半導体装置
を提供することである。
【0021】
【課題を解決するための手段】本発明のスイッチング電
装置は、一次巻線および二次巻線と、該二次巻線の電
圧に比例した電圧を発生する補助巻線とを有するトラン
スと、前記一次巻線に流れる電流をスイチングするスイ
ッチング素子と、該スイッチング素子のスイッチング動
作を制御する制御信号を出力する制御回路と、前記補助
巻線の電圧を整流し平滑化して生成した補助電源電圧を
電源電圧として前記制御回路に供給する補助電源部とを
有するスイッチング電源装置であって、前記制御回路に
は、該制御回路の電源電圧の変動に応じて変化する電流
を第1の抵抗に供給するシャントレギュレータと、前記
第1の抵抗の端子間電圧と基準電圧とを比較し、前記第
1の抵抗の端子間電圧が前記基準電圧以上になると軽負
荷状態と判定する軽負荷検出用比較器と、クロック信号
および三角波信号を発生する発振器と、前記第1の抵抗
の端子間電圧と前記三角波信号とを比較するPWM制御
用比較器と、前記クロック信号の入力によりセット状態
になり、前記PWM制御用比較器の出力信号の入力によ
りリセット状態になり、前記スイッチング素子をPWM
制御するための制御信号を出力する第1のフリップフロ
ップ回路と、前記軽負荷検出用比較器が軽負荷状態と判
定した出力信号を出力するとき、前記スイッチング素子
へ前記制御信号を出することを停止し、その出力信号
が反転したとき、前記スイッチング素子へ前記制御信号
を出力することを再開するスイッチング動作制御回路
と、が設けられていることを特徴とし、これにより上記
目的が達成される。
【0022】また、前記シャントレギュレータは、前記
制御回路の電源電圧の端子に接続された第2の抵抗の一
端にソースを接続したMOSトランジスタと、前記ソー
スの電位と所定の規格電圧値とを比較しその比較出力で
前記MOSトランジスタのゲートを駆動する比較器とか
ら成り、前記電源電圧が前記所定の規格電圧値以上の場
合に出力電流を前記第1の抵抗に出力することを特徴
とする。
【0023】前記軽負荷検出用比較器はヒステリシス特
性を有し、そのヒステリシス特性によって前記基準電圧
が変更されてもよい。
【0024】前記制御回路は、前記制御回路の電源電圧
の過電圧を検出したとき所定の信号を出力する過電圧保
護回路と、本装置が一定以上に過熱されたとき所定の信
号を出力する過熱保護回路と、前記過電圧保護回路の出
力信号または前記過熱保護回路の出力信号が入力された
とき前記第1のフリップフロップ回路から前記スイッチ
ング素子へ出力される前記制御信号を停止させる第2の
フリップフロップ回路を、更に設けられてもよい。
【0025】本発明のスイッチング電源装置は、前記ト
ランスの二次巻線の電圧を整流して平滑する出力側回路
と、該出力側回路と並列に接続され出力電圧を検出する
出力電圧検出回路と、発光部が前記出力電圧検出回路に
接続され、且つ受光部が前記トランスの補助巻線の電圧
を整流するダイオードと直列に接続されたフォトカップ
ラとを更に設けられていてもよい。
【0026】本発明のスイッチング電源用の半導体装置
は、上記のスイッチング電源装置に用いられる半導体装
置であって、前記スイッチング素子と前記制御回路とが
集積化されており、前記制御回路の回路動作により前記
スイッチング素子のパルス幅変調制御が行われることを
特徴とし、これにより上記目的が達成される。
【0027】
【発明の実施の形態】(実施の形態1)図1は、本発明
のスイッチング電源装置の一例を示す回路図である。な
お、図1において、図9に示すスイッチング電源装置と
同一の構成要素については、同一の符号を付して説明を
省略する。
【0028】図1に示すスイッチング電源装置では、図
9に示すスイッチング電源装置に対して、出力Voに接
続されている負荷9の状態を検出する軽負荷状態検出回
路40がさらに設けられている。軽負荷状態検出回路4
0には、補助電源電圧端子CONTROLと接地GND
/SOURCE端子間に接続された電圧変換素子18が
設けられており、シャントレギュレータ26により、補
助電源電圧Vccの電圧が所定の規定電圧値Vc0以上
の場合に補助電源電圧端子CONTROLから電流IP
WMが供給される。電圧変換素子(第1の抵抗)18に
発生する電圧Vaは、所定の検出基準電圧Va0とを比
較され、この電圧Vaが予め設定された基準電圧Va0
よりも高い場合に軽負荷検出用比較器28から電圧Vb
が出力される。
【0029】また、軽負荷検出用比較器28の出力電圧
Vbは、発振器16のクロック信号14との論理和がと
られるAND回路29に与えられており、AND回路2
9の出力信号はRSフリップフロップ回路21のセット
端子に与えられている。
【0030】軽負荷検出用比較器28の基準電圧Va0
は、ヒステリシス特性を有し、軽負荷検出上限値Va0
1と軽負荷検出下限値Va02の2つの基準電圧とされ
る(Va01>Va02)。この2つの基準電圧は、軽
負荷検出用比較器28の出力電圧Vbがハイレベルから
ローレベルへ変化したときに軽負荷検出上限値Va01
から軽負荷検出下限値Va02に、またはローレベルか
らハイレベルへ変化したときに軽負荷検出下限値Va0
2から軽負荷検出上限値Va01に切り替えられる。
【0031】RSフリップフロップ回路21では、軽負
荷検出用比較器28の出力電圧Vbと三角波15により
スイッチング素子5のスイッチング動作の停止、再開の
期間をきめるパルス信号が生成され、このパルス信号が
NAND回路22に与えられている。また、NAND回
路22には、RSフリップフロップ回路21のパルス信
号と、発振器16から出力されるスイッチング素子5の
最大デューティーサイクル信号13と、起動/停止回路
24からの出力信号とが、それぞれ入力されている。そ
して、NAND回路22の出力が、スイッチング素子5
のスイッチング制御信号として、ドライブ回路25を介
してスイッチング素子5のゲート端子に与えられてい
る。スイッチング素子5は、ドライブ回路25から出力
されるスイッチング制御信号によってスイッチング制御
される。その他の構成は、図9に示したスイッチング電
源装置と同様の構成となっている。
【0032】図1のスイッチング電源装置においては、
スイッチング素子5のスイッチング動作の停止、再開の
時間幅は、軽負荷検出用比較器28の出力電圧Vbと三
角波15をRSフリップフロップ回路21に与えること
により設定され、一方スイッチング素子5に許容される
オン時間幅であるオンのデューティは、発振器16の最
大デューティーサイクル信号13により設定される。こ
れら最大デューティサイクル信号13とRSフリップフ
ロップ回路21の出力信号がNAND回路22で演算さ
れ、スイッチング素子5のスイッチング制御を行うため
のパルス信号が生成される。
【0033】この実施の形態1のスイッチング電源装置
は、スイッチング素子5と、軽負荷状態検出回路40お
よびスイッチング素子5のスイッチング動作制御回路4
1を含む制御回路4とが、同一の半導体チップ上に集積
化されて半導体装置6とされている。半導体装置6に
は、スイッチング素子5の高電位側端子と、低電位側端
子が接続された回路全体の接地端子GND/SOURC
E端子と、補助電源電圧を入力する入力端子CONTR
OLと、の3つが外部出力端子として設けられている。
【0034】次に、このスイッチング電源装置の軽負荷
時における動作を、図2のタイムチャートに基づいて説
明する。軽負荷検出用比較器28は、電圧変換素子18
の電圧Vaと予め設定された基準電圧Va0とを比較し
て、電圧変換素子18の電圧Vaが基準電圧Va0より
も高い場合は信号Vbを出力する。負荷9への電流ID
の供給が小さく待機状態の場合においては、図2(a)
に示すように、出力電圧Voが若干上昇して、図2
(b)に示すように、負荷9への供給電流Ioが低下す
ると、図2(c)に示すように補助電源電圧Vccが上
昇する。そして、シャントレギュレータ26の基準電圧
Vc0以上になると、シャントレギュレータ26を介し
て電圧変換素子18にPWM制御用電流IPWMが流れ
る。これにより、図2(d)に示すように電圧変換素子
18の電圧Vaが上昇し、この電圧Vaと発振器16の
三角波信号15の電圧とをPWM制御用比較器17によ
って比較され、スイッチング素子5はPWM制御され
る。更に電圧変換素子18の電圧Vaが上昇し、軽負荷
検出用比較器28の基準電圧Va01以上になると軽負
荷検出状態となり、図2(e)に示すように軽負荷検出
用比較器28の出力Vbはハイレベルからローレベルに
なる。これにより、AND回路29の出力はローレベル
になり、図2(f)に示すようにスイッチング素子5の
スイッチング動作が停止する。このとき、軽負荷検出用
比較器28の基準電圧はVa01からVa02に切り替
えられる。
【0035】スイッチング素子5によるスイッチング動
作がオフ状態になると、図2(g)に示すようにスイッ
チング素子5には電流IDが流れない状態になる。これ
により、トランス3の一次巻線3aから二次巻線3cへ
の電力供給が行われなくなるため、負荷9への電力供給
はコンデンサ8からだけとなり、図2(a)に示すよう
に、出力電圧Voは徐々に低下する。これにより、補助
電源電圧Vccも徐々に低下し、図2(d)に示すよう
に、電圧変換素子18の電圧Vaも徐々に低下する。電
圧変換素子18の電圧Vaが徐々に低下しても、軽負荷
検出用比較器28の基準電圧はVa02(<Va01)
であるため、電圧変換素子18の電圧がVa01のとき
には、スイッチング素子5の動作が直ちには再開されな
い。そして、更に出力電圧Voが低下して、電圧変換素
子18の電圧Vaが軽負荷検出用比較器28の基準電
a02以下になると、軽負荷検出用比較器28の出力
信号Vbはローレベルからハイレベルとなり、スイッチ
ング素子5のオンオフ動作が再開される。このとき、軽
負荷検出用比較器28の基準電圧はVa02からVa0
1に切り替えられる。
【0036】スイッチング素子5によるスイッチング動
作が再開されると、スイッチング素子5に流れる電流I
Dは、軽負荷検出時の電流値よりも大きくなっているた
め、負荷9への電力供給は過剰となり、再び出力電圧V
oが上昇し、電圧変換素子18の電圧Vaも上昇する。
そして再び軽負荷検出されると、スイッチング素子5の
オンオフの繰り返しによるスイッチング動作が停止す
る。
【0037】このように、軽負荷検出用比較器28の基
準電圧Va0が、軽負荷状態を検出することによって、
軽負荷検出下限値Va02から軽負荷検出上限値Va0
1へと変化するため、軽負荷状態を検出している間は、
スイッチング素子5のオンオフ動作を繰り返すスイッチ
ング制御は、停止と再開とが繰り返される間欠発振状態
となる。ここで間欠発振状態とは、スイッチング素子5
がオンオフ動作と停止期間を繰り返す状態をいう。出力
電圧Voは、この間欠発振の停止期間中に低下するが、
この低下の度合いは負荷9の電流Ioに依存する。つま
り、負荷9の電流Ioが小さくなるほど出力電圧Voの
低下が緩やかになり、間欠発振の停止期間は負荷9の電
流Ioが小さいほど長くなり、軽負荷になるほど、スイ
ッチング素子5のスイッチング動作時間が減少すること
になる。
【0038】この方式により、例えば0.3W出力の電
源において、従来方式では消費電力が1W、効率が30
%であったものが、消費電力が0.45W、効率が67
%へと大幅に改善された。
【0039】また、本発明の半導体装置6は、制御回路
4とスイッチング素子5が同一半導体チップ基板上に集
積化されているために、小型に構成されている。しか
も、必要な外部端子の数を最小に限定したので、小型の
スイッチング電源装置を構成することができる。
【0040】(実施の形態2)図3は、本発明のスイッ
チング電源装置の他の例を示す回路図である。このスイ
ッチング電源装置では、軽負荷検出用比較器28の出力
電圧Vbが、直接NAND回路22に与えられている。
その他の構成は、図1のスイッチング電源装置と同様の
ものである。
【0041】次に、実施の形態2のスイッチング電源装
置の動作を説明する。図3のスイッチング電源装置にお
いては、スイッチング素子5のスイッチング動作の停
止、再開の時間幅を設定する操作と、スイッチング素子
5に許容されるオン時間幅であるオンのデューティを設
定する操作がNAND回路22において行われる。その
他の動作は、図1のスイッチング電源装置と同様であ
る。
【0042】実施の形態2のスイッチング電源装置で
は、軽負荷検出用比較器28の出力電圧Vbが、直接N
AND回路22に与えられているので、図1のAND回
路29が1個省略され、より小さなチップの半導体装置
を構成することができる。
【0043】このように、負荷9が軽負荷状態になる
と、スイッチング素子5は間欠発振制御され、スイッチ
ング素子5のスイッチング動作が減少することになる。
これにより、図1のスイッチング電源装置と同様に電源
を高効率にて使用でき、しかも小型化が図れる。
【0044】(実施の形態3)図4は、本発明の実施の
形態3のスイッチング電源装置を示す回路図である。こ
のスイッチング電源装置は、制御回路4内に軽負荷検出
用比較器28の基準電圧Va0を設定する基準電圧源3
0がさらに設けられている。また、軽負荷検出用比較器
28の軽負荷検出電圧Vbを任意に設定する外付けの軽
負荷検出抵抗31が、制御回路4にさらに設けられてい
る。その他の構成は、図1に示すスイッチング電源装置
の構成と同様である。
【0045】軽負荷検出電圧調整用抵抗31は、基準電
圧源30から出力される基準電圧Va0を調整するため
に、軽負荷検出用比較器28のマイナス端子と接地GN
D/SOURCEとの間に設けられており、この軽負荷
検出電圧調整用抵抗31の値を変化させることによっ
て、軽負荷検出用比較器28のマイナス入力端子に入力
される軽負荷検出電圧Va0が調整される。
【0046】このように、軽負荷検出電圧調整用抵抗3
1を設けて、軽負荷検出電圧Va0を任意に調整するこ
とにより、待機時における負荷9に対応させて、スイッ
チング素子5のスイッチング動作を、最適に調整するこ
とができる。
【0047】なお、本実施の形態では、軽負荷検出電圧
調整用抵抗31を外付けにより設けているが、半導体集
積チップ化する際に内部に組込むようにしても良い。
【0048】(実施の形態4) 図5は、本発明の実施の形態4のスイッチング電源装置
の回路図である。このスイッチング電源装置では、制御
回路4に補助電源電圧Vccの過電圧を検出したとき所
定の信号を出力する過電圧保護回路32と、半導体装置
6が一定以上に過熱されたとき所定の信号を出力する過
熱保護回路33とによる保護機能が設けられたものであ
る。また、停止中のスイッチング素子5のスイッチング
動作を再開するためのトリガーパルスを発生させる再起
動のトリガ回路35がさらに設けられている。過電圧保
護回路32および過熱保護回路33の出力信号は、OR
回路34およびSRフリップフロップ36を介してスイ
ッチング素子5のスイッチング動作を最終的に支配する
NAND回路22に入力されているので、これら保護回
路からの信号が入力されると、スイッチング素子5のス
イッチング動作が停止される。
【0049】その他の構成は、図1の実施の形態1のス
イッチング電源装置と同じ構成である。実施の形態4の
スイッチング電源装置も実施の形態1のスイッチング電
源装置と同様に、電源を高効率に使用でき、装置の小型
化を図ることができる。さらに、過電圧、過熱に対する
保護機能を有するものである。
【0050】(実施の形態5)図6は、本発明の実施の
形態5のスイッチング電源装置を示す回路図である。こ
のスイッチング電源装置では、軽負荷検出用比較器28
の出力電圧Vbが、直接NAND回路22に与えられて
いる。その他の構成は、図5のスイッチング電源装置と
同様のものである。実施の形態5のスイッチング電源装
置も実施の形態5のスイッチング電源装置と同様に、電
源を高効率に使用でき、装置の小型化を図ることができ
る。さらに、過電圧、過熱に対する保護機能を有するも
のである。
【0051】(実施の形態6)図7は、第6のスイッチ
ング電源装置のさらに他の例を示す回路図である。図7
に示すスイッチング電源装置では、トランス3の出力側
回路に出力電圧Voを検出するための出力電圧検出回路
37がコンデンサ8と並列に接続されており、出力電圧
検出回路37の検出信号を入力側回路に伝達するための
フォトカプラ38の発光部38bが出力電圧検出回路3
7に接続されている。フォトカプラ38の受光部38a
はトランス3の第2の一次巻線3bとダイオード11を
介して接続されている。その他の構成は、図1のスイッ
チング電源装置と同様になっている。
【0052】出力電圧検出回路37によってトランス3
の出力側回路の出力電圧Voが所定の電圧より大きくな
ると、出力電圧検出回路37およびフォトカプラー38
b,38aが動作され、光信号により出力電圧の変動が
制御回路6に伝達される。これにより、トランス3の第
2の一次巻線から電流が制御回路6のCONTROL端
子に供給されて制御回路6の補助電源電圧Vccが変え
られる。
【0053】それ以降の出力電圧の制御は、実施の形態
1から5のものと同様である。図7のスイッチング電源
装置においては、フォトカプラ38により出力電圧Vo
の変動が制御回路4に伝達されているので、配線を不要
とすることができる。また、実施の形態6のスイッチン
グ電源装置も実施の形態1から5のスイッチング電源装
置と同様に、電源を高効率に使用でき、装置の小型化を
図ることができる。
【0054】(実施の形態7)図8は、本発明の実施の
形態7のスイッチング電源装置を示す回路図である。こ
のスイッチング電源装置では、軽負荷検出用比較器28
の出力電圧Vbが、直接NAND回路22に与えられて
いる。その他の構成は、図7のスイッチング電源装置と
同様のものである。実施の形態7のスイッチング電源装
置も実施の形態6のスイッチング電源装置と同様に、電
源を高効率に使用でき、装置の小型化を図ることができ
る。
【0055】また、本発明の実施例におけるスイッチン
グ電源装置の動作説明において、非連続モードにて説明
したが、連続モードにおいても同じ効果が得られる。
【0056】
【発明の効果】以上のように、本発明の半導体装置は、
その制御回路に、軽負荷状態検出回路とこの出力に基づ
きスイッチング素子の動作を制御するスイッチング動作
制御回路を備えたので、軽負荷時における電力効率がよ
く、集積化が容易な半導体装置が得られる。またこの半
導体装置を組込むことにより小型のスイッチング電源装
置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体装置を用いたス
イッチング電源装置の回路図である。
【図2】本発明の実施の形態1の半導体装置を用いたス
イッチング電源装置の動作を示すタイムチャートであ
る。
【図3】本発明の実施の形態2の半導体装置を用いたス
イッチング電源装置の回路図である。
【図4】本発明の実施の形態3の半導体装置を用いたス
イッチング電源装置の回路図である。
【図5】本発明の実施の形態4の半導体装置を用いたス
イッチング電源装置の回路図である。
【図6】本発明の実施の形態5の半導体装置を用いたス
イッチング電源装置の回路図である。
【図7】本発明の実施の形態6の半導体装置を用いたス
イッチング電源装置の回路図である。
【図8】本発明の実施の形態7の半導体装置を用いたス
イッチング電源装置の回路図である。
【図9】従来の半導体装置を用いたスイッチング電源装
置の回路図である。
【図10】従来の半導体装置を用いたスイッチング電源
装置の動作を示すタイムチャートである。
【図11】従来の半導体装置を用いたスイッチング電源
装置の他の回路図である。
【符号の説明】
1 整流器 2,8,12 コンデンサ 3 トランス 3a 一次巻線 3b 補助巻線 3c 二次巻線 4 制御回路 5 スイッチング素子 6 半導体装置 7,11 ダイオード 9 負荷 10 補助電源部 13 最大デューティーサイクル信号 14 クロック信号 15 三角波信号 16 発振器 17 PWM制御用比較器 18 電圧変換素子(第1の抵抗) 19,34 OR回路 20 ドレイン電流検出回路 21,36 RSフリップフロップ回路 22 NAND回路 23 内部回路電流供給回路 24 起動/停止回路 25 ドライブ回路 26 シャントレギュレータ 27 軽負荷時開閉制御部 28 軽負荷検出用比較器 29 AND回路 30 基準電圧源 31 軽負荷検出電圧調整用抵抗 32 過電圧保護回路 33 過熱保護回路 35 再起動のトリガ回路 37 出力電圧検出回路 38 フォトカプラ 38a フォトカプラの発光部 38b フォトカプラの受光部 40 軽負荷検出用回路 41 スイッチング動作制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 知子 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平8−237945(JP,A) 特開 平10−312221(JP,A) 特開 平10−304658(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/28

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 一次巻線および二次巻線と、該二次巻線
    の電圧に比例した電圧を発生する補助巻線とを有するト
    ランスと、前記一次巻線に流れる電流をスイチングする
    スイッチング素子と、該スイッチング素子のスイッチン
    グ動作を制御する制御信号を出力する制御回路と、前記
    補助巻線の電圧を整流し平滑化して生成した補助電源電
    圧を電源電圧として前記制御回路に供給する補助電源部
    とを有するスイッチング電源装置であって、 前記制御回路には、 該制御回路の電源電圧の変動に応じて変化する電流を第
    1の抵抗に供給するシャントレギュレータと、前記 第1の抵抗の端子間電圧と基準電圧とを比較し、前
    記第1の抵抗の端子間電圧が前記基準電圧以上になると
    軽負荷状態と判定する軽負荷検出用比較器と、クロック
    信号および三角波信号を発生する発振器と、 前記第1の抵抗の端子間電圧と前記三角波信号とを比較
    するPWM制御用比較器と、 前記クロック信号の入力によりセット状態になり、前記
    PWM制御用比較器の出力信号の入力によりリセット状
    態になり、前記スイッチング素子をPWM制御するため
    の制御信号を出力する第1のフリップフロップ回路と、 前記軽負荷検出用比較器が軽負荷状態と判定した出力信
    を出力するとき、前記スイッチング素子へ前記制御信
    を出することを停止し、その出力信号が反転したと
    き、前記スイッチング素子へ前記制御信号を出力するこ
    とを再開するスイッチング動作制御回路と、が設けられ
    ていることを特徴とするスイッチング電源装置。
  2. 【請求項2】 前記シャントレギュレータは、前記制御
    回路の電源電圧の端子に接続された第2の抵抗の一端に
    ソースを接続したMOSトランジスタと、前記ソースの
    電位と所定の規格電圧値とを比較しその比較出力で前記
    MOSトランジスタのゲートを駆動する比較器とから成
    り、前記電源電圧が前記所定の規格電圧値以上の場合
    に、出力電流を前記第1の抵抗に出力することを特徴と
    する請求項1記載のスイッチング電源装置。
  3. 【請求項3】 前記軽負荷検出用比較器は、ヒステリシ
    ス特性を有し、そのヒステリシス特性によって前記基準
    電圧が変更される請求項1或いは2記載のスイッチング
    源装置。
  4. 【請求項4】 前記制御回路は、前記制御回路の電源電
    圧の過電圧を検出したとき所定の信号を出力する過電圧
    保護回路と、本装置が一定以上に過熱されたとき所定の
    信号を出力する過熱保護回路と、前記過電圧保護回路の
    出力信号または前記過熱保護回路の出力信号が入力され
    たとき前記第1のフリップフロップ回路から前記スイッ
    チング素子へ出力される前記制御信号を停止させる第2
    のフリップフロップ回路と、を更に含むことを特徴とす
    る請求項1から3の何れかに記載のスイッチング電源装
  5. 【請求項5】 前記トランスの二次巻線の電圧を整流し
    て平滑する出力側回路と、該出力側回路と並列に接続さ
    れ出力電圧を検出する出力電圧検出回路と、発光部が前
    記出力電圧検出回路に接続され、且つ受光部が前記トラ
    ンスの補助巻線の電圧を整流するダイオードと直列に接
    続されたフォトカップラとを備えた請求項1から4の何
    れかに記載のスイッチング電源装置。
  6. 【請求項6】 請求項1から5の何れかに記載のスイッ
    チング電源装に用いられる半導体装置であって、 前記
    スイッチング素子と前記制御回路とを集積化しており、
    前記制御回路の回路動作により前記スイッチング素子の
    パルス幅変調制御が行われることを特徴とするスイッチ
    ング電源用の半導体装置。
JP2000050348A 2000-02-25 2000-02-25 半導体装置、および、この半導体装置を用いたスイッチング電源装置 Expired - Fee Related JP3425403B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000050348A JP3425403B2 (ja) 2000-02-25 2000-02-25 半導体装置、および、この半導体装置を用いたスイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000050348A JP3425403B2 (ja) 2000-02-25 2000-02-25 半導体装置、および、この半導体装置を用いたスイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2001238441A JP2001238441A (ja) 2001-08-31
JP3425403B2 true JP3425403B2 (ja) 2003-07-14

Family

ID=18572139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000050348A Expired - Fee Related JP3425403B2 (ja) 2000-02-25 2000-02-25 半導体装置、および、この半導体装置を用いたスイッチング電源装置

Country Status (1)

Country Link
JP (1) JP3425403B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571690B2 (ja) 2001-12-06 2004-09-29 松下電器産業株式会社 スイッチング電源装置及びスイッチング電源用半導体装置
WO2005086334A1 (en) * 2004-02-17 2005-09-15 Semiconductor Components Industries L.L.C. Low audible noise power supply method and controller therefor
JP4984997B2 (ja) 2007-03-16 2012-07-25 富士通セミコンダクター株式会社 Dc−dcコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法
US7995359B2 (en) 2009-02-05 2011-08-09 Power Integrations, Inc. Method and apparatus for implementing an unregulated dormant mode with an event counter in a power converter
US8385088B2 (en) 2010-12-06 2013-02-26 Power Integrations, Inc. Method and apparatus for implementing an unregulated dormant mode with output reset in a power converter
US7952895B2 (en) * 2008-05-29 2011-05-31 Power Integrations, Inc. Method and apparatus for implementing an unregulated dormant mode in a power converter
KR101339350B1 (ko) 2010-07-14 2013-12-09 신덴겐코교 가부시키가이샤 절연형 스위칭 전원
JP5634233B2 (ja) * 2010-11-26 2014-12-03 新電元工業株式会社 絶縁型スイッチング電源
US8982584B2 (en) 2011-11-15 2015-03-17 Dialog Semiconductor Inc. Power supply regulation for ultra-low load and no-load operation
US8873254B2 (en) * 2012-03-12 2014-10-28 Linear Technology Corporation Isolated flyback converter with sleep mode for light load operation
JP6273642B2 (ja) * 2013-12-16 2018-02-07 パナソニックIpマネジメント株式会社 Led点灯装置
JP7033273B2 (ja) 2018-02-28 2022-03-10 ブラザー工業株式会社 スイッチング電源

Also Published As

Publication number Publication date
JP2001238441A (ja) 2001-08-31

Similar Documents

Publication Publication Date Title
US6980444B2 (en) Switching power supply
JP4481879B2 (ja) スイッチング電源装置
JP3652351B2 (ja) スイッチング電源装置
JP4748197B2 (ja) 電源装置
JP4062307B2 (ja) コンバータ
US7285991B2 (en) Semiconductor device for controlling switching power supply and switching power supply unit using the same
JP4127399B2 (ja) スイッチング電源制御用半導体装置
US7259973B2 (en) Semiconductor apparatus for controlling a switching power supply
JP6424644B2 (ja) 電源制御用半導体装置
JP2007295761A (ja) スイッチング電源装置
US6246596B1 (en) Switching power supply
JP2003174769A (ja) スイッチング電源装置及びスイッチング電源用半導体装置
JP4308183B2 (ja) スイッチング電源制御用半導体装置およびスイッチング電源装置
JP3425403B2 (ja) 半導体装置、および、この半導体装置を用いたスイッチング電源装置
JP4862362B2 (ja) スイッチング電源装置
JP2005518177A (ja) パワーコンバータの騒音低減
CN110401347B (zh) 直流电源装置
JP3434788B2 (ja) スイッチング電源用半導体装置
JP4283977B2 (ja) スイッチング電源装置及びスイッチング電源用半導体装置
JP2007068248A (ja) スイッチング電源装置
JP3426570B2 (ja) スイッチング電源装置
JP3490049B2 (ja) スイッチング電源装置
JP4680453B2 (ja) スイッチング電源
JP3559516B2 (ja) スイッチング電源装置
JPH1169794A (ja) 電源装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees