JP2001238441A - 半導体装置、および、この半導体装置を用いたスイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 軽負荷時におけるスイッチング素子の消費電
力を削減することにより電力効率の向上をして、さら
に、半導体集積チップ化を容易とする。 【解決手段】 スイッチング素子５と、スイッチング素
子のスイッチング動作を制御する制御回路４とを有し、
制御回路には該制御回路の電源電圧変動に応じて電圧が
変化する電圧変換素子１８と、電圧変換素子の電圧Ｖａ
が基準電圧Ｖａ０以上になると軽負荷状態と判定する軽
負荷状態検出回路４０と、この出力に基づき、スイッチ
ング素子の動作を制御する0スイッチング動作制御回路
４１と、を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置とスイッチング電源装置に使用される半導体装置に
関し、特に、軽負荷時における消費電力を削減すること
ができるスイッチング電源装置とそのスイッチング電源
装置に使用される半導体装置に関する。

【０００２】

【従来の技術】図９は、従来のスイッチング電源装置の
一例を示す回路図である。図１０は、従来のスイッチン
グ電源装置の動作を示すタイムチャートである。図９に
示すスイッチング電源装置では、商用の交流電源が、ダ
イオードブリッジなどの整流器１により整流されてコン
デンサ２にて平滑化されることにより、直流電圧Ｖｉｎ
とされて、電力変換用トランス３に与えられている。電
力変換用のトランス３は、第１の一次巻線３ａおよび第
２の一次巻線３ｂと、二次巻線３ｃとを有しており、直
流電圧Ｖｉｎが第１の一次巻線３ａに与えられている。

【０００３】トランス３の第１の一次巻線３ａに与えら
れた直流電力は、制御回路４にて制御されるスイッチン
グ素子５によりスイッチングされる。そして、そのスイ
ッチング素子５のスイッチング動作によって、トランス
３の二次巻線３ｃに電流が取り出される。二次巻線３ｃ
に取り出された電流は、二次巻線３ｃに接続されたダイ
オード７およびコンデンサ８により、整流されて平滑化
され、出力電圧Ｖｏの直流電力として負荷９へ供給され
る。

【０００４】トランス３の第２の一次巻線３ｂにも、第
１の一次巻線３ａから出力される直流電力が与えられて
いる。第２の一次巻線３ｂから出力される直流電流は、
補助電源部１０に設けられたダイオード１１およびコン
デンサ１２により整流および平滑化されて補助電源電圧
Ｖｃｃとして出力される。そして、補助電源部１０から
出力される補助電源電圧Ｖｃｃが、制御回路４の電源電
圧として用いられている。この補助電源電圧Ｖｃｃは、
トランス３の二次巻線３ｃから負荷９に供給される出力
電圧Ｖｏと比例する電圧であり、出力電圧Ｖｏを安定化
させるための帰還信号としても用いられている。

【０００５】制御回路４には、スイッチング素子５のス
イッチング周波数を決定するためのクロック信号１４
と、スイッチング素子５の最大デューティーサイクルを
決定するための最大デューティーサイクル信号１３と、
スイッチング素子５をパルス幅制御（以下、ＰＷＭ制御
と記す）するための三角波信号１５とをそれぞれ出力す
る発振器１６が設けられている。発振器１６から発振さ
れる三角波信号１５はＰＷＭ制御用比較器１７に接続さ
れ、ＰＷＭ制御用比較器１７は三角波信号１５と電圧変
換素子１８の電圧とを比較し、三角波信号１５の電圧が
電圧変換素子１８の電圧を上回るとＯＲ回路１９に信号
を出力する。ＯＲ回路１９にはＰＷＭ制御用比較器１７
からの出力信号とドレイン電流検出回路２０からの出力
信号が入力されており、その出力はＲＳフリップフロッ
プ回路２１のセット端子に与えられている。ＲＳフリッ
プフロップ回路２１の出力は、ＮＡＮＤ回路２２へ出力
されている。発振器１６から発振される最大デューティ
ーサイクル信号１３は、ＮＡＮＤ回路２２に直接入力さ
れている。

【０００６】スイッチング素子５のドレイン端子には、
制御回路４内の電源電流を供給するための内部回路電流
供給回路２３が接続されている。内部回路電流供給回路
２３は、制御回路４の起動および停止を制御する起動／
停止回路２４によって、電源投入時などの補助電源電圧
Ｖｃｃが起動電圧よりも低いときにのみ動作されるよう
になっている。起動／停止回路２４の出力は、ＮＡＮＤ
回路２２に入力されている。

【０００７】ＮＡＮＤ回路２２には、ＲＳフリップフロ
ップ回路２１を介して与えられる発振回路１６のクロッ
ク信号１４と、発振器１６から与えられるスイッチング
素子５の最大デューティーサイクル信号１３と、起動／
停止回路２４から出力される信号の３つが入力されてお
り、その出力は、スイッチング素子５のスイッチング制
御信号としてスイッチング素子５のドライブ回路２５に
与えられている。ドライブ回路２５は、与えられるスイ
ッチング制御信号に基づいて、スイッチング素子５をス
イッチング制御する。

【０００８】制御回路４には、補助電源部１０から出力
される補助電源電圧Ｖｃｃが与えられており，補助電源
電圧Ｖｃｃには予め設定された電圧Ｖｃ０以上になると
動作するシャントレギュレータ２６を介して電圧変換素
子１８に接続されている。

【０００９】このように構成された従来のスイッチング
電源装置の動作を、図１０に示すタイミングチャートに
より説明する。整流器１に商用電源からの交流電流が入
力されると、入力された交流電流が整流器１とコンデン
サ２とにより、整流および平滑化されて、直流電圧Ｖｉ
ｎに変換される。この直流電圧Ｖｉｎがトランス３の第
１の一次巻線３ａに印加される。また、直流電圧Ｖｉｎ
は、制御回路４内の起動／停止回路２４によって起動さ
れた内部回路電流供給回路２３を介して、第２の一次巻
線３ｂに印加されて、補助電源電圧Ｖｃｃ用のコンデン
サ１２を充電する。

【００１０】その後、補助電源電圧Ｖｃｃが制御回路４
の起動電圧に達すると制御回路４が動作し、スイッチン
グ素子５によるスイッチング動作の制御が開始されると
共に、起動／停止回路２４によって、内部回路電流供給
回路２３が停止される。このような動作により、通常動
作時における制御回路４の消費電力が低く抑えられてい
る。

【００１１】制御回路４は、負荷９に対する出力電圧Ｖ
ｏが、所定の電圧にて安定化するように、補助電源電圧
Ｖｃｃに基づいて、スイッチング素子５によるスイッチ
ング動作を制御している。負荷９に対する出力電圧Ｖｏ
と、補助電源電圧Ｖｃｃとは、トランス３の第２の一次
巻線３ｂと二次巻線３ｃの巻数比に比例した電圧になっ
ている。

【００１２】すなわち、図１０のタイムチャートに示す
ように、負荷９への電流供給が小さくなる待機時等にお
いては、図１０（ａ）に示すように、出力電圧Ｖｏが若
干上昇して、図１０（ｂ）に示すように、負荷９への供
給電流Ｉｏが低下すると、図１０（ｃ）に示すように、
補助電源電圧Ｖｃｃが上昇する。補助電源電圧Ｖｃｃが
シャントレギュレータ２６の予め設定された基準電圧Ｖ
ｃ０以上になると、電圧変換素子１８に電流が供給さ
れ、図１０（ｄ）に示すように、電圧変換素子１８両端
電圧Ｖａが上昇する。この電圧変換素子１８の電圧Ｖａ
は、電圧変換素子１８に電流が供給された当初は、その
電流値に応じて順次上昇するが、定常状態では、抵抗値
１８で規定される一定電圧となる。

【００１３】発振器１６の三角波信号１５による電圧が
電圧変換素子１８の電圧Ｖａ以上になると、比較器１７
からＯＲ回路１９を介して、ＲＳフリップフロップ回路
２１のリセット端子へリセット信号が出力される。これ
により、ＮＡＮＤ回路２２からは、スイッチング素子５
をオフにする信号が出力される。その結果、スイッチン
グ素子５は、オン時間が短くなり、図１０（ｆ）に示す
ように、スイッチング素子５を流れる電流ＩＤが低下す
る。

【００１４】このように、制御回路４は、負荷９に供給
される電流Ｉｏに応じて、スイッチング素子５のオンデ
ューティーが変えられるパルス幅変調制御方式（ＰＷＭ
制御方式）になっている。

【００１５】ドレイン電流検出回路２０は、スイッチン
グ素子５に所定以上の大きさのドレイン電流ＩＤが流れ
たときスイッチング素子５の動作を停止させて過剰電流
を限定する。

【００１６】なお制御回路４とパワーＭＯＳＦＥＴ等の
スイッチング素子５とは、同一半導体チップ基板上に集
積化された半導体装置６とされている。

【００１７】図１１は、特開平１０−３０４６５８号公
報に記載されている従来のスイッチング電源装置の構成
を示す回路図である。このスイッチング電源装置では、
出力電圧Ｖｏが上限電圧よりも上昇したときはスイッチ
ング素子５ａのオンオフ動作を一時停止し、出力電圧Ｖ
ｏが下限電圧よりも下降したときはスイッチング素子５
ａのオンオフ動作を再開させる軽負荷時開閉制御部２７
が出力側コンデンサＣ３と並列に接続されて、出力電圧
の安定化を図り、電力損失を少なくしている。

【００１８】

【発明が解決しようとする課題】図９に示す従来のスイ
ッチング電源装置の構成では、待機時などの軽負荷時に
は、スイッチング素子５に流れる電流ＩＤが低減される
ようになっているが、この電流ＩＤをゼロにすることは
出来ないため、無負荷時でも、ある大きさの電流が流れ
る。従って、無負荷時でも、スイッチング素子５でのス
イッチングによって電力が損失するので、負荷が軽くな
るほどこの電力の損失の割合が大きくなる。その結果、
待機時の電源の省電力化が容易ではないという問題があ
る。

【００１９】また、図１１に示すように、出力側にスイ
ッチング素子５のオンオフ動作を制御する軽負荷時開閉
制御部２７を設ける構成では、入力側の制御回路４とス
イッチング素子５からなる半導体装置６と出力側の軽負
荷時開閉制御部２７とを、完全に絶縁しなければなら
ず、同一の半導体チップ基板上に集積化ができないとい
う問題がある。

【００２０】本発明は、このような問題を解決するもの
であり、その目的は、軽負荷時におけるスイッチング素
子の消費電力を削減することにより電力を効率よく使用
することができ、さらに、スイッチング電源回路の半導
体集積チップ化が容易なスイッチング電源装置およびそ
のスイッチング電源装置に好適に使用される半導体装置
を提供することである。

【００２１】

【課題を解決するための手段】本発明の半導体装置は、
スイッチング素子と、該スイッチング素子のスイッチン
グ動作を制御する制御回路とを有する半導体装置であっ
て、該制御回路には該制御回路の電源電圧変動に応じて
電圧が変化する電圧変換素子と、該電圧変換素子の電圧
が予め設定された基準電圧以上になると軽負荷状態と判
定する軽負荷状態検出回路と、該軽負荷状態検出回路の
出力に基づき、該スイッチング素子の動作を停止または
再開させるスイッチング動作制御回路と、が設けられ、
これにより上記目的が達成される。

【００２２】前記軽負荷状態検出回路には、該軽負荷状
態検出回路の前記基準電圧を任意に設定する基準電圧設
定手段がさらに設けられてもよい。

【００２３】前記スイッチング動作制御回路には、該ス
イッチング素子のオンデューティを設定する手段が設け
られ、オンデューティ以下になると、該スイッチング素
子のスイッチング動作を停止させ、オンデューティ以上
になると該スイッチング素子のスイッチング動作を再開
させてもよい。

【００２４】前記半導体装置は、前記スイッチング素子
の高電位側端子と、該スイッチング素子の低電位側端子
と、該スイッチング素子の制御端子を制御する前記制御
回路の電源入力端子と、の少なくとも３つの端子が外部
端子として設けられてもよい。

【００２５】前記軽負荷検出用回路は、ヒステリシス特
性を有し、そのヒステリシス特性によって基準電圧が変
更されてもよい。

【００２６】本発明のスイッチング電源装置は、前記半
導体装置に設けられたスイッチング素子が、トランスの
第１の一次巻線に接続され、該半導体装置内に設けられ
た制御回路が該トランスの二次巻線電圧に比例した電圧
を発生する該トランスの第２の一次巻線における該電圧
を整流して平滑化する補助電源部に接続され、該補助電
源部から該制御回路に供給される電流により該スイッチ
ング素子のパルス幅変調制御がおこなわれ、これにより
上記目的が達成される。

【００２７】

【発明の実施の形態】（実施の形態１）図１は、本発明
のスイッチング電源装置の一例を示す回路図である。な
お、図１において、図９に示すスイッチング電源装置と
同一の構成要素については、同一の符号を付して説明を
省略する。

【００２８】図１に示すスイッチング電源装置では、図
９に示すスイッチング電源装置に対して、出力Ｖｏに接
続されている負荷９の状態を検出する軽負荷状態検出回
路４０がさらに設けられている。軽負荷状態検出回路４
０には、補助電源電圧端子ＣＯＮＴＲＯＬと接地ＧＮＤ
／ＳＯＵＲＣＥ端子間に接続された電圧変換素子１８が
設けられており、シャントレギュレータ２６により、補
助電源電圧Ｖｃｃの電圧が所定の規定値Ｖｃ０以上の場
合に補助電源電圧端子ＣＯＮＴＲＯＬから電流ＩＰＷＭ
が供給される。電圧変換素子１８に発生する電圧Ｖａ
は、所定の検出基準電圧Ｖａ０とを比較され、この電圧
Ｖａが予め設定された基準電圧Ｖａ０よりも高い場合に
軽負荷検出用比較器２８から電圧Ｖｂが出力される。

【００２９】また、軽負荷検出用比較器２８の出力電圧
Ｖｂは、発振器１６のクロック信号１４との論理和がと
られるＡＮＤ回路２９に与えられており、ＡＮＤ回路２
９の出力信号はＲＳフリップフロップ回路２１のセット
端子に与えられている。

【００３０】軽負荷検出用比較器２８の基準電圧Ｖａ０
は、ヒステリシス特性を有し、軽負荷検出上限値Ｖａ０
１と軽負荷検出下限値Ｖａ０２の２つの基準電圧とされ
る（Ｖａ０１＞Ｖａ０２）。この２つの基準電圧は、軽
負荷検出用比較器２８の出力電圧Ｖｂがハイレベルから
ローレベルへ変化したときに軽負荷検出上限値Ｖａ０１
から軽負荷検出下限値Ｖａ０２に、またはローレベルか
らハイレベルへ変化したときに軽負荷検出下限値Ｖａ０
２から軽負荷検出上限値Ｖａ０１に切り替えられる。

【００３１】ＲＳフリップフロップ回路２１では、軽負
荷検出用比較器２８の出力電圧Ｖｂと三角波１５により
スイッチング素子５のスイッチング動作の停止、再開の
期間をきめるパルス信号が生成され、このパルス信号が
ＮＡＮＤ回路２２に与えられている。また、ＮＡＮＤ回
路２２には、ＲＳフリップフロップ回路２１のパルス信
号と、発振器１６から出力されるスイッチング素子５の
最大デューティーサイクル信号１３と、起動／停止回路
２４からの出力信号とが、それぞれ入力されている。そ
して、ＮＡＮＤ回路２２の出力が、スイッチング素子５
のスイッチング制御信号として、ドライブ回路２５を介
してスイッチング素子５のゲート端子に与えられてい
る。スイッチング素子５は、ドライブ回路２５から出力
されるスイッチング制御信号によってスイッチング制御
される。その他の構成は、図９に示したスイッチング電
源装置と同様の構成となっている。

【００３２】図１のスイッチング電源装置においては、
スイッチング素子５のスイッチング動作の停止、再開の
時間幅は、軽負荷検出用比較器２８の出力電圧Ｖｂと三
角波１５をＲＳフリップフロップ回路２１に与えること
により設定され、一方スイッチング素子５に許容される
オン時間幅であるオンのデューティは、発振器１６の最
大デューティーサイクル信号１３により設定される。こ
れら最大デューティサイクル信号１３とＲＳフリップフ
ロップ回路２１の出力信号がＮＡＮＤ回路２２で演算さ
れ、スイッチング素子５のスイッチング制御を行うため
のパルス信号が生成される。

【００３３】この実施の形態１のスイッチング電源装置
は、スイッチング素子５と、軽負荷状態検出回路４０お
よびスイッチング素子５のスイッチング動作制御回路４
１を含む制御回路４とが、同一の半導体チップ上に集積
化されて半導体装置６とされている。半導体装置６に
は、スイッチング素子５の高電位側端子と、低電位側端
子が接続された回路全体の接地端子ＧＮＤ／ＳＯＵＲＣ
Ｅ端子と、補助電源電圧を入力する入力端子ＣＯＮＴＲ
ＯＬと、の３つが外部出力端子として設けられている。

【００３４】次に、このスイッチング電源装置の軽負荷
時における動作を、図２のタイムチャートに基づいて説
明する。軽負荷検出用比較器２８は、電圧変換素子１８
の電圧Ｖａと予め設定された基準電圧Ｖａ０とを比較し
て、電圧変換素子１８の電圧Ｖａが基準電圧Ｖａ０より
も高い場合は信号Ｖｂを出力する。負荷９への電流ＩＤ
の供給が小さく待機状態の場合においては、図２（ａ）
に示すように、出力電圧Ｖｏが若干上昇して、図２
（ｂ）に示すように、負荷９への供給電流Ｉｏが低下す
ると、図２（ｃ）に示すように補助電源電圧Ｖｃｃが上
昇する。そして、シャントレギュレータ２６の基準電圧
Ｖｃ０以上になると、シャントレギュレータ２６を介し
て電圧変換素子１８にＰＷＭ制御用電流ＩＰＷＭが流れ
る。これにより、図２（ｄ）に示すように電圧変換素子
１８の電圧Ｖａが上昇し、この電圧Ｖａと発振器１６の
三角波信号１５の電圧とをＰＷＭ制御用比較器１７によ
って比較され、スイッチング素子５はＰＷＭ制御され
る。更に電圧変換素子１８の電圧Ｖａが上昇し、軽負荷
検出用比較器２８の基準電圧Ｖａ０１以上になると軽負
荷検出状態となり、図２（ｅ）に示すように軽負荷検出
用比較器２８の出力Ｖｂはハイレベルからローレベルに
なる。これにより、ＡＮＤ回路２９の出力はローレベル
になり、図２（ｆ）に示すようにスイッチング素子５の
スイッチング動作が停止する。このとき、軽負荷検出用
比較器２８の基準電圧はＶａ０１からＶａ０２に切り替
えられる。

【００３５】スイッチング素子５によるスイッチング動
作がオフ状態になると、図２（ｇ）に示すようにスイッ
チング素子５には電流ＩＤが流れない状態になる。これ
により、トランス３の第１の一次巻線３ａから二次巻線
３ｃへの電力供給が行われなくなるため、負荷９への電
力供給はコンデンサ８からだけとなり、図２（ａ）に示
すように、出力電圧Ｖｏは徐々に低下する。これによ
り、補助電源電圧Ｖｃｃも徐々に低下し、図２（ｄ）に
示すように、電圧変換素子１８の電圧Ｖａも徐々に低下
する。電圧変換素子１８の電圧Ｖａが徐々に低下して
も、軽負荷検出用比較器２８の基準電圧はＶａ０２（＜
Ｖａ０１）であるため、電圧変換素子１８の電圧がＶａ
０１のときには、スイッチング素子５の動作が直ちには
再開されない。そして、更に出力電圧Ｖｏが低下して、
電圧変換素子１８の電圧Ｖａが軽負荷検出用比較器２８
の基準電圧がＶａ０２以下になると、軽負荷検出用比較
器２８の出力信号Ｖｂはローレベルからハイレベルとな
り、スイッチング素子５のオンオフ動作が再開される。
このとき、軽負荷検出用比較器２８の基準電圧はＶａ０
２からＶａ０１に切り替えられる。

【００３６】スイッチング素子５によるスイッチング動
作が再開されると、スイッチング素子５に流れる電流Ｉ
Ｄは、軽負荷検出時の電流値よりも大きくなっているた
め、負荷９への電力供給は過剰となり、再び出力電圧Ｖ
ｏが上昇し、電圧変換素子１８の電圧Ｖａも上昇する。
そして再び軽負荷検出されると、スイッチング素子５の
オンオフの繰り返しによるスイッチング動作が停止す
る。

【００３７】このように、軽負荷検出用比較器２８の基
準電圧Ｖａ０が、軽負荷状態を検出することによって、
軽負荷検出下限値Ｖａ０２から軽負荷検出上限値Ｖａ０
１へと変化するため、軽負荷状態を検出している間は、
スイッチング素子５のオンオフ動作を繰り返すスイッチ
ング制御は、停止と再開とが繰り返される間欠発振状態
となる。ここで間欠発振状態とは、スイッチング素子５
がオンオフ動作と停止期間を繰り返す状態をいう。出力
電圧Ｖｏは、この間欠発振の停止期間中に低下するが、
この低下の度合いは負荷９の電流Ｉｏに依存する。つま
り、負荷９の電流Ｉｏが小さくなるほど出力電圧Ｖｏの
低下が緩やかになり、間欠発振の停止期間は負荷９の電
流Ｉｏが小さいほど長くなり、軽負荷になるほど、スイ
ッチング素子５のスイッチング動作時間が減少すること
になる。

【００３８】この方式により、例えば０．３Ｗ出力の電
源において、従来方式では消費電力が１Ｗ、効率が３０
％であったものが、消費電力が０．４５Ｗ、効率が６７
％へと大幅に改善された。

【００３９】また、本発明の半導体装置６は、制御回路
４とスイッチング素子５が同一半導体チップ基板上に集
積化されているために、小型に構成されている。しか
も、必要な外部端子の数を最小に限定したので、小型の
スイッチング電源装置を構成することができる。

【００４０】（実施の形態２）図３は、本発明のスイッ
チング電源装置の他の例を示す回路図である。このスイ
ッチング電源装置では、軽負荷検出用比較器２８の出力
電圧Ｖｂが、直接ＮＡＮＤ回路２２に与えられている。
その他の構成は、図１のスイッチング電源装置と同様の
ものである。

【００４１】次に、実施の形態２のスイッチング電源装
置の動作を説明する。図３のスイッチング電源装置にお
いては、スイッチング素子５のスイッチング動作の停
止、再開の時間幅を設定する操作と、スイッチング素子
５に許容されるオン時間幅であるオンのデューティを設
定する操作がＮＡＮＤ回路２２において行われる。その
他の動作は、図1のスイッチング電源装置と同様であ
る。

【００４２】実施の形態２のスイッチング電源装置で
は、軽負荷検出用比較器２８の出力電圧Ｖｂが、直接Ｎ
ＡＮＤ回路２２に与えられているので、図１のＡＮＤ回
路２９が１個省略され、より小さなチップの半導体装置
を構成することができる。

【００４３】このように、負荷９が軽負荷状態になる
と、スイッチング素子５は間欠発振制御され、スイッチ
ング素子５のスイッチング動作が減少することになる。
これにより、図１のスイッチング電源装置と同様に電源
を高効率にて使用でき、しかも小型化が図れる。

【００４４】（実施の形態３）図４は、本発明の実施の
形態３のスイッチング電源装置を示す回路図である。こ
のスイッチング電源装置は、制御回路４内に軽負荷検出
用比較器２８の基準電圧Ｖａ０を設定する基準電圧源３
０がさらに設けられている。また、軽負荷検出用比較器
２８の軽負荷検出電圧Ｖｂを任意に設定する外付けの軽
負荷検出抵抗３１が、制御回路４にさらに設けられてい
る。その他の構成は、図１に示すスイッチング電源装置
の構成と同様である。

【００４５】軽負荷検出電圧調整用抵抗３１は、基準電
圧源３０から出力される基準電圧Ｖａ０を調整するため
に、軽負荷検出用比較器２８のマイナス端子と接地ＧＮ
Ｄ／ＳＯＵＲＣＥとの間に設けられており、この軽負荷
検出電圧調整用抵抗３１の値を変化させることによっ
て、軽負荷検出用比較器２８のマイナス入力端子に入力
される軽負荷検出電圧Ｖａ０が調整される。

【００４６】このように、軽負荷検出電圧調整用抵抗３
１を設けて、軽負荷検出電圧Ｖａ０を任意に調整するこ
とにより、待機時における負荷９に対応させて、スイッ
チング素子５のスイッチング動作を、最適に調整するこ
とができる。

【００４７】なお、本実施の形態では、軽負荷検出電圧
調整用抵抗３１を外付けにより設けているが、半導体集
積チップ化する際に内部に組込むようにしても良い。

【００４８】（実施の形態４）図５は、本発明の実施の
形態４のスイッチング電源装置の回路図である。このス
イッチング電源装置では、制御回路４に補助電源電圧Ｖ
ｃｃの過電圧を検出したとき所定の信号を出力する過電
圧保護回路３２と、半導体装置６が一定以上に過熱され
たとき所定の信号を出力する過熱保護回路３３とによる
保護機能が設けられたものである。また、停止中のスイ
ッチング５のスイッチング動作を再開するためのトリガ
ーパルスを発生させる再起動のトリガ回路３５がさらに
設けられている。過電圧保護回路３２および過熱保護回
路３３の出力信号は、ＯＲ回路３４およびＳＲフリップ
フロップ３６を介してスイッチング素子５のスイッチン
グ動作を最終的に支配するＮＡＮＤ回路２２に入力され
ているので、これら保護回路からの信号が入力される
と、スイッチング素子５のスイッチング動作が停止され
る。

【００４９】その他の構成は、図1の実施の形態１のス
イッチング電源装置と同じ構成である。実施の形態４の
スイッチング電源装置も実施の形態１のスイッチング電
源装置と同様に、電源を高効率に使用でき、装置の小型
化を図ることができる。さらに、過電圧、過熱に対する
保護機能を有するものである。

【００５０】（実施の形態５）図６は、本発明の実施の
形態５のスイッチング電源装置を示す回路図である。こ
のスイッチング電源装置では、軽負荷検出用比較器２８
の出力電圧Ｖｂが、直接ＮＡＮＤ回路２２に与えられて
いる。その他の構成は、図５のスイッチング電源装置と
同様のものである。実施の形態５のスイッチング電源装
置も実施の形態５のスイッチング電源装置と同様に、電
源を高効率に使用でき、装置の小型化を図ることができ
る。さらに、過電圧、過熱に対する保護機能を有するも
のである。

【００５１】（実施の形態６）図７は、第６のスイッチ
ング電源装置のさらに他の例を示す回路図である。図7
に示すスイッチング電源装置では、トランス３の出力側
回路に出力電圧Ｖｏを検出するための出力電圧検出回路
３７がコンデンサ８と並列に接続されており、出力電圧
検出回路３７の検出信号を入力側回路に伝達するための
フォトカプラ３８の発光部３８ｂが出力電圧検出回路３
７に接続されている。フォトカプラ３８の受光部３８ａ
はトランス３の第２の一次巻線３ｂとダイオード１１を
介して接続されている。その他の構成は、図１のスイッ
チング電源装置と同様になっている。

【００５２】出力電圧検出回路３７によってトランス３
の出力側回路の出力電圧Ｖｏが所定の電圧より大きくな
ると、出力電圧検出回路３７およびフォトカプラー３８
ｂ，３８ａが動作され、光信号により出力電圧の変動が
制御回路６に伝達される。これにより、トランス３の第
２の一次巻線から電流が制御回路６のＣＯＮＴＲＯＬ端
子に供給されて制御回路６の補助電源電圧Ｖｃｃが変え
られる。

【００５３】それ以降の出力電圧の制御は、実施の形態
１から５のものと同様である。図７のスイッチング電源
装置においては、フォトカプラ３８により出力電圧Ｖｏ
の変動が制御回路４に伝達されているので、配線を不要
とすることができる。また、実施の形態６のスイッチン
グ電源装置も実施の形態１から５のスイッチング電源装
置と同様に、電源を高効率に使用でき、装置の小型化を
図ることができる。

【００５４】（実施の形態７）図８は、本発明の実施の
形態７のスイッチング電源装置を示す回路図である。こ
のスイッチング電源装置では、軽負荷検出用比較器２８
の出力電圧Ｖｂが、直接ＮＡＮＤ回路２２に与えられて
いる。その他の構成は、図７のスイッチング電源装置と
同様のものである。実施の形態７のスイッチング電源装
置も実施の形態６のスイッチング電源装置と同様に、電
源を高効率に使用でき、装置の小型化を図ることができ
る。

【００５５】また、本発明の実施例におけるスイッチン
グ電源装置の動作説明において、非連続モードにて説明
したが、連続モードにおいても同じ効果が得られる。

【００５６】

【発明の効果】以上のように、本発明の半導体装置は、
その制御回路に、軽負荷状態検出回路とこの出力に基づ
きスイッチング素子の動作を制御するスイッチング動作
制御回路を備えたので、軽負荷時における電力効率がよ
く、集積化が容易な半導体装置が得られる。またこの半
導体装置を組込むことにより小型のスイッチング電源装
置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の半導体装置を用いたス
イッチング電源装置の回路図である。

【図２】本発明の実施の形態１の半導体装置を用いたス
イッチング電源装置の動作を示すタイムチャートであ
る。

【図３】本発明の実施の形態２の半導体装置を用いたス
イッチング電源装置の回路図である。

【図４】本発明の実施の形態３の半導体装置を用いたス
イッチング電源装置の回路図である。

【図５】本発明の実施の形態４の半導体装置を用いたス
イッチング電源装置の回路図である。

【図６】本発明の実施の形態５の半導体装置を用いたス
イッチング電源装置の回路図である。

【図７】本発明の実施の形態６の半導体装置を用いたス
イッチング電源装置の回路図である。

【図８】本発明の実施の形態７の半導体装置を用いたス
イッチング電源装置の回路図である。

【図９】従来の半導体装置を用いたスイッチング電源装
置の回路図である。

【図１０】従来の半導体装置を用いたスイッチング電源
装置の動作を示すタイムチャートである。

【図１１】従来の半導体装置を用いたスイッチング電源
装置の他の回路図である。

【符号の説明】

１ 整流器 ２，８，１２ コンデンサ ３ トランス ３ａ 第１の一次巻線 ３ｂ 第２の一次巻線 ３ｃ 二次巻線 ４ 制御回路 ５ スイッチング素子 ６ 半導体装置 ７，１１ ダイオード ９ 負荷 １０ 補助電源部 １３ 最大デューティーサイクル信号 １４ クロック信号 １５ 三角波信号 １６ 発振器 １７ ＰＷＭ制御用比較器 １８ 電圧変換素子 １９，３４ ＯＲ回路 ２０ ドレイン電流検出回路 ２１，３６ ＲＳフリップフロップ回路 ２２ ＮＡＮＤ回路 ２３ 内部回路電流供給回路 ２４ 起動／停止回路 ２５ ドライブ回路 ２６ シャントレギュレータ ２７ 軽負荷時開閉制御部 ２８ 軽負荷検出用比較器 ２９ ＡＮＤ回路 ３０ 基準電圧源 ３１ 軽負荷検出電圧調整用抵抗 ３２ 過電圧保護回路 ３３ 過熱保護回路 ３５ 再起動のトリガ回路 ３７ 出力電圧検出回路 ３８ フォトカプラ ３８ａ フォトカプラの発光部 ３８ｂ フォトカプラの受光部 ４０ 軽負荷検出用回路 ４１ スイッチング動作制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩見 陽 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木下 知子 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5H730 AA14 BB43 BB57 CC01 DD04 EE02 EE07 FD24 FF02 FF19 FG05 VV01 XX01 XX03 XX12 XX19 XX21 XX27 XX32 XX38 XX42 XX45

Claims (6)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子と、該スイッチング素
   子のスイッチング動作を制御する制御回路とを有する半
   導体装置であって、該制御回路には該制御回路の電源電
   圧変動に応じて電圧が変化する電圧変換素子と、該電圧
   変換素子の電圧が予め設定された基準電圧以上になると
   軽負荷状態と判定する軽負荷状態検出回路と、該軽負荷
   状態検出回路の出力に基づき、該スイッチング素子の動
   作を停止または再開させるスイッチング動作制御回路
   と、が設けられていることを特徴とする半導体装置。
2. 【請求項２】 前記軽負荷状態検出回路には、該軽負荷
   状態検出回路の前記基準電圧を任意に設定する基準電圧
   設定手段がさらに設けられている請求項１に記載の半導
   体装置。
3. 【請求項３】 前記スイッチング動作制御回路には、該
   スイッチング素子のオンデューティを設定する手段が設
   けられており、オンデューティ以下になると、該スイッ
   チング素子のスイッチング動作を停止させ、オンデュー
   ティ以上になると該スイッチング素子のスイッチング動
   作を再開させる請求項１または２に記載の半導体装置。
4. 【請求項４】 前記スイッチング素子の高電位側端子
   と、該スイッチング素子の低電位側端子と、該スイッチ
   ング素子の制御端子を制御する前記制御回路の電源入力
   端子と、の少なくとも３つの端子が外部端子として設け
   られている請求項１から３のいずれかに記載の半導体装
   置。
5. 【請求項５】 前記軽負荷検出用回路はヒステリシス特
   性を有し、そのヒステリシス特性によって前記基準電圧
   が変更される請求項１から４のいずれかに記載の半導体
   装置。
6. 【請求項６】 請求項１から５のいずれかの半導体装置
   に設けられたスイッチング素子が、トランスの第１の一
   次巻線に接続され、該半導体装置内に設けられた制御回
   路が該トランスの二次巻線電圧に比例した電圧を発生す
   る該トランスの第２の一次巻線における該電圧を整流し
   て平滑化する補助電源部に接続され、該補助電源部から
   該制御回路に供給される電流により該スイッチング素子
   のパルス幅変調制御がおこなわれることを特徴とするス
   イッチング電源装置。