JP5323992B2 - 絶縁型スイッチング電源 - Google Patents

絶縁型スイッチング電源 Download PDF

Info

Publication number
JP5323992B2
JP5323992B2 JP2012524455A JP2012524455A JP5323992B2 JP 5323992 B2 JP5323992 B2 JP 5323992B2 JP 2012524455 A JP2012524455 A JP 2012524455A JP 2012524455 A JP2012524455 A JP 2012524455A JP 5323992 B2 JP5323992 B2 JP 5323992B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
control
capacitor
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012524455A
Other languages
English (en)
Other versions
JPWO2012008157A1 (ja
Inventor
正明 林
博 成澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2012524455A priority Critical patent/JP5323992B2/ja
Publication of JPWO2012008157A1 publication Critical patent/JPWO2012008157A1/ja
Application granted granted Critical
Publication of JP5323992B2 publication Critical patent/JP5323992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、絶縁型スイッチング電源に関し、特に、スタンバイモードにおける消費電力を低減する絶縁型スイッチング電源に関する。
従来、絶縁型スイッチング電源は、スイッチ素子をスイッチングさせることで、入力された電圧を所望の電圧に変換して出力する。この絶縁型スイッチング電源では、スタンバイモードにおける消費電力を低減するために、スタンバイモードにおいてスイッチ素子をバースト制御する手法が用いられる。この手法によれば、スタンバイモードにおいて、スイッチ素子のスイッチングを所定の周期で行う発振期間と、スイッチ素子のスイッチングを一時停止するスイッチング休止期間と、が繰り返される。このため、単位時間当たりのスイッチング回数を減らすことができるので、単位時間当たりのスイッチング損失を削減でき、その結果、スタンバイモードにおける消費電力を低減できる。
また、スタンバイモードにおける消費電力をさらに低減する手法として、種々の手法が提案されている（例えば、特許文献１〜４参照）。
特許文献１には、スタンバイモードにおいて、出力電圧が上限電圧より高い場合には、スイッチ素子のスイッチングを停止させ、出力電圧が下限電圧より低い場合には、スイッチ素子のスイッチングを開始させる手法が示されている。この手法によれば、出力リップルを増加させてバースト周期を長くすることができるので、スタンバイモードにおける消費電力をさらに低減できる。
ところが、特許文献１に示された手法では、スタンバイモードのスイッチング休止期間においても、スイッチ素子を駆動制御する回路や素子には、制御電力が供給されたままである。このため、スタンバイモードのスイッチング休止期間であっても、これら回路や素子で電力損失が発生してしまう。
これに対して、特許文献２には、絶縁型スイッチング電源において、上述の回路や素子に制御電力を供給するライン上にスイッチ回路を設け、スタンバイモードのスイッチング休止期間では、上述の回路や素子への制御電力の供給を停止させる手法が示されている。この手法によれば、スタンバイモードのスイッチング休止期間において、上述の回路や素子で電力損失が発生してしまうのを防止できる。
また、特許文献３には、上述の回路や素子への制御電力の供給をオンオフするスイッチ手段を設け、出力電圧が予め定められた所定の値を超えると、スイッチ手段により制御電力の供給をオフさせる手法が示されている。この手法によれば、出力電圧が所定の値を超えると、上述の回路や素子で電力損失が発生してしまうのを防止できる。ここで、スタンバイモードの発振期間では、出力電圧が上昇するので、出力電圧が予め定められた所定の値を超えるとスイッチング休止期間にすることで、スタンバイモードのスイッチング休止期間において、上述の回路や素子で電力損失が発生してしまうのを防止できる。
また、特許文献４には、絶縁型スイッチング電源において、起動抵抗とスイッチ回路とを直列接続した起動回路により、上述の回路や素子に制御電力を供給できる手法が示されている。この絶縁型スイッチング電源は、スタンバイモードにおいて出力電圧が上限電圧より高い場合には、スイッチ素子のスイッチングを停止させるとともに、スイッチ回路をオフ状態にして起動回路を停止させる。一方、スタンバイモードにおいて出力電圧が下限電圧より低い場合には、スイッチ回路をオン状態にして起動回路を動作させ、スイッチ素子のスイッチングを開始させる。この絶縁型スイッチング電源によれば、スタンバイモードのスイッチング休止期間において、起動抵抗で電力損失が発生してしまうのを防止できる。
特開２００２−５８２３８号公報 特開２００４−８８９５９号公報 実開平３−１１３９８６号公報 特開２０００−２７０５４４号公報
特許文献２に示された手法では、上述のように、スタンバイモードのスイッチング休止期間において、スイッチ素子を駆動制御する回路や素子への制御電力の供給を停止させる。このため、スタンバイモードのスイッチング休止期間では、スイッチ素子のスイッチングが停止するので、時間が経過するに従って出力電圧が低下する。そこで、２次側回路から送信される出力電圧検出信号の信号レベルを判定し、出力電圧が予め定められた下限電圧まで低下したか否かを検出する差動増幅器を、１次側回路に設けている。特許文献２に示されている絶縁型スイッチング電源では、例えば特許文献２の図３に示されているように、出力電圧が下限電圧まで低下すると、１次側回路において上述の回路や素子への制御電力の供給を再開して、スイッチ素子のスイッチングを再開させる。
すなわち、特許文献２に示された手法では、スタンバイモードのスイッチング休止期間において、出力電圧の下限電圧を安定的に制御するために１次側回路で差動増幅器を動作させ続ける必要があるので、１次側回路で差動増幅器に電流を供給し続けなければならない。この差動増幅器は、消費電力が大きいため、スタンバイモードのスイッチング休止期間において、絶縁型スイッチング電源の消費電力を十分に低減させることができない。このため、絶縁型スイッチング電源において、出力電圧の下限電圧を安定的に制御しつつ、消費電力を十分に低減させることは、極めて困難であった。
特許文献４に示された手法でも、スタンバイモードのスイッチング休止期間では、起動回路は停止するが、スタンバイモードの発振期間では、起動回路が動作するので、スタンバイモードにおける消費電力を十分には低減できなかった。
なお、スタンバイモードのスイッチング休止期間においては、上述の差動増幅器を含む、スイッチ素子のスイッチングに関わる全ての素子や回路に対して、制御電力の供給を停止する方法が考えられる。
ここで、特許文献２などに示された手法のように制御電力の供給をスイッチで停止しようとすると、制御電力の供給を停止している期間においてスイッチをオフ状態に維持するのに電力が必要となる。このため、特許文献２〜４に示された手法では、上述の全ての素子や回路への制御電力の供給を停止することはできない。
これに対して、スイッチ素子を駆動制御する回路や素子に対して供給する制御電圧を０Ｖにする方法が考えられる。この方法によれば、制御電力の供給を停止するためのスイッチが不要となるので、このスイッチをオフ状態に維持するために制御電力の供給を行うことなく、上述の全ての素子や回路への制御電力の供給を停止することができる。ところが、スタンバイモードにおいて、スイッチング休止期間から発振期間に移行させる際には、制御電圧を０Ｖから規定のレベルにまで短時間で上昇させるために、起動回路を動作させる必要がある。このため、スタンバイモードにおいて、スイッチング休止期間から発振期間に移行させるたびに、起動回路で電力が消費されてしまう。
以上より、スタンバイモードのスイッチング休止期間において、スイッチ素子のスイッチングに関わる全ての素子や回路への制御電力の供給を停止しても、消費電力を十分に低減するという目的を果たすことはできないおそれがある。
上述の課題に鑑み、本発明は、スタンバイモードにおける消費電力を十分に低減できる絶縁型スイッチング電源を提供することを目的とする。
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１） 本発明は、スイッチ素子（例えば、図１のスイッチ素子Ｑ１に相当）を連続発振状態（例えば、後述のノーマルモードに相当）または間欠発振状態（例えば、後述のスタンバイモードに相当）でスイッチング制御し、必要な出力電圧に入力電圧から変換制御する絶縁型スイッチング電源（例えば、図１の絶縁型スイッチング電源１に相当）であって、前記スイッチング制御に必要な制御電力を供給する制御電力供給源（例えば、図１のキャパシタＣ５に相当）と、前記制御電力供給源から電力供給を受けている期間（例えば、図１２の時刻ｔ４〜ｔ８までの期間に相当）のうち少なくとも一部の期間（例えば、図１２の時刻ｔ６〜ｔ８までの期間に相当）において予め定められた電流を供給する電流供給部（例えば、図３の定電流供給部１４に相当）を有し、前記連続発振状態または前記間欠発振状態において、前記スイッチ素子をスイッチング制御する第１の制御部（例えば、図３の第１の制御部１０に相当）と、前記第１の制御部と前記制御電力供給源とを短絡または開放する制御電力供給スイッチ（例えば、図４のスイッチ素子Ｑ１１に相当）と、前記間欠発振状態における出力電圧に対応して両端電圧が変化するとともに、前記電流供給部より電流供給される第１のキャパシタ（例えば、図５のキャパシタＣ４に相当）を有する容量素子部（例えば、図５の容量素子部１２１に相当）と、前記第１のキャパシタの両端電圧（例えば、図１２の電圧ＶＣ４に相当）に対応して、前記間欠発振状態におけるスイッチング休止期間（例えば、図１２の時刻ｔ２〜ｔ４までの期間に相当）のうち少なくとも一部の期間（例えば、図１２の時刻ｔ３〜ｔ４までの期間に相当）では、前記制御電力供給スイッチを開放させて、前記第１の制御部の電力供給を制御する第２の制御部（例えば、図３の第２の制御部１２に相当）と、を備えることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、絶縁型スイッチング電源に、制御電力供給源、第１の制御部、制御電力供給スイッチ、および第２の制御部を設けた。そして、制御電力供給源により、スイッチング制御に必要な制御電力を供給し、第１の制御部により、スイッチ素子をスイッチング制御し、制御電力供給スイッチにより、第１の制御部と制御電力供給源とを短絡または開放することとした。また、第２の制御部により、間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、制御電力供給スイッチを開放させて、第１の制御部の電力供給を制御することとした。このため、間欠発振状態におけるスイッチング休止期間のうち制御電力供給スイッチを開放させる期間において、制御電力供給源から第１の制御部への電力供給を停止させることができる。したがって、間欠発振状態における絶縁型スイッチング電源の消費電力を低減できる。
また、この発明によれば、第１の制御部に、制御電力供給源から電力供給を受けている期間のうち少なくとも一部の期間において予め定められた電流を第１のキャパシタに供給する電流供給部を設けた。そして、第２の制御部は、第１のキャパシタの両端電圧に対応して、上述のように第１の制御部の電力供給を制御することとした。このため、電流供給部から第１のキャパシタへの電流供給を、第１の制御部が制御電力供給源から電力供給を受けている期間内で行うことができる。したがって、電流供給部を第１の制御部に組み込むことができ、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。
また、この発明によれば、上述のように、絶縁型スイッチング電源に、制御電力供給源、第１の制御部、制御電力供給スイッチ、容量素子部、および第２の制御部を設けた。このため、間欠発振状態におけるスイッチング休止期間のうち制御電力供給スイッチを開放させる期間において、制御電力供給源から第１の制御部への電力供給を停止させることができる。したがって、間欠発振状態におけるスイッチング休止期間において、制御電圧を０Ｖにすることなく、絶縁型スイッチング電源の消費電力を低減できる。よって、間欠発振状態において、スイッチング休止期間からスイッチング期間に移行させる際に、起動回路を動作させる必要がないため、絶縁型スイッチング電源の消費電力を十分に低減できる。
（２） 本発明は、（１）の絶縁型スイッチング電源について、前記電流供給部は、前記第１のキャパシタの両端電圧に応じて、前記第１のキャパシタに供給する電流値を変更することを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、電流供給部は、第１のキャパシタの両端電圧に応じて、第１のキャパシタに供給する電流値を変更することとした。このため、第１のキャパシタの両端電圧を上昇させる必要のある場合にのみ、第１のキャパシタに大きな電流を供給することができる。これによれば、第１のキャパシタの両端電圧を上昇させる必要がない場合における損失を低減することができるとともに、第１のキャパシタの両端電圧を上昇させる必要がある場合に、第１のキャパシタを急速充電することができる。したがって、第１の制御部に電力供給を行う期間の間欠発振周期に対する比率を小さくすることができ、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。
（３） 本発明は、（１）または（２）の絶縁型スイッチング電源について、前記第１の制御部は、前記第１のキャパシタの両端電圧が第２の設定電圧（例えば、図１２の電圧Ｖｔｈ３に相当）以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、第１の制御部は、第１のキャパシタの両端電圧が第２の設定電圧以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子のスイッチングを停止させることとした。このため、出力電圧が上限電圧に達すると、すぐに発振を止めることができるので、間欠発振周期に対する発振期間の比率、すなわち間欠発振の発振デューティを小さくすることができ、単位時間当たりのスイッチ素子の発振回数を減少させることができる。したがって、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。
（４） 本発明は、（１）または（２）の絶縁型スイッチング電源について、前記電流供給部は、前記制御電力供給源から前記第１の制御部に電力供給が行われている期間に前記出力電圧が前記上限電圧以上になると、前記第１のキャパシタへの電流供給を開始し、前記第１の制御部は、前記第１のキャパシタの両端電圧が第２の設定電圧（例えば、図１２の電圧Ｖｔｈ３に相当）以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、電流供給部は、制御電力供給源から第１の制御部に電力供給が行われている期間に出力電圧が上限電圧以上になると、第１のキャパシタへの電流供給を開始することとした。また、第１の制御部は、第１のキャパシタの両端電圧が第２の設定電圧以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子のスイッチングを停止させることとした。このため、制御電力供給源から第１の制御部に電力供給が行われている期間であっても、出力電圧が上限電圧まで上昇しないと、第１のキャパシタは充電されない。したがって、出力電圧がある程度確保できてから第１のキャパシタを充電することができ、誤動作を防止できる。
（５） 本発明は、スイッチ素子（例えば、図１のスイッチ素子Ｑ１に相当）を連続発振状態（例えば、後述のノーマルモードに相当）または間欠発振状態（例えば、後述のスタンバイモードに相当）でスイッチング制御し、必要な出力電圧に入力電圧から変換制御する絶縁型スイッチング電源（例えば、図１の絶縁型スイッチング電源１に相当）であって、前記スイッチング制御に必要な制御電力を供給する制御電力供給源（例えば、図１のキャパシタＣ５に相当）と、前記制御電力供給源から電力供給を受けている期間（例えば、図１２の時刻ｔ４〜ｔ８までの期間に相当）のうち少なくとも一部の期間（例えば、図１２の時刻ｔ６〜ｔ８までの期間に相当）において予め定められた定電流を供給する定電流供給部（例えば、図３の定電流供給部１４に相当）を有し、前記連続発振状態または前記間欠発振状態において、前記スイッチ素子をスイッチング制御する第１の制御部（例えば、図３の第１の制御部１０に相当）と、前記第１の制御部と前記制御電力供給源とを短絡または開放する制御電力供給スイッチ（例えば、図４のスイッチ素子Ｑ１１に相当）と、前記間欠発振状態における出力電圧に対応して両端電圧が変化するとともに、前記定電流供給部より定電流供給される第１のキャパシタ（例えば、図５のキャパシタＣ４に相当）を有する容量素子部（例えば、図５の容量素子部１２１に相当）と、前記第１のキャパシタの両端電圧（例えば、図１２の電圧ＶＣ４に相当）に対応して、前記間欠発振状態におけるスイッチング休止期間（例えば、図１２の時刻ｔ２〜ｔ４までの期間に相当）のうち少なくとも一部の期間（例えば、図１２の時刻ｔ３〜ｔ４までの期間に相当）では、前記制御電力供給スイッチを開放させて、前記第１の制御部の電力供給を制御する第２の制御部（例えば、図３の第２の制御部１２に相当）と、を備えることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、絶縁型スイッチング電源に、制御電力供給源、第１の制御部、制御電力供給スイッチ、および第２の制御部を設けた。そして、制御電力供給源により、スイッチング制御に必要な制御電力を供給し、第１の制御部により、スイッチ素子をスイッチング制御し、制御電力供給スイッチにより、第１の制御部と制御電力供給源とを短絡または開放することとした。また、第２の制御部により、間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、制御電力供給スイッチを開放させて、第１の制御部の電力供給を制御することとした。このため、間欠発振状態におけるスイッチング休止期間のうち制御電力供給スイッチを開放させる期間において、制御電力供給源から第１の制御部への電力供給を停止させることができる。したがって、間欠発振状態における絶縁型スイッチング電源の消費電力を低減できる。
また、この発明によれば、第１の制御部に、制御電力供給源から電力供給を受けている期間のうち少なくとも一部の期間において予め定められた定電流を第１のキャパシタに供給する定電流供給部を設けた。そして、第２の制御部は、第１のキャパシタの両端電圧に対応して、上述のように第１の制御部の電力供給を制御することとした。このため、定電流供給部から第１のキャパシタへの定電流供給を、第１の制御部が制御電力供給源から電力供給を受けている期間内で行うことができる。したがって、定電流供給部を第１の制御部に組み込むことができ、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。
また、この発明によれば、上述のように、絶縁型スイッチング電源に、制御電力供給源、第１の制御部、制御電力供給スイッチ、容量素子部、および第２の制御部を設けた。このため、間欠発振状態におけるスイッチング休止期間のうち制御電力供給スイッチを開放させる期間において、制御電力供給源から第１の制御部への電力供給を停止させることができる。したがって、間欠発振状態におけるスイッチング休止期間において、制御電圧を０Ｖにすることなく、絶縁型スイッチング電源の消費電力を低減できる。よって、間欠発振状態において、スイッチング休止期間からスイッチング期間に移行させる際に、起動回路を動作させる必要がないため、絶縁型スイッチング電源の消費電力を十分に低減できる。
（６） 本発明は、（５）の絶縁型スイッチング電源について、前記定電流供給部は、前記第１のキャパシタの両端電圧に応じて、前記第１のキャパシタに供給する定電流値を変更することを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、定電流供給部は、第１のキャパシタの両端電圧に応じて、第１のキャパシタに供給する定電流値を変更することとした。このため、第１のキャパシタの両端電圧を上昇させる必要のある場合にのみ、第１のキャパシタに大きな電流を供給することができる。これによれば、第１のキャパシタの両端電圧を上昇させる必要がない場合における損失を低減することができるとともに、第１のキャパシタの両端電圧を上昇させる必要がある場合に、第１のキャパシタを急速充電することができる。したがって、第１の制御部に電力供給を行う期間の間欠発振周期に対する比率を小さくすることができ、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。
（７） 本発明は、（５）または（６）の絶縁型スイッチング電源について、前記第１の制御部は、前記第１のキャパシタの両端電圧が第２の設定電圧（例えば、図１２の電圧Ｖｔｈ３に相当）以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、第１の制御部は、第１のキャパシタの両端電圧が第２の設定電圧以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子のスイッチングを停止させることとした。このため、出力電圧が上限電圧に達すると、すぐに発振を止めることができるので、間欠発振周期に対する発振期間の比率、すなわち間欠発振の発振デューティを小さくすることができ、単位時間当たりのスイッチ素子の発振回数を減少させることができる。したがって、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。
（８） 本発明は、（５）または（６）の絶縁型スイッチング電源について、前記定電流供給部は、前記制御電力供給源から前記第１の制御部に電力供給が行われている期間に前記出力電圧が前記上限電圧以上になると、前記第１のキャパシタへの定電流供給を開始し、前記第１の制御部は、前記第１のキャパシタの両端電圧が第２の設定電圧（例えば、図１２の電圧Ｖｔｈ３に相当）以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、定電流供給部は、制御電力供給源から第１の制御部に電力供給が行われている期間に出力電圧が上限電圧以上になると、第１のキャパシタへの定電流供給を開始することとした。また、第１の制御部は、第１のキャパシタの両端電圧が第２の設定電圧以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子のスイッチングを停止させることとした。このため、制御電力供給源から第１の制御部に電力供給が行われている期間であっても、出力電圧が上限電圧まで上昇しないと、第１のキャパシタは充電されない。したがって、出力電圧がある程度確保できてから第１のキャパシタを充電することができ、誤動作を防止できる。
（９） 本発明は、（１）から（８）のいずれかの絶縁型スイッチング電源について、前記第２の制御部は、前記容量素子部を備え、前記容量素子部は、前記第１のキャパシタと、第１のスイッチ素子（例えば、図５のスイッチ素子Ｑ２２に相当）および第２のスイッチ素子（例えば、図５のスイッチ素子Ｑ２４に相当）と、を備え、前記第１のキャパシタの一端には、前記第１のスイッチ素子の制御端子が接続され、前記第１のキャパシタの他端には、前記第１のスイッチ素子の出力端子と、前記第２のスイッチ素子の出力端子と、が接続され、前記第１のスイッチ素子の入力端子には、前記第２のスイッチ素子の制御端子が接続されるとともに、前記第２のスイッチ素子を駆動する駆動部（例えば、図５のドライブ部１２３に相当）を介して前記制御電力供給源が接続され、前記第２のスイッチ素子の入力端子には、前記制御電力供給スイッチの制御端子が接続されることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、第２の制御部に、第１のキャパシタを有する容量素子部を設け、容量素子部に、第１のキャパシタに加えて、第１のスイッチ素子および第２のスイッチ素子を設けた。そして、第１のスイッチ素子の制御端子と出力端子との間に、第１のキャパシタを設け、第２のスイッチ素子の制御端子と出力端子との間に、第１のスイッチ素子を設けた。このため、第１のキャパシタの両端電圧に応じて、第１のスイッチ素子が短絡または開放し、第１のスイッチ素子の状態に応じて、第２のスイッチ素子が開放または短絡し、第２のスイッチ素子の状態に応じて、制御電力供給スイッチの制御端子に入力される制御電圧レベルが変化して、第１の制御部と制御電力供給源とが短絡または開放する。このため、間欠発振状態におけるスイッチング休止期間において、第１のキャパシタの両端電圧に対応して制御電力供給スイッチを開放させることができる。
（１０） 本発明は、（１）〜（９）のいずれかの絶縁型スイッチング電源について、前記出力電圧が下限電圧以下になると、前記第１のキャパシタの両端電圧を低下させる第１の放電手段（例えば、図１の出力電圧下限検出部６０およびフォトトランジスタＰＴ１に相当）を備えることを特徴とする絶縁型スイッチング電源を提案している。
ここで、間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、第１の制御部への電力供給を停止するので、スイッチ素子のスイッチングが停止し、その結果、出力電圧が低下する。
そこで、この発明によれば、絶縁型スイッチング電源に第１の放電手段を設け、出力電圧が下限電圧以下になると、第１の放電手段により、第１のキャパシタの両端電圧を低下させることとした。このため、出力電圧が下限電圧以下になると、第１のキャパシタの両端電圧が低下する。したがって、第１のキャパシタの両端電圧に対応して制御電力供給スイッチを開放させる第２の制御部により、制御電力供給スイッチを短絡させることで、第１の制御部に電力供給して、スイッチ素子のスイッチングを再開させることができる。よって、出力電圧の下限電圧を設定することで、出力電圧が低くなりすぎる前に第１の制御部に電力供給して、出力電圧が低下し過ぎるのを防止できる。
（１１） 本発明は、（１０）の絶縁型スイッチング電源について、前記第１の放電手段は、前記連続発振状態に移行させる状態切替信号（例えば、後述のモード切替信号に相当）が入力されると、前記第１のキャパシタの両端電圧を低下させることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、連続発振状態に移行させる状態切替信号が入力されると、第１の放電手段は、第１のキャパシタの両端電圧を低下させることとした。このため、間欠発振状態において上述の出力電圧が下限電圧以下になった際に第１のキャパシタの両端電圧を低下させる場合と、状態切替信号が入力された際に第１のキャパシタの両端電圧を低下させる場合と、で第１の放電手段を共用することができるので、間欠発振状態における絶縁型スイッチング電源の消費電力の低減を低コストで実現できる。
（１２） 本発明は、（１）〜（１１）のいずれかの絶縁型スイッチング電源について、前記間欠発振状態における前記スイッチング休止期間において充電される第２のキャパシタ（例えば、図５のキャパシタＣ２１に相当）を備え、前記入力電圧の供給が開始された場合と、前記間欠発振状態において前記制御電力供給源から前記第１の制御部への電力供給を再開した場合と、を前記第２のキャパシタの両端電圧により識別することを特徴とする絶縁型スイッチング電源を提案している。
ここで、第１の制御部にとっては、電力供給が行われていない状態から電力供給が開始されるという点で、絶縁型スイッチング電源への入力電圧の供給が開始された場合、すなわち絶縁型スイッチング電源への電源投入が開始された場合と、間欠発振状態において制御電力供給源から第１の制御部への電力供給を再開した場合と、は同じ状態である。このため、上述の２つの場合を識別するのは困難である。
そこで、この発明によれば、間欠発振状態におけるスイッチング休止期間において充電される第２のキャパシタを、絶縁型スイッチング電源に設けた。そして、入力電圧の供給が開始された場合と、間欠発振状態において制御電力供給源から第１の制御部への電力供給を再開した場合と、を第２のキャパシタの両端電圧により識別することとした。このため、絶縁型スイッチング電源への電源投入が開始されたのか、それとも、間欠発振状態において制御電力供給源から第１の制御部への電力供給を再開したのかを、識別することができる。したがって、間欠発振状態において制御電力供給源から第１の制御部への電力供給を再開した際に、絶縁型スイッチング電源への電源投入が開始された際とは異なる動作として、第１の制御部への電力供給を再開した際に適した動作を行うことができる。
（１３） 本発明は、（１）〜（１２）のいずれかの絶縁型スイッチング電源について、前記第１のキャパシタに並列接続された第２の放電手段（例えば、図１の抵抗Ｒ１に相当）を備えることを特徴とする絶縁型スイッチング電源を提案している。
ここで、間欠発振状態において絶縁型スイッチング電源が出力できる能力を超えたピーク負荷を取るといった異常の発生時に、出力電圧が低下する場合がある。このため、出力電圧が上述の下限電圧以下になったか否かを識別する素子や回路が、出力電圧により動作する場合には、上述のような異常発生時において第１のキャパシタを放電させるより前に、上述の素子や回路の動作可能な電圧を出力電圧が下回ってしまい、その結果、第１のキャパシタを放電できなくなってしまうおそれがある。
そこで、この発明によれば、絶縁型スイッチング電源に第２の放電手段を設け、この第２の放電手段を第１のキャパシタに並列接続した。このため、上述のような異常が発生しても、第２の放電手段により第１のキャパシタを放電できる。したがって、第２の放電手段および第１のキャパシタの容量や残存電圧で定まる時間で、起動回路の動作や、制御電力供給源から第１の制御部への電力供給を再開することができ、絶縁型スイッチング電源を異常状態から正常状態に復帰させることができる。
（１４） 本発明は、（１）〜（１３）のいずれかの絶縁型スイッチング電源について、前記第２の制御部は、前記第１のキャパシタの両端電圧が第１の設定電圧（例えば、図１２の電圧Ｖｔｈ２に相当）以上になると、前記制御電力供給スイッチを開放させることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、第２の制御部は、第１のキャパシタの両端電圧が第１の設定電圧以上になると、制御電力供給スイッチを開放させることとした。このため、制御電力供給スイッチを短絡させている期間、すなわち制御電力供給源から第１の制御部への電力供給が行われている期間に、第１のキャパシタの両端電圧を第１の設定電圧まで上昇させることができる。したがって、第１の設定電圧を設定することで、第１のキャパシタに電荷が残っている状態を長期化することができ、間欠発振周期を長期化することができるので、その結果、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。
（１５） 本発明は、（３）、（４）、（７）、または（８）の絶縁型スイッチング電源について、前記第１の制御部および前記第２の制御部を前記入力電圧によって起動させる起動回路（例えば、図３の起動回路部１３に相当）を備え、前記第１のキャパシタの両端電圧が前記第２の設定電圧以上になると、前記起動回路の動作を禁止することを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、絶縁型スイッチング電源に起動回路を設け、この起動回路により、第１の制御部および第２の制御部を入力電圧によって起動させることとした。そして、第１のキャパシタの両端電圧が第２の設定電圧以上になると、起動回路の動作を禁止することとした。このため、第１の制御部への電力供給を停止しても起動回路が動作することがないので、制御電力供給源の電圧を監視して起動回路の動作を停止させるような特別な回路を設けることなく、絶縁型スイッチング電源の消費電力をさらに低減できる。
（１６） 本発明は、（１５）の絶縁型スイッチング電源について、前記第１のキャパシタの両端電圧が前記第２の設定電圧未満になると、前記起動回路の動作の禁止を解除するとともに、前記第２の制御部により前記制御電力供給スイッチを短絡させることを特徴とする絶縁型スイッチング電源を提案している。
この発明によれば、第１のキャパシタの両端電圧が第２の設定電圧未満になると、第２の制御部により制御電力供給スイッチを短絡させることとした。このため、第１のキャパシタの両端電圧が第２の設定電圧未満になると、第１の制御部に制御電力が供給され、スイッチ素子のスイッチングが開始されることとなる。したがって、出力電圧の下限電圧および第２の設定電圧を設定することで、出力電圧が低くなり過ぎる前に第１の制御部によるスイッチ素子のスイッチングを開始させることができ、出力電圧が低下し過ぎるのを防止できる。
また、この発明によれば、第１のキャパシタの両端電圧が第２の設定電圧未満になると、起動回路の動作の禁止を解除することとした。ここで、上述のように、出力電圧が下限電圧以下になると、第１のキャパシタの両端電圧が低下するが、第１のキャパシタの両端電圧が第２の設定電圧未満になると、起動回路が動作できるようになる。したがって、間欠発振状態におけるスイッチング休止期間において、仮に起動回路を動作させないといけない電圧にまで制御電力供給源の電圧が下がってしまったとしても、出力電圧の下限電圧および第２の設定電圧を設定することで、起動回路を動作させることができ、出力電圧が低下し過ぎるのを防止できる。
（１７） 本発明は、（１５）または（１６）の絶縁型スイッチング電源について、前記間欠発振状態における、開放状態の前記制御電力供給スイッチを短絡させてから第１の時間（例えば、図５の時定数回路１２２の時定数により定まる時間に相当）が経過するまでの特定期間（例えば、図１２の時刻ｔ４〜ｔ５までの期間に相当）では、前記起動回路の動作を停止することを特徴とする絶縁型スイッチング電源を提案している。
ここで、上述のように、間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間において、制御電力供給源から第１の制御部への電力供給を停止させることができる。また、第２の制御部の消費電力が極小さく、制御電力供給源が出力する制御電圧は大幅に低下することがないので、通常、起動回路を動作させない。ただし、第１の制御部への電力供給を開始してから電圧が安定供給されるまでの遷移期間において、一時的に起動回路が誤動作してしまうおそれがある。
そこで、この発明によれば、間欠発振状態の特定期間では、起動回路の動作を停止することとした。ここで、特定期間とは、開放状態の制御電力供給スイッチを短絡させてから第１の時間が経過するまでの期間のことである。このため、第１の時間を設定することで、動作させる必要が無いにもかかわらず起動回路が動作してしまうのを防止できるので、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。
（１８） 本発明は、（１７）の絶縁型スイッチング電源について、前記第１の制御部に供給されている制御電圧が第１の閾値電圧以上である場合に、前記起動回路の動作を停止させるとともに前記スイッチ素子のスイッチング制御を開始させ、前記制御電圧が前記第１の閾値電圧より低い第２の閾値電圧以下である場合に、前記起動回路の動作を開始させるとともに前記スイッチ素子のスイッチング制御を停止させる特定制御部（例えば、図３の低電圧誤動作防止回路部１５に相当）を備え、前記間欠発振状態における前記特定期間では、前記特定制御部が用いる閾値電圧を前記第２の閾値電圧に固定することを特徴とする絶縁型スイッチング電源を提案している。
ここで、間欠発振状態におけるスイッチング休止期間では、放電といった要因により、制御電力供給源が出力する制御電圧は、徐々にではあるが低下することがある。このため、例えば数十秒間に亘ってスイッチング休止期間を継続させようとすると、制御電圧が第１の閾値電圧以下にまで低下してしまい、起動回路が動作してしまうおそれがある。
そこで、この発明によれば、第１の制御部に供給されている制御電圧および閾値電圧に応じて、起動回路の動作と、スイッチ素子のスイッチング制御と、を制御する特定制御部を絶縁型スイッチング電源に設けた。具体的には、特定制御部は、制御電圧が第１の閾値電圧以上である場合には、起動回路の動作を停止させるとともにスイッチング素子のスイッチング制御を開始させ、制御電圧が第１の閾値電圧より低い第２の閾値電圧以下である場合には、起動回路の動作を開始させるとともにスイッチ素子のスイッチング制御を停止させることとした。そして、間欠発振状態における特定期間では、特定制御部で用いる閾値電圧を、第２の閾値電圧に固定することとした。このため、間欠発振状態における、開放状態の制御電力供給スイッチを短絡させてから第１の時間が経過するまでの特定期間では、第１の閾値電圧の代わりに、第１の閾値電圧よりも低い第２の閾値電圧を用いることとなる。したがって、間欠発振周期を長くしても、起動回路を動作させることなくスイッチ素子のスイッチング制御を即開始することができるので、絶縁型スイッチング電源の消費電力をさらに低減できる。
本発明によれば、間欠発振状態において、絶縁型スイッチング電源の消費電力を十分に低減することができる。
本発明の一実施形態に係る絶縁型スイッチング電源の回路図である。 前記絶縁型スイッチング電源のタイミングチャートである。 前記絶縁型スイッチング電源が備える制御回路の回路図である。 前記制御回路が備える制御電力供給スイッチ部の回路図である。 前記制御回路が備える第２の制御部の回路図である。 前記制御回路が備える起動回路部の回路図である。 前記制御回路が備える定電流供給部の回路図である。 前記制御回路が備える低電圧誤動作防止回路部の回路図である。 前記制御回路が備える発振制御部の回路図である。 前記制御回路が備える発振停止制御部の回路図である。 前記制御回路が備える両端電圧検出部の回路図である。 スタンバイモードにおける前記制御回路のタイミングチャートである。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
［絶縁型スイッチング電源１の構成］
図１は、本発明の一実施形態に係る絶縁型スイッチング電源１の回路図である。絶縁型スイッチング電源１は、トランスＴと、制御回路２と、出力電圧上限検出部５０と、出力電圧下限検出部６０と、モード切替信号生成部７０と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１と、キャパシタＣ１〜Ｃ５と、ダイオードＤ１、Ｄ２と、フォトトランジスタＰＴ１、ＰＴ２と、抵抗Ｒ１と、を備える。
まず、トランスＴの１次側の構成について説明する。制御回路２には、Ｐ１〜Ｐ６の６つの端子が設けられている。端子Ｐ３には、基準電位源に接続された端子ＧＮＤ１が接続されるとともに、キャパシタＣ１を介して入力端子ＩＮが接続される。
端子Ｐ１には、キャパシタＣ４を介して端子Ｐ３が接続される。キャパシタＣ４には、抵抗Ｒ１と、フォトトランジスタＰＴ１と、がそれぞれ並列接続される。フォトトランジスタＰＴ１は、出力電圧下限検出部６０およびモード切替信号生成部７０から出力される信号に応じてオンオフする。
端子Ｐ２には、フォトトランジスタＰＴ２を介して、端子Ｐ３が接続される。フォトトランジスタＰＴ２は、出力電圧上限検出部５０から出力される信号に応じてオンオフする。端子Ｐ４には、キャパシタＣ５を介して端子Ｐ３が接続されるとともに、ダイオードＤ１のカソードが接続される。ダイオードＤ１のアノードには、トランスＴの制御巻線Ｔ２の他端が接続され、制御巻線Ｔ２の一端には、端子Ｐ３が接続される。
端子Ｐ５には、入力端子ＩＮが接続される。この入力端子ＩＮには、トランスＴの１次巻線Ｔ１の一端も接続される。１次巻線Ｔ１の他端には、キャパシタＣ２を介して端子Ｐ３が接続される。また、１次巻線Ｔ１の他端には、スイッチ素子Ｑ１のドレインも接続される。スイッチ素子Ｑ１のソースには、端子Ｐ３が接続され、スイッチ素子Ｑ１のゲートには、端子Ｐ６が接続される。
次に、トランスＴの２次側の構成について説明する。トランスＴの２次巻線Ｔ３の一端には、基準電位源に接続された端子ＧＮＤ２が接続される。２次巻線Ｔ３の他端には、ダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードには、出力端子ＯＵＴが接続されるとともに、キャパシタＣ３を介して端子ＧＮＤ２が接続される。
出力端子ＯＵＴには、端子ＧＮＤ２に接続された出力電圧上限検出部５０および出力電圧下限検出部６０が接続される。出力電圧上限検出部５０は、出力端子ＯＵＴから出力される出力電圧が上限電圧以上であれば、フォトトランジスタＰＴ２をオン状態にする。出力電圧下限検出部６０は、出力電圧が下限電圧以下であれば、フォトトランジスタＰＴ１をオン状態にする。また、モード切替信号生成部７０は、絶縁型スイッチング電源１をノーマルモードで動作させる場合には、モード切替信号をフォトトランジスタＰＴ１に送信して、フォトトランジスタＰＴ１をオン状態にする。一方、モード切替信号生成部７０は、スタンバイモードで動作させる場合には、モード切替信号によるフォトトランジスタＰＴ１のオン状態を解除して、出力電圧下限検出部６０によりフォトトランジスタＰＴ１をオンオフできる状態にする。
［絶縁型スイッチング電源１の動作］
以上の構成を備える絶縁型スイッチング電源１は、出力電圧と、モード切替信号と、に応じて、制御回路２によりスイッチ素子Ｑ１をノーマルモードまたはスタンバイモードでスイッチング制御することで、入力端子ＩＮから入力される入力電圧を必要な出力電圧に変換制御して、この出力電圧を出力端子ＯＵＴから出力する。なお、本実施形態では、スタンバイモードでは、制御回路２は、スイッチ素子Ｑ１をバースト制御するものとする。
図２は、絶縁型スイッチング電源１のタイミングチャートである。ＶＣ５は、キャパシタＣ５の両端電圧を示し、ＶＯＵＴは、出力端子ＯＵＴから出力される出力電圧を示し、ＶＣ４は、キャパシタＣ４の両端電圧を示す。ＶＰ２は、端子Ｐ２の電圧を示す。
図２に示すように、ノーマルモードでは、スイッチ素子Ｑ１が発振し、出力電圧ＶＯＵＴが略一定となるが、スタンバイモードでは、スイッチ素子Ｑ１が間欠発振し、出力電圧ＶＯＵＴが、緩やかに低下する期間と、急激に上昇する期間と、を交互に繰り返す。
［制御回路２の構成］
図３は、制御回路２の回路図である。制御回路２は、第１の制御部１０、制御電力供給スイッチ部１１、第２の制御部１２、および起動回路部１３を備える。第１の制御部１０は、定電流供給部１４、低電圧誤動作防止回路部１５、発振制御部１６、発振停止制御部１７、両端電圧検出部１８、ソフトスタート回路部１９、ラッチ保護回路部２０、および制御電圧生成部２１を備える。
［制御電力供給スイッチ部１１の構成］
図４は、制御電力供給スイッチ部１１の回路図である。制御電力供給スイッチ部１１は、ダイオードＤ１１と、ＰチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１１と、を備える。スイッチ素子Ｑ１１を介して、接点Ａ１と接点Ａ４とが接続される。具体的には、スイッチ素子Ｑ１１のソースには、接点Ａ１が接続され、スイッチ素子Ｑ１１のドレインには、接点Ａ４が接続される。スイッチ素子Ｑ１１のソースには、接点Ａ２と、ダイオードＤ１１のカソードと、も接続され、スイッチ素子Ｑ１１のドレインには、ダイオードＤ１１のアノードも接続される。スイッチ素子Ｑ１１のゲートには、接点Ａ３が接続される。
［第２の制御部１２の構成］
図５は、第２の制御部１２の回路図である。第２の制御部１２は、ドライブ部１２３と、キャパシタＣ２１と、比較器ＣＭＰ２１と、ダイオードＤ２１と、ＮＡＮＤゲートで構成されるフリップフロップＦＦ２１と、インバータＩＮＶ２１と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ２１〜Ｑ２５と、抵抗Ｒ２１〜Ｒ２３と、を備える。なお、図５において、比較器ＣＭＰ２１と、フリップフロップＦＦ２１と、インバータＩＮＶ２１とには、便宜上、制御電圧源ＶＤＤおよび基準電位源ＧＮＤが接続されることを強調して記載したが、図５以外においても、比較器やフリップフロップやインバータには、制御電圧源ＶＤＤおよび基準電位源ＧＮＤが接続される。
＜容量素子部１２１の構成＞
スイッチ素子Ｑ２２、Ｑ２４と、キャパシタＣ４とは、容量素子部１２１を構成する。キャパシタＣ４の一端には、接点Ｂ０を介してスイッチ素子Ｑ２２のゲートが接続される。キャパシタＣ４の他端には、基準電位源ＧＮＤが接続され、この基準電位源ＧＮＤには、スイッチ素子Ｑ２２のソースと、スイッチ素子Ｑ２４のソースと、も接続される。
スイッチ素子Ｑ２２のドレインには、スイッチ素子Ｑ２１およびドライブ部１２３を介して、スイッチ素子Ｑ２４のゲートが接続される。具体的には、スイッチ素子Ｑ２２のドレインには、スイッチ素子Ｑ２１のソースが接続され、スイッチ素子Ｑ２１のドレインには、ドライブ部１２３を介して、スイッチ素子Ｑ２４のゲートが接続される。
また、スイッチ素子Ｑ２２のドレインには、スイッチ素子Ｑ２１、ドライブ部１２３、接点Ｂ１、および図３の端子Ｐ４を介して、図１のキャパシタＣ５の一端が接続される。具体的には、スイッチ素子Ｑ２２のドレインには、スイッチ素子Ｑ２１のソースが接続され、スイッチ素子Ｑ２１のドレインには、ドライブ部１２３を介して接点Ｂ１が接続される。接点Ｂ１には、図３に示すように端子Ｐ４が接続され、端子Ｐ４には、図１に示すようにキャパシタＣ５の一端が接続される。
図５に戻って、接点Ｂ１には、接点Ｂ２も接続される。接点Ｂ２には、図３の接点Ａ１が接続される。
スイッチ素子Ｑ２４のドレインには、接点Ｂ４および図３の接点Ａ３を介して、図４に示したスイッチ素子Ｑ１１のゲートが接続されるとともに、ドライブ部１２３を介して接点Ｂ３が接続される。
＜第２の制御部１２のうち容量素子部１２１の除く部分の構成＞
スイッチ素子Ｑ２１のゲートには、抵抗Ｒ２１を介して接点Ｂ１が接続されるとともに、スイッチ素子Ｑ２３を介して基準電位源ＧＮＤが接続される。具体的には、スイッチ素子Ｑ２１のゲートには、スイッチ素子Ｑ２３のドレインが接続され、スイッチ素子Ｑ２３のソースには、基準電位源ＧＮＤが接続される。
接点Ｂ４には、ダイオードＤ２１と、抵抗Ｒ２２およびキャパシタＣ２１で構成される時定数回路１２２と、も接続される。具体的には、接点Ｂ４には、ダイオードＤ２１のアノードと、抵抗Ｒ２２の一端と、が接続される。ダイオードＤ２１のカソードと、抵抗Ｒ２２の他端と、には、スイッチ素子Ｑ２５のゲートが接続されるとともに、キャパシタＣ２１を介して基準電位源ＧＮＤが接続される。
スイッチ素子Ｑ２５のソースには、基準電位源ＧＮＤが接続され、スイッチ素子Ｑ２５のドレインには、抵抗Ｒ２３を介して制御電圧源ＶＤＤが接続されるとともに、インバータＩＮＶ２１の入力端が接続される。インバータＩＮＶ２１の入力端には、接点Ｂ７も接続される。インバータＩＮＶ２１の出力端には、接点Ｂ５、Ｂ６が接続される。
スイッチ素子Ｑ２３のゲートには、フリップフロップＦＦ２１の出力端子が接続され、フリップフロップＦＦ２１のセット端子には、接点Ｂ９が接続される。フリップフロップＦＦ２１のリセット端子には、比較器ＣＭＰ２１の出力端子が接続される。比較器ＣＭＰ２１の反転入力端子には、接点Ｂ８が接続され、比較器ＣＭＰ２１の非反転入力端子には、直流電源Ｖｒｅｆの正極が接続され、直流電源Ｖｒｅｆの負極には、基準電位源ＧＮＤが接続される。
［起動回路部１３の構成］
図６は、起動回路部１３の回路図である。起動回路部１３は、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ３１〜Ｑ３５と、抵抗Ｒ３１、Ｒ３２と、を備える。
スイッチ素子Ｑ３１のソースには、接点Ｅ６が接続され、スイッチ素子Ｑ３１のドレインには、抵抗Ｒ３１を介して接点Ｅ２が接続される。スイッチ素子Ｑ３１のゲートには、抵抗Ｒ３２を介して接点Ｅ２が接続されるとともに、スイッチ素子Ｑ３２〜Ｑ３５のそれぞれのドレインが接続される。スイッチ素子Ｑ３２のゲートには、接点Ｅ１が接続され、スイッチ素子Ｑ３３のゲートには、接点Ｅ５が接続され、スイッチ素子Ｑ３４のゲートには、接点Ｅ４が接続され、スイッチ素子Ｑ３５のゲートには、接点Ｅ３が接続される。スイッチ素子Ｑ３２〜Ｑ３５のそれぞれのソースには、基準電位源ＧＮＤが接続される。
［定電流供給部１４の構成］
図７は、定電流供給部１４の回路図である。定電流供給部１４は、ＮＡＮＤゲートで構成されるフリップフロップＦＦ４１と、インバータＩＮＶ４１と、否定論理積ＮＡＮＤ４１と、ＰチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ４１、Ｑ４２と、電流源Ｓ４１、Ｓ４２と、を備える。
フリップフロップＦＦ４１のリセット端子には、接点Ｆ１が接続され、フリップフロップＦＦ４１のセット端子には、接点Ｆ２が接続され、フリップフロップＦＦ４１の出力端子には、インバータＩＮＶ４１の入力端子と、否定論理積ＮＡＮＤ４１の２つの入力端子のうち一方と、が接続される。否定論理積ＮＡＮＤ４１の２つの入力端子のうち他方には、接点Ｆ３が接続され、否定論理積ＮＡＮＤ４１の出力端子には、スイッチ素子Ｑ４１のゲートが接続される。スイッチ素子Ｑ４１のドレインには、接点Ｆ４が接続され、スイッチ素子Ｑ４１のソースには、制御電圧源ＶＤＤに接続された電流源Ｓ４１が接続される。インバータＩＮＶ４１の出力端子には、スイッチ素子Ｑ４２のゲートが接続され、スイッチ素子Ｑ４２のドレインには、接点Ｆ５が接続され、スイッチ素子Ｑ４２のソースには、制御電圧源ＶＤＤに接続された電流源Ｓ４２が接続される。
［低電圧誤動作防止回路部１５の構成］
図８は、低電圧誤動作防止回路部１５の回路図である。低電圧誤動作防止回路部１５は、比較器ＣＭＰ５１と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ５１、Ｑ５２と、抵抗Ｒ５１〜Ｒ５３と、を備える。
抵抗Ｒ５１と抵抗Ｒ５２とは、直列接続され、これら直列接続された抵抗Ｒ５１、Ｒ５２を介して、制御電圧源ＶＤＤと基準電位源ＧＮＤとが接続される。抵抗Ｒ５２には、抵抗Ｒ５３とスイッチ素子Ｑ５１とを直列接続したものと、抵抗Ｒ５３とスイッチ素子Ｑ５２とを直列接続したものと、が並列接続される。具体的には、抵抗Ｒ５１と抵抗Ｒ５２との接続点には、抵抗Ｒ５３の一端が接続され、抵抗Ｒ５３の他端には、スイッチ素子Ｑ５１、Ｑ５２のそれぞれのドレインが接続される。スイッチ素子Ｑ５１、Ｑ５２のそれぞれのソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ５１のゲートには、接点Ｇ１が接続され、スイッチ素子Ｑ５２のゲートには、接点Ｇ４が接続される。また、抵抗Ｒ５１と抵抗Ｒ５２との接続点には、比較器ＣＭＰ５１の反転入力端子も接続される。比較器ＣＭＰ５１の非反転入力端子には、接点Ｇ２が接続され、比較器ＣＭＰ５１の出力端子には、接点Ｇ３が接続される。
［発振制御部１６の構成］
図９は、発振制御部１６の回路図である。発振制御部１６は、出力電圧上限制御部１６１と、オントリガ発生部１６２と、オン幅制御部１６３と、ＮＡＮＤゲートで構成されるフリップフロップＦＦ６１と、インバータＩＮＶ６１と、否定論理積ＮＡＮＤ６１と、を備える。
出力電圧上限制御部１６１には、接点Ｈ５、Ｈ６と、オン幅制御部１６３と、が接続される。オン幅制御部１６３には、接点Ｈ６と、フリップフロップＦＦ６１の第２のリセット端子と、も接続される。フリップフロップＦＦ６１のセット端子には、オントリガ発生部１６２が接続され、フリップフロップＦＦ６１の第１のリセット端子には、接点Ｈ４が接続される。否定論理積ＮＡＮＤ６１の４つの入力端子には、それぞれ、接点Ｈ１〜Ｈ３およびフリップフロップＦＦ６１の出力端子が接続される。否定論理積ＮＡＮＤ６１の出力端子には、インバータＩＮＶ６１の入力端子が接続され、インバータＩＮＶ６１の出力端子には、接点Ｈ７が接続される。
［発振停止制御部１７の構成］
図１０は、発振停止制御部１７の回路図である。発振停止制御部１７は、ＮＡＮＤゲートで構成されるフリップフロップＦＦ７１と、インバータＩＮＶ７１と、否定論理積ＮＡＮＤ７１と、を備える。
フリップフロップＦＦ７１のリセット端子には、接点Ｊ５が接続され、フリップフロップＦＦ７１の出力端子には、接点Ｊ２が接続され、フリップフロップＦＦ７１の反転出力端子には、接点Ｊ１、Ｊ７が接続される。フリップフロップＦＦ７１のセット端子には、否定論理積ＮＡＮＤ７１の出力端子が接続され、否定論理積ＮＡＮＤ７１の２つの入力端子のうち一方には、接点Ｊ４が接続され、否定論理積ＮＡＮＤ７１の２つの入力端子のうち他方には、インバータＩＮＶ７１の出力端子が接続される。インバータＩＮＶ７１の入力端子には、接点Ｊ３、Ｊ６が接続される。
［両端電圧検出部１８の構成］
図１１は、両端電圧検出部１８の回路図である。両端電圧検出部１８は、インバータＩＮＶ８１と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ８１と、抵抗Ｒ８１と、を備える。
スイッチ素子Ｑ８１のゲートには、接点Ｋ２が接続され、スイッチ素子Ｑ８１のソースには、基準電位源ＧＮＤが接続され、スイッチ素子Ｑ８１のドレインには、抵抗Ｒ８１を介して制御電圧源ＶＤＤが接続される。この制御電圧源ＶＤＤには、抵抗Ｒ８１を介してインバータＩＮＶ８１の入力端子も接続される。インバータＩＮＶ８１の出力端子には、接点Ｋ１、Ｋ３が接続される。
［ノーマルモードにおける制御回路２の動作］
以上の構成を備える制御回路２について、まず、ノーマルモードにおける動作を、上述の図１〜図１１を用いて以下に説明する。
ノーマルモードでは、図１のモード切替信号生成部７０がフォトトランジスタＰＴ１をオン状態にする。すると、キャパシタＣ４は、抵抗Ｒ１およびフォトトランジスタＰＴ１により放電され、キャパシタＣ４の両端電圧が略ゼロまで低下する。これによれば、図３に示すように、端子Ｐ１を介してキャパシタＣ４に接続される第２の制御部１２の接点Ｂ０の電圧も低下し、図５のスイッチ素子Ｑ２２がオフ状態となる。
また、スイッチ素子Ｑ２１のゲートには、抵抗Ｒ２１、接点Ｂ１、および図３の端子Ｐ４を介して、図１のキャパシタＣ５が接続され、このキャパシタＣ５は、ダイオードＤ１を介して制御巻線Ｔ２に並列接続されている。ここで、ノーマルモードでは、上述のようにスイッチ素子Ｑ１が発振するので、制御巻線Ｔ２の両端には電圧が発生する。したがって、キャパシタＣ５の両端電圧は、制御巻線Ｔ２の両端に発生した電圧と略等しくなる。よって、図５のスイッチ素子Ｑ２１にゲート電圧が印加されることとなる。ところが、スイッチ素子Ｑ２１は、比較器ＣＭＰ２１、フリップフロップＦＦ２１、およびスイッチ素子Ｑ２３により、オフ状態となる。
具体的には、比較器ＣＭＰ２１の反転入力端子には、接点Ｂ８および図３の端子Ｐ１を介して、キャパシタＣ４が接続される。比較器ＣＭＰ２１は、キャパシタＣ４の両端電圧と、直流電源Ｖｒｅｆの正極の電圧と、を比較して、キャパシタＣ４の両端電圧がＶｔｈ２未満であればＨレベル電圧を出力する。
ここで、ノーマルモードでは、上述のようにキャパシタＣ４の両端電圧が略ゼロまで低下するので、キャパシタＣ４の両端電圧がＶｔｈ２未満となり、その結果、比較器ＣＭＰ２１は、Ｈレベル電圧を出力する。このＨレベル電圧は、フリップフロップＦＦ２１のリセット端子に印加される。一方、キャパシタＣ４の両端電圧はＶｔｈ３未満でもあるため、端子Ｐ１および両端電圧検出部１８の接点Ｋ２を介してキャパシタＣ４にゲートが接続される図１１のスイッチ素子Ｑ８１がオフ状態となり、インバータＩＮＶ８１がＬレベル電圧を出力する。このＬレベル電圧は、接点Ｋ３および図３の第２の制御部１２の接点Ｂ９を介して、図５のフリップフロップＦＦ２１のセット端子に印加される。
以上より、フリップフロップＦＦ２１は、リセット端子にＨレベル電圧を印加されるとともに、セット端子にＬレベル電圧を印加される。このため、フリップフロップＦＦ２１の出力端子からＨレベル電圧が出力され、スイッチ素子Ｑ２３がオン状態となる。これによれば、スイッチ素子Ｑ２１のゲート電圧が引き抜かれ、スイッチ素子Ｑ２１がオフ状態となる。
図５のドライブ部１２３は、スイッチ素子Ｑ２１、Ｑ２２のうち少なくともいずれかがオフ状態であれば、スイッチ素子Ｑ２４をオン状態にする。このため、上述のようにスイッチ素子Ｑ２１、Ｑ２２がともにオフ状態であるので、スイッチ素子Ｑ２４がオン状態となり、その結果、接点Ｂ４と基準電位源ＧＮＤとが導通する。
接点Ｂ４は、図３の制御電力供給スイッチ部１１の接点Ａ３に接続され、接点Ａ３は、図４のスイッチ素子Ｑ１１のゲートに接続される。このため、上述のように接点Ｂ４と基準電位源ＧＮＤとが導通すると、スイッチ素子Ｑ１１がオン状態となり、接点Ａ１と接点Ａ４とが導通する。
接点Ａ１は、図３の第２の制御部１２の接点Ｂ２、図５の接点Ｂ１、および図３の端子Ｐ４を介して、キャパシタＣ５に接続されている。このため、スイッチ素子Ｑ１１がオン状態になると、キャパシタＣ５の両端電圧が、第１の制御部１０に供給されることとなる。第１の制御部１０にキャパシタＣ５の両端電圧が供給されると、制御電圧生成部２１は、制御電圧源ＶＤＤとして、制御回路２の種々の回路に制御電圧を供給する。これによれば、制御回路２の種々の回路が動作して、図９のオントリガ発生部１６２から出力される周期的な信号に応じて、図１のスイッチ素子Ｑ１のゲートに制御信号が供給され、スイッチ素子Ｑ１が発振することとなる。
［スタンバイモードにおける制御回路２の動作］
次に、スタンバイモードにおける制御回路２の動作を、上述の図１〜図１１と、後述の図１２と、を用いて以下に説明する。
図１２は、スタンバイモードにおける制御回路２のタイミングチャートである。ＶＰ２は、端子Ｐ２の電圧を示し、ＶＣ４は、図１のキャパシタＣ４の両端電圧を示す。ＳＴＱ１は、図１のスイッチ素子Ｑ１の状態を示し、ＶＣ５は、図１のキャパシタＣ５の両端電圧を示す。ＳＴ１３は、図６の起動回路部１３の状態を示す。ＳＴＱ１１は、図４のスイッチ素子Ｑ１１の状態を示し、ＳＴＣＭＰ５１は、図８の比較器ＣＭＰ５１の状態を示す。
まず、時刻ｔ１において、キャパシタＣ４の両端電圧ＶＣ４がゼロである。このため、図５のスイッチ素子Ｑ２２がオフ状態である。
また、図３のキャパシタＣ４には、端子Ｐ１および両端電圧検出部１８の接点Ｋ２を介して、図１１のスイッチ素子Ｑ８１のゲートが接続される。このため、キャパシタＣ４の両端電圧ＶＣ４がゼロであると、スイッチ素子Ｑ８１がオフ状態となり、インバータＩＮＶ８１の出力端子からＬレベル電圧が出力される。このＬレベル電圧は、接点Ｋ３および図３の第２の制御部１２の接点Ｂ９を介して、図５のフリップフロップＦＦ２１のセット端子に印加される。したがって、フリップフロップＦＦ２１の出力端子からＨレベル電圧が出力され、スイッチ素子Ｑ２３がオン状態となる。よって、上述のように、スイッチ素子Ｑ２１のゲート電圧が引き抜かれ、スイッチ素子Ｑ２１がオフ状態である。
以上より、スイッチ素子Ｑ２１、Ｑ２２がともにオフ状態であるので、上述のように、ドライブ部１２３がスイッチ素子Ｑ２４をオン状態にし、図４のスイッチ素子Ｑ１１がオン状態である。
これによれば、図１のキャパシタＣ５の両端電圧ＶＣ５が第１の制御部１０に供給され、制御電圧源ＶＤＤから制御回路２の種々の回路に制御電圧が供給されていることとなる。
第１の制御部１０に供給された制御電圧は、図３の低電圧誤動作防止回路部１５の接点Ｇ２を介して、図８の比較器ＣＭＰ５１の非反転入力端子に印加される。比較器ＣＭＰ５１は、ヒステリシス特性を有し、非反転入力端子の電圧が第１の閾値電圧以上である場合にＨレベル電圧を出力し、非反転入力端子の電圧が第１の閾値電圧より低い第２の閾値電圧以下である場合にＬレベル電圧を出力する。ここで、第１の制御部１０に供給された制御電圧は、第１の閾値電圧より高い。このため、第１の制御部１０に供給された制御電圧が非反転入力端子に印加されると、比較器ＣＭＰ５１の出力端子からＨレベル電圧が出力され、接点Ｇ３の電圧がＨレベルである。
このＨレベル電圧は、図３の定電流供給部１４の接点Ｆ１を介して、図７のフリップフロップＦＦ４１のリセット端子に印加される。一方、時刻ｔ１では出力電圧が上限電圧に達しているので、図９の出力電圧上限制御部１６１は、Ｌレベル電圧を出力する。このＬレベル電圧は、接点Ｈ５、図３の発振停止制御部１７の接点Ｊ６、図１０の接点Ｊ３、および図３の定電流供給部１４の接点Ｆ２を介して、図７のフリップフロップＦＦ４１のセット端子に印加される。
以上より、フリップフロップＦＦ４１は、リセット端子にＨレベル電圧を印加されるとともに、セット端子にＬレベル電圧を印加される。このため、フリップフロップＦＦ４１の出力端子からＨレベル電圧が出力され、インバータＩＮＶ４１でＬレベル電圧に変換され、スイッチ素子Ｑ４２がオン状態となる。これによれば、電流源Ｓ４２から出力される定電流が、スイッチ素子Ｑ４２、接点Ｆ５、図３の端子Ｐ１を介して、キャパシタＣ４に供給され、キャパシタＣ４が充電されていることとなる。
また、フリップフロップＦＦ４１の出力端子から出力されるＨレベル電圧は、否定論理積ＮＡＮＤ４１の２つの入力端子のうち一方にも印加される。一方、否定論理積ＮＡＮＤ４１の２つの入力端子のうち他方には、接点Ｆ３および図３の両端電圧検出部１８の接点Ｋ１を介して、図１１のインバータＩＮＶ８１の出力端子からＬレベル電圧が印加される。このため、図７のスイッチ素子Ｑ４１はオフ状態となるので、電流源Ｓ４１からはキャパシタＣ４に定電流が供給されていないこととなる。
以上によれば、時刻ｔ１において、電流源Ｓ４２から供給される定電流によりキャパシタＣ４の充電が開始され、キャパシタＣ４の両端電圧ＶＣ４は、時間が経過するに従って上昇し、時刻ｔ２ではＶｔｈ３となる。
次に、時刻ｔ２において、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３になると、図１１のスイッチ素子Ｑ８１がオン状態となる。すると、インバータＩＮＶ８１の出力端子からはＨレベル電圧が出力され、このＨレベル電圧は、接点Ｋ１、図３の定電流供給部１４の接点Ｆ３を介して、図７の否定論理積ＮＡＮＤ４１の２つの入力端子のうち他方に印加される。このため、図７のスイッチ素子Ｑ４１がオン状態となり、電流源Ｓ４１から出力される定電流が、スイッチ素子Ｑ４１、接点Ｆ４、図３の端子Ｐ１を介してキャパシタＣ４に供給され、キャパシタＣ４が充電されることとなる。
以上によれば、時刻ｔ２において、電流源Ｓ４１から供給される定電流と、電流源Ｓ４２から供給される定電流と、によりキャパシタＣ４の充電が開始され、キャパシタＣ４の両端電圧ＶＣ４は、時間が経過するに従って上昇し、時刻ｔ３ではＶｔｈ２となる。
また、時刻ｔ２において、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３になると、図３の起動回路部１３の接点Ｅ３の電圧がＶｔｈ３となり、図６のスイッチ素子Ｑ３５がオン状態となる。このため、スイッチ素子Ｑ３１のゲート電圧が引き抜かれ、スイッチ素子Ｑ３１がオフ状態となる。
以上によれば、時刻ｔ２において、スイッチ素子Ｑ３１がオフ状態で固定され、起動回路部１３の動作が禁止されることとなる。
また、時刻ｔ２において、図９の出力電圧上限制御部１６１は、出力電圧が上限電圧に達したとしてＬレベル電圧を出力している。このＬレベル電圧は、接点Ｈ５および図３の発振停止制御部１７の接点Ｊ６を介して、図１０のインバータＩＮＶ７１の入力端子に印加され、Ｈレベル電圧が否定論理積ＮＡＮＤ７１の２つの入力端子のうち他方に印加される。一方、否定論理積ＮＡＮＤ７１の２つの入力端子のうち一方には、接点Ｊ４および図３の両端電圧検出部１８の接点Ｋ３を介して、図１１のインバータＩＮＶ８１の出力端子からＨレベル電圧が印加される。
以上より、図１０の否定論理積ＮＡＮＤ７１の出力端子からはＬレベル電圧が出力され、このＬレベル電圧は、フリップフロップＦＦ７１、接点Ｊ７、図３の発振制御部１６の接点Ｈ４、および図９のフリップフロップＦＦ６１を介して、否定論理積ＮＡＮＤ６１の４つの入力端子のうち１つに印加される。これによれば、否定論理積ＮＡＮＤ６１の４つの入力端子のうち他の３つにどのような電圧が印加されようと、否定論理積ＮＡＮＤ６１の出力端子からはＨレベル電圧が出力される。このＨレベル電圧は、インバータＩＮＶ６１でＬレベル電圧に変換された後、接点Ｈ７および図３の端子Ｐ６を介して、図１のスイッチ素子Ｑ１のゲートに印加される。
以上によれば、時刻ｔ２において、スイッチ素子Ｑ１がオフ状態で固定され、スイッチ素子Ｑ１が発振禁止となる。
また、時刻ｔ２において、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３になると、図５のスイッチ素子Ｑ２２がオン状態となる。一方、スイッチ素子Ｑ２１は、図５の比較器ＣＭＰ２１、フリップフロップＦＦ２１、およびスイッチ素子Ｑ２３により、オフ状態で維持される。
具体的には、キャパシタＣ４の両端電圧ＶＣ４は、時刻ｔ２ではＶｔｈ２より低いＶｔｈ３であるため、比較器ＣＭＰ２１は、Ｈレベル電圧を出力する。このため、フリップフロップＦＦ２１のリセット端子には、Ｈレベル電圧が印加される。一方、フリップフロップＦＦ２１のセット端子には、接点Ｂ９および図３の両端電圧検出部１８の接点Ｋ３を介して、図１１のインバータＩＮＶ８１の出力端子からＨレベル電圧が印加される。
以上より、フリップフロップＦＦ２１は、リセット端子にＨレベル電圧を印加されるとともに、セット端子にＨレベル電圧が印加される。このため、フリップフロップＦＦ２１の出力端子からは、保持されている前の状態から変化なくＨレベル電圧が出力され、スイッチ素子Ｑ２３がオン状態で維持される。これによれば、上述のように、スイッチ素子Ｑ２１のゲート電圧が引き抜かれて、スイッチ素子Ｑ２１がオフ状態で維持される。
以上より、時刻ｔ２において、スイッチ素子Ｑ２２がオン状態となるものの、スイッチ素子Ｑ２１がオフ状態で維持されている。ドライブ部１２３は、上述のように、スイッチ素子Ｑ２１、Ｑ２２のうち少なくともいずれかがオフ状態であれば、スイッチ素子Ｑ２４をオン状態にする。このため、スイッチ素子Ｑ２４は、オン状態で維持され、このスイッチ素子Ｑ２４を介して、接点Ｂ４と基準電位源ＧＮＤとが導通する。
以上によれば、時刻ｔ２において、図４のスイッチ素子Ｑ１１はオン状態で維持される。
次に、時刻ｔ３において、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ２になると、図５の比較器ＣＭＰ２１がＬレベル電圧を出力するので、スイッチ素子Ｑ２３がオフ状態となり、スイッチ素子Ｑ２１のゲートには、抵抗Ｒ２１、接点Ｂ１、および図３の端子Ｐ４を介して、キャパシタＣ５の両端電圧が印加されることとなる。このため、スイッチ素子Ｑ２１がオン状態となる。ドライブ部１２３は、上述のようにスイッチ素子Ｑ２１、Ｑ２２のうち少なくともいずれかがオフ状態であれば、スイッチ素子Ｑ２４をオン状態にするが、スイッチ素子Ｑ２１、Ｑ２２がともにオン状態であれば、スイッチ素子Ｑ２４をオフ状態にする。これによれば、図４のスイッチ素子Ｑ１１のゲートには、接点Ａ３、図３の第２の制御部１２の接点Ｂ４、ドライブ部１２３、接点Ｂ１、および図３の端子Ｐ４を介して、キャパシタＣ５の両端電圧が印加される。
以上によれば、時刻ｔ３において、スイッチ素子Ｑ１１のゲートがドライブされなくなり、スイッチ素子Ｑ１１がオフ状態となる。このため、第１の制御部１０へのキャパシタＣ５の両端電圧ＶＣ５の供給が停止され、制御回路２の種々の回路への制御電圧源ＶＤＤからの制御電圧の供給が停止されることとなる。これによれば、第１の制御部１０の動作が停止するとともに、第２の制御部１２のうち比較器ＣＭＰ２１とフリップフロップＦＦ２１とインバータＩＮＶ２１との動作も停止することとなる。すなわち、スイッチ素子Ｑ１１がオフ状態になると、第１の制御部１０だけでなく、第２の制御部１２の一部も動作を停止する。
また、時刻ｔ３において、電流源Ｓ４１から供給される定電流と、電流源Ｓ４２から供給される定電流と、によるキャパシタＣ４の充電が停止される。このため、キャパシタＣ４が抵抗Ｒ１により放電されることにより、キャパシタＣ４の両端電圧ＶＣ４は、時間が経過するに従って低下する。
また、時刻ｔ３において、上述のように図５の接点Ｂ４の電圧がＨレベルであるため、キャパシタＣ２１が充電されることとなる。
次に、時刻ｔ４において、図１の出力電圧下限検出部６０が、出力電圧が下限電圧まで低下したことを検出し、フォトトランジスタＰＴ１をオン状態にする。すると、キャパシタＣ４が急速に放電され、キャパシタＣ４の両端電圧ＶＣ４は、ゼロとなる。
時刻ｔ４において、上述のようにキャパシタＣ４の両端電圧ＶＣ４がゼロになると、図５のスイッチ素子Ｑ２２がオフ状態となるので、上述のように図４のスイッチ素子Ｑ１１がオン状態となる。
以上によれば、時刻ｔ４において、スイッチ素子Ｑ１１がオン状態となり、制御回路２の種々の回路に制御電圧が供給されるため、図１のスイッチ素子Ｑ１が発振可能となる。
また、時刻ｔ４において、上述のようにキャパシタＣ４の両端電圧ＶＣ４がゼロになると、図３の端子Ｐ１および起動回路部１３の接点Ｅ３を介してキャパシタＣ４にゲートが接続される図６のスイッチ素子Ｑ３５がオフ状態となる。このため、スイッチ素子Ｑ３１のオフ状態の固定が解除される。これによれば、起動回路部１３の動作禁止が解除される。
ところが、時刻ｔ４において、上述のように充電された図５のキャパシタＣ２１の両端電圧により、スイッチ素子Ｑ２５はオン状態となっている。このため、インバータＩＮＶ２１、接点Ｂ５、および図３の起動回路部１３の接点Ｅ１を介して、図６のスイッチ素子Ｑ３２のゲートにＨレベル電圧が印加され、スイッチ素子Ｑ３２がオン状態となる。これによれば、スイッチ素子Ｑ３１のゲート電圧が引き抜かれ、スイッチ素子Ｑ３１がオフ状態となる。
以上によれば、時刻ｔ４において、スイッチ素子Ｑ３１がオフ状態となり、起動回路部１３の動作が停止されることとなる。
また、時刻ｔ４において、上述のように、スイッチ素子Ｑ２５がオン状態となっている。このため、インバータＩＮＶ２１、接点Ｂ６、および図３の低電圧誤動作防止回路部１５の接点Ｇ１を介して、図８のスイッチ素子Ｑ５１のゲートにＨレベル電圧が印加される。したがって、スイッチ素子Ｑ５１がオン状態となり、抵抗Ｒ５２には、抵抗Ｒ５３が並列接続されることとなる。これによれば、比較器ＣＭＰ５１が用いる閾値電圧は、上述の第２の閾値電圧に固定されることとなる。
以上によれば、時刻ｔ４において、比較器ＣＭＰ５１が用いる閾値電圧は、第２の閾値電圧に固定されることとなる。
次に、時刻ｔ５において、上述のように充電された図５のキャパシタＣ２１の両端電圧が、図６のスイッチ素子Ｑ３２および図８のスイッチ素子Ｑ５１がともにオフ状態となるまでに低下する。なお、時刻ｔ４〜ｔ５までの時間は、図５の時定数回路１２２の時定数により定まる。
以上によれば、時刻ｔ５において、起動回路部１３の動作停止が解除され、起動回路部１３が動作可能になるとともに、比較器ＣＭＰ５１が用いる閾値電圧が第２の閾値電圧に固定されていたことが解除される。
時刻ｔ６〜ｔ８では、制御回路２は、時刻ｔ１〜ｔ３と同様に動作する。
以上の絶縁型スイッチング電源１によれば、以下の効果を奏することができる。
絶縁型スイッチング電源１は、例えば図１２の時刻ｔ２〜ｔ４までの期間のうち時刻ｔ３〜ｔ４までの期間のように、スタンバイモードにおけるスイッチング休止期間のうち一部の期間において、図４のスイッチ素子Ｑ１１をオフ状態にして、図１のキャパシタＣ５から第１の制御部１０への電力供給を停止する。このため、スタンバイモードにおける絶縁型スイッチング電源１の消費電力を低減できる。
また、絶縁型スイッチング電源１は、定電流供給部１４からキャパシタＣ４への電流供給を、例えば図１２の時刻ｔ１〜ｔ３までの期間や時刻ｔ６〜ｔ８までの期間のように、第１の制御部１０が図１のキャパシタＣ５から電力供給を受けている期間内に行う。このため、定電流供給部１４を第１の制御部１０に組み込むことができ、スタンバイモードにおける絶縁型スイッチング電源１の消費電力をさらに低減できる。
また、絶縁型スイッチング電源１は、上述のように、スタンバイモードにおけるスイッチング休止期間のうち一部の期間において、図４のスイッチ素子Ｑ１１をオフ状態にして、図１のキャパシタＣ５から第１の制御部１０への電力供給を停止する。このため、スタンバイモードにおけるスイッチング休止期間において、図１のキャパシタＣ５の両端電圧を０Ｖにすることなく、絶縁型スイッチング電源１の消費電力を低減できる。したがって、スタンバイモードにおいて、スイッチング休止期間から発振期間に移行させる際に、起動回路部１３を動作させる必要がないため、絶縁型スイッチング電源１の消費電力を十分に低減できる。
また、絶縁型スイッチング電源１は、出力電圧が下限電圧以下になったことを図１の出力電圧下限検出部６０で検出すると、例えば図１２の時刻ｔ４のように、フォトトランジスタＰＴ１をオン状態にして、キャパシタＣ４を急激に放電させる。これによれば、第２の制御部１２が図４のスイッチ素子Ｑ１１をオン状態にして、図１のスイッチ素子Ｑ１のスイッチングが再開される。このため、出力電圧が下限電圧未満になってしまうのを防止できる。
また、絶縁型スイッチング電源１は、出力電圧が下限電圧以下になったことを図１の出力電圧下限検出部６０で検出した場合と、ノーマルモードで動作する場合と、において、フォトトランジスタＰＴ１をオン状態にする。このため、上述の２つの場合に対してフォトトランジスタＰＴ１を共用することができるので、スタンバイモードにおける絶縁型スイッチング電源１の消費電力の低減を、低コストで実現できる。
また、絶縁型スイッチング電源１では、キャパシタＣ２１は、例えば図１２の時刻ｔ３〜ｔ４までの期間のように、図４のスイッチ素子Ｑ１１がオフ状態である期間に充電される。このため、絶縁型スイッチング電源１への電源投入が開始された場合と、スタンバイモードにおいて図１のキャパシタＣ５から第１の制御部１０への電力供給を再開した場合と、を図５のキャパシタＣ２１の両端電圧により識別することができる。このため、スタンバイモードにおいて図１のキャパシタＣ５から第１の制御部１０への電力供給を再開した際に、絶縁型スイッチング電源１への電源投入が開始された場合とは異なる動作として、第１の制御部１０への電力供給を再開した際に適した動作を行うことができる。
また、絶縁型スイッチング電源１は、図１のキャパシタＣ４に抵抗Ｒ１が並列接続される。このため、スタンバイモードにおいて絶縁型スイッチング電源１が出力できる能力を超えたピーク負荷を取るといった異常の発生時に、フォトトランジスタＰＴ１をオン状態にすることでキャパシタＣ４を放電することができない場合であっても、キャパシタＣ４を抵抗Ｒ１で放電させることができる。したがって、抵抗Ｒ１およびキャパシタＣ４の容量や残存電圧で定まる時間で、起動回路部１３の動作や、第１の制御部１０への電力供給を再開することができ、絶縁型スイッチング電源１を異常状態から正常状態に復帰させることができる。
また、絶縁型スイッチング電源１は、図１のキャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３以上であるか否かに応じて、キャパシタＣ４の充電を、図７の電流源Ｓ４２から出力される電流だけで行うのか、電流源Ｓ４１、Ｓ４２のそれぞれから出力される電流で行うのかを制御する。このため、キャパシタＣ４の両端電圧ＶＣ４を上昇させる必要がない場合における損失を低減することができるとともに、キャパシタＣ４の両端電圧ＶＣ４を上昇させる必要がある場合に、キャパシタＣ４を急速充電することができる。したがって、第１の制御部１０に電力供給を行う期間の間欠発振周期に対する比率を小さくすることができ、スタンバイモードにおける絶縁型スイッチング電源１の消費電力をさらに低減できる。
また、絶縁型スイッチング電源１は、例えば図１２の時刻ｔ３のように、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ２以上になると、図４のスイッチ素子Ｑ１１をオフ状態にする。このため、スイッチ素子Ｑ１１がオン状態である期間、すなわち第１の制御部１０への電力供給が行われている期間に、図１のキャパシタＣ４の両端電圧ＶＣ４をＶｔｈ２まで上昇させることができる。したがって、キャパシタＣ４に電荷が残っている状態を長期化することができ、間欠発振周期を長期化することができるので、その結果、スタンバイモードにおける絶縁型スイッチング電源１の消費電力をさらに低減できる。
また、絶縁型スイッチング電源１は、例えば図１２の時刻ｔ２のように、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子Ｑ１のスイッチングを停止する。このため、出力電圧が上限電圧に達すると、すぐに発振を止めることができるので、間欠発振周期に対する発振期間の比率、すなわち間欠発振の発振デューティを小さくすることができ、単位時間当たりのスイッチ素子Ｑ１の発振回数を減少させることができる。したがって、スタンバイモードにおける絶縁型スイッチング電源１の消費電力をさらに低減できる。
また、絶縁型スイッチング電源１は、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子Ｑ１のスイッチングを停止する。このため、出力電圧に応じたスイッチ素子Ｑ１のスイッチング制御を行うことができ、出力電圧が上限電圧より高くなってしまうのを防止できる。ここで、絶縁型スイッチング電源１は、上述のように、出力電圧が下限電圧未満になってしまうのを防止できる。したがって、絶縁型スイッチング電源１は、出力電圧の上限および下限を制御することができる。
また、絶縁型スイッチング電源１は、例えば図１２の時刻ｔ１のように、第１の制御部１０に電力供給を行っている期間に出力電圧が上限電圧以上になると、定電流供給部１４からキャパシタＣ４への電流供給を開始する。このため、第１の制御部１０に電力供給を行っている期間であっても、出力電圧が上限電圧まで上昇しないと、キャパシタＣ４は充電されない。したがって、出力電圧がある程度確保できてからキャパシタＣ４を充電することができ、誤動作を防止できる。
また、絶縁型スイッチング電源１は、例えば図１２の時刻ｔ２のように、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３以上になると、起動回路部１３の動作を禁止する。このため、第１の制御部１０への電力供給を停止しても起動回路部１３が動作することがないので、図１のキャパシタＣ５の両端電圧を監視して起動回路部１３の動作を停止させるような特別な回路を設けることなく、絶縁型スイッチング電源１の消費電力をさらに低減できる。
また、絶縁型スイッチング電源１は、例えば図１２の時刻ｔ４のように、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３未満になると、第２の制御部１２が図４のスイッチ素子Ｑ１１をオン状態にして、図１のスイッチ素子Ｑ１のスイッチングを開始する。このため、出力電圧が低くなりすぎる前にスイッチ素子Ｑ１のスイッチングを開始させることができ、出力電圧が低下し過ぎるのを防止できる。
また、絶縁型スイッチング電源１は、例えば図１２の時刻ｔ４のように、キャパシタＣ４の両端電圧ＶＣ４がＶｔｈ３未満になると、起動回路部１３の動作禁止を解除する。このため、スタンバイモードにおけるスイッチング休止期間において、仮に起動回路部１３を動作させないといけない電圧にまで図１のキャパシタＣ５の両端電圧が下がってしまった際には、起動回路部１３を動作させることができ、出力電圧が低下し過ぎるのを防止できる。
また、絶縁型スイッチング電源１は、スタンバイモードにおいて、例えば図１２の時刻ｔ４〜ｔ５までの期間のように、オフ状態である図４のスイッチ素子Ｑ１１をオン状態にしてから図５の時定数回路１２２の時定数により定まる時間が経過するまでの期間では、起動回路部１３の動作を停止させる。このため、動作させる必要が無いにもかかわらず起動回路部１３が動作してしまうのを防止できるので、スタンバイモードにおける絶縁型スイッチング電源１の消費電力をさらに低減できる。
また、絶縁型スイッチング電源１は、スタンバイモードにおいて、例えば図１２の時刻ｔ４〜ｔ５までの期間のように、オフ状態である図４のスイッチ素子Ｑ１１をオン状態にしてから図５の時定数回路１２２の時定数により定まる時間が経過するまでの期間では、図８の比較器ＣＭＰ５１が用いる閾値電圧を第２の閾値電圧に固定する。このため、間欠発振周期を長くしても、起動回路部１３を動作させることなく図１のスイッチ素子Ｑ１のスイッチング制御を即開始することができるので、絶縁型スイッチング電源１の消費電力をさらに低減できる。言い換えると、起動回路部１３を動作させなくても図１のスイッチ素子Ｑ１のスイッチング制御を即開始することができる期間を、長期化することができるので、絶縁型スイッチング電源１の消費電力をさらに低減できる。
本出願は、２０１０年７月１４日に日本国に本出願人により出願された特願２０１０−１５９４８３号に基づくものであり、その全内容は参照により本出願に組み込まれる。
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
例えば、上述の実施形態では、図７の定電流供給部１４は、キャパシタＣ４に定電流を供給するものとしたが、これに限らず、キャパシタＣ４に電流を供給するものとしてもよい。キャパシタＣ４に電流を供給することは、例えば、図７の電流源Ｓ４１、Ｓ４２の少なくともいずれかを抵抗に置き換えることで実現できる。図７の電流源Ｓ４１、Ｓ４２の少なくともいずれかを抵抗に置き換えた場合であっても、上述の効果と同様の効果を奏することができる。
また、上述の実施形態において、出力電圧上限検出部５０は、出力電圧ＶＯＵＴが上限電圧以上であれば、フォトトランジスタＰＴ２をオン状態にするものとした。この上限電圧について、ノーマルモードとスタンバイモードとで同一の電圧レベルに設定してもよいし、ノーマルモードとスタンバイモードとで異なる電圧レベルに設定してもよい。例えば、ノーマルモードとスタンバイモードとで上述の上限電圧を同一の電圧レベルに設定した場合には、ノーマルモードにおける出力電圧ＶＯＵＴと、スタンバイモードにおける出力電圧ＶＯＵＴの最大値と、が等しくなる。また、ノーマルモードとスタンバイモードとで上述の上限電圧を異なる電圧レベルに設定した場合、より具体的にはノーマルモードにおける上限電圧をスタンバイモードにおける下限電圧と同一の電圧レベルに設定した場合には、ノーマルモードにおける出力電圧ＶＯＵＴと、スタンバイモードにおける出力電圧ＶＯＵＴの最小値と、が等しくなる。
１：絶縁型スイッチング電源
２；制御回路
１０；第１の制御部
１１；制御電力供給スイッチ部
１２；第２の制御部
１３；起動回路部
１４；定電流供給部
１５；低電圧誤動作防止回路部
１６；発振制御部
１７；発振停止制御部
１８；両端電圧検出部
５０：出力電圧上限検出部
６０：出力電圧下限検出部
７０：モード切替信号生成部
１２１；容量素子部
１２２；時定数回路
１２３；ドライブ部
Ｃ１〜Ｃ５、Ｃ２１：キャパシタ
ＰＴ１、ＰＴ２：フォトトランジスタ
Ｑ１、Ｑ１１、Ｑ２１〜Ｑ２５、Ｑ３１〜Ｑ３５、Ｑ４１、Ｑ４２、Ｑ５１、Ｑ５２、Ｑ８１：スイッチ素子
Ｓ４１、Ｓ４２；電流源
Ｔ；トランス

Claims (18)

  1. スイッチ素子を連続発振状態または間欠発振状態でスイッチング制御し、必要な出力電圧に入力電圧から変換制御する絶縁型スイッチング電源であって、
    前記スイッチング制御に必要な制御電力を供給する制御電力供給源と、
    前記制御電力供給源から電力供給を受けている期間のうち少なくとも一部の期間において予め定められた電流を供給する電流供給部を有し、前記連続発振状態または前記間欠発振状態において、前記スイッチ素子をスイッチング制御する第１の制御部と、
    前記第１の制御部と前記制御電力供給源とを短絡または開放する制御電力供給スイッチと、
    前記間欠発振状態における出力電圧に対応して両端電圧が変化するとともに、前記電流供給部より電流供給される第１のキャパシタを有する容量素子部と、
    前記第１のキャパシタの両端電圧に対応して、前記間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、前記制御電力供給スイッチを開放させて、前記第１の制御部の電力供給を制御する第２の制御部と、
    を備えることを特徴とする絶縁型スイッチング電源。
  2. 請求項１に記載の絶縁型スイッチング電源であって、
    前記電流供給部は、前記第１のキャパシタの両端電圧に応じて、前記第１のキャパシタに供給する電流値を変更することを特徴とする絶縁型スイッチング電源。
  3. 請求項１または２に記載の絶縁型スイッチング電源であって、
    前記第１の制御部は、前記第１のキャパシタの両端電圧が第２の設定電圧以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源。
  4. 請求項１または２に記載の絶縁型スイッチング電源であって、
    前記電流供給部は、前記制御電力供給源から前記第１の制御部に電力供給が行われている期間に前記出力電圧が前記上限電圧以上になると、前記第１のキャパシタへの電流供給を開始し、
    前記第１の制御部は、前記第１のキャパシタの両端電圧が第２の設定電圧以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源。
  5. スイッチ素子を連続発振状態または間欠発振状態でスイッチング制御し、必要な出力電圧に入力電圧から変換制御する絶縁型スイッチング電源であって、
    前記スイッチング制御に必要な制御電力を供給する制御電力供給源と、
    前記制御電力供給源から電力供給を受けている期間のうち少なくとも一部の期間において予め定められた定電流を供給する定電流供給部を有し、前記連続発振状態または前記間欠発振状態において、前記スイッチ素子をスイッチング制御する第１の制御部と、
    前記第１の制御部と前記制御電力供給源とを短絡または開放する制御電力供給スイッチと、
    前記間欠発振状態における出力電圧に対応して両端電圧が変化するとともに、前記定電流供給部より定電流供給される第１のキャパシタを有する容量素子部と、
    前記第１のキャパシタの両端電圧に対応して、前記間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、前記制御電力供給スイッチを開放させて、前記第１の制御部の電力供給を制御する第２の制御部と、
    を備えることを特徴とする絶縁型スイッチング電源。
  6. 請求項５に記載の絶縁型スイッチング電源であって、
    前記定電流供給部は、前記第１のキャパシタの両端電圧に応じて、前記第１のキャパシタに供給する定電流値を変更することを特徴とする絶縁型スイッチング電源。
  7. 請求項５または６に記載の絶縁型スイッチング電源であって、
    前記第１の制御部は、前記第１のキャパシタの両端電圧が第２の設定電圧以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源。
  8. 請求項５または６に記載の絶縁型スイッチング電源であって、
    前記定電流供給部は、前記制御電力供給源から前記第１の制御部に電力供給が行われている期間に前記出力電圧が前記上限電圧以上になると、前記第１のキャパシタへの定電流供給を開始し、
    前記第１の制御部は、前記第１のキャパシタの両端電圧が第２の設定電圧以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源。
  9. 請求項１から８のいずれかに記載の絶縁型スイッチング電源であって、
    前記第２の制御部は、前記容量素子部を備え、
    前記容量素子部は、前記第１のキャパシタと、第１のスイッチ素子および第２のスイッチ素子と、を備え、
    前記第１のキャパシタの一端には、前記第１のスイッチ素子の制御端子が接続され、
    前記第１のキャパシタの他端には、前記第１のスイッチ素子の出力端子と、前記第２のスイッチ素子の出力端子と、が接続され、
    前記第１のスイッチ素子の入力端子には、前記第２のスイッチ素子の制御端子が接続されるとともに、前記第２のスイッチ素子を駆動する駆動部を介して前記制御電力供給源が接続され、
    前記第２のスイッチ素子の入力端子には、前記制御電力供給スイッチの制御端子が接続されることを特徴とする絶縁型スイッチング電源。
  10. 請求項１から９のいずれかに記載の絶縁型スイッチング電源であって、
    前記出力電圧が下限電圧以下になると、前記第１のキャパシタの両端電圧を低下させる第１の放電手段を備えることを特徴とする絶縁型スイッチング電源。
  11. 請求項１０に記載の絶縁型スイッチング電源であって、
    前記第１の放電手段は、前記連続発振状態に移行させる状態切替信号が入力されると、前記第１のキャパシタの両端電圧を低下させることを特徴とする絶縁型スイッチング電源。
  12. 請求項１から１１のいずれかに記載の絶縁型スイッチング電源であって、
    前記間欠発振状態における前記スイッチング休止期間において充電される第２のキャパシタを備え、
    前記入力電圧の供給が開始された場合と、前記間欠発振状態において前記制御電力供給源から前記第１の制御部への電力供給を再開した場合と、を前記第２のキャパシタの両端電圧により識別することを特徴とする絶縁型スイッチング電源。
  13. 請求項１から１２のいずれかに記載の絶縁型スイッチング電源であって、
    前記第１のキャパシタに並列接続された第２の放電手段を備えることを特徴とする絶縁型スイッチング電源。
  14. 請求項１から１３のいずれかに記載の絶縁型スイッチング電源であって、
    前記第２の制御部は、前記第１のキャパシタの両端電圧が第１の設定電圧以上になると、前記制御電力供給スイッチを開放させることを特徴とする絶縁型スイッチング電源。
  15. 請求項３、４、７、または８に記載の絶縁型スイッチング電源であって、
    前記第１の制御部および前記第２の制御部を前記入力電圧によって起動させる起動回路を備え、
    前記第１のキャパシタの両端電圧が前記第２の設定電圧以上になると、前記起動回路の動作を禁止することを特徴とする絶縁型スイッチング電源。
  16. 請求項１５に記載の絶縁型スイッチング電源であって、
    前記第１のキャパシタの両端電圧が前記第２の設定電圧未満になると、前記起動回路の動作の禁止を解除するとともに、前記第２の制御部により前記制御電力供給スイッチを短絡させることを特徴とする絶縁型スイッチング電源。
  17. 請求項１５または１６に記載の絶縁型スイッチング電源であって、
    前記間欠発振状態における、開放状態の前記制御電力供給スイッチを短絡させてから第１の時間が経過するまでの特定期間では、前記起動回路の動作を停止することを特徴とする絶縁型スイッチング電源。
  18. 請求項１７に記載の絶縁型スイッチング電源であって、
    前記第１の制御部に供給されている制御電圧が第１の閾値電圧以上である場合に、前記起動回路の動作を停止させるとともに前記スイッチ素子のスイッチング制御を開始させ、前記制御電圧が前記第１の閾値電圧より低い第２の閾値電圧以下である場合に、前記起動回路の動作を開始させるとともに前記スイッチ素子のスイッチング制御を停止させる特定制御部を備え、
    前記間欠発振状態における前記特定期間では、前記特定制御部が用いる閾値電圧を前記第２の閾値電圧に固定することを特徴とする絶縁型スイッチング電源。
JP2012524455A 2010-07-14 2011-07-13 絶縁型スイッチング電源 Active JP5323992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012524455A JP5323992B2 (ja) 2010-07-14 2011-07-13 絶縁型スイッチング電源

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010159483 2010-07-14
JP2010159483 2010-07-14
PCT/JP2011/004019 WO2012008157A1 (ja) 2010-07-14 2011-07-13 絶縁型スイッチング電源
JP2012524455A JP5323992B2 (ja) 2010-07-14 2011-07-13 絶縁型スイッチング電源

Publications (2)

Publication Number Publication Date
JPWO2012008157A1 JPWO2012008157A1 (ja) 2013-09-05
JP5323992B2 true JP5323992B2 (ja) 2013-10-23

Family

ID=45469172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012524455A Active JP5323992B2 (ja) 2010-07-14 2011-07-13 絶縁型スイッチング電源

Country Status (6)

Country Link
US (1) US8625317B2 (ja)
EP (1) EP2482436B1 (ja)
JP (1) JP5323992B2 (ja)
KR (1) KR101339350B1 (ja)
CN (1) CN102668351B (ja)
WO (1) WO2012008157A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015104246A (ja) * 2013-11-26 2015-06-04 Eizo株式会社 電源装置及び電気機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5634233B2 (ja) * 2010-11-26 2014-12-03 新電元工業株式会社 絶縁型スイッチング電源
US9048747B2 (en) * 2011-11-23 2015-06-02 Zahid Ansari Switched-mode power supply startup circuit, method, and system incorporating same
KR101894166B1 (ko) * 2014-01-29 2018-08-31 미츠비시 히타치 파워 시스템즈 칸쿄 솔루션 가부시키가이샤 전기 집진 장치, 전기 집진 장치의 하전 제어 프로그램을 저장한 컴퓨터 판독 가능 기록 매체, 및 전기 집진 장치의 하전 제어 방법
JP7103308B2 (ja) * 2019-06-13 2022-07-20 株式会社明電舎 絶縁性ｄｃ／ｄｃコンバータの動作監視装置
CN113533818B (zh) * 2021-07-20 2024-01-09 西安龙飞电气技术有限公司 基于有源减振网络的动态不平衡桥检测电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001238441A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 半導体装置、および、この半導体装置を用いたスイッチング電源装置
JP2004088959A (ja) * 2002-08-28 2004-03-18 Sharp Corp スイッチング電源装置
JP2011097663A (ja) * 2009-10-27 2011-05-12 Shindengen Electric Mfg Co Ltd スイッチング電源装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833685B2 (en) 2002-02-19 2004-12-21 Black & Decker Inc. Battery charger with standby mode
US6856519B2 (en) * 2002-05-06 2005-02-15 O2Micro International Limited Inverter controller
KR101066996B1 (ko) * 2002-10-29 2011-09-22 페어차일드코리아반도체 주식회사 펄스 폭 변조 신호 발생 장치 및 이를 포함하는 스위칭모드 파워 서플라이
JPWO2005006527A1 (ja) * 2003-07-15 2006-08-24 サンケン電気株式会社 電源装置及び電源装置の制御方法
JP4696725B2 (ja) * 2005-06-29 2011-06-08 富士電機システムズ株式会社 スイッチング電源制御用ｉｃ
JP5167705B2 (ja) * 2007-07-02 2013-03-21 富士電機株式会社 スイッチング電源装置
US8405369B1 (en) * 2008-05-06 2013-03-26 Volterra Semiconductor Corporation Scaling charge delivery in discontinuous mode switching regulation
US7770039B2 (en) * 2008-05-29 2010-08-03 iGo, Inc Primary side control circuit and method for ultra-low idle power operation
US8654113B2 (en) * 2008-09-19 2014-02-18 Mstar Semiconductor, Inc. Ultra-low-power display control circuit and associated method
CN201438266U (zh) * 2009-07-22 2010-04-14 Bcd半导体制造有限公司 一种脉冲调制控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001238441A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 半導体装置、および、この半導体装置を用いたスイッチング電源装置
JP2004088959A (ja) * 2002-08-28 2004-03-18 Sharp Corp スイッチング電源装置
JP2011097663A (ja) * 2009-10-27 2011-05-12 Shindengen Electric Mfg Co Ltd スイッチング電源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015104246A (ja) * 2013-11-26 2015-06-04 Eizo株式会社 電源装置及び電気機器

Also Published As

Publication number Publication date
WO2012008157A1 (ja) 2012-01-19
US8625317B2 (en) 2014-01-07
KR101339350B1 (ko) 2013-12-09
JPWO2012008157A1 (ja) 2013-09-05
CN102668351B (zh) 2015-01-07
EP2482436B1 (en) 2019-05-08
EP2482436A1 (en) 2012-08-01
EP2482436A4 (en) 2014-04-16
US20120281440A1 (en) 2012-11-08
CN102668351A (zh) 2012-09-12
KR20120066674A (ko) 2012-06-22

Similar Documents

Publication Publication Date Title
JP5323992B2 (ja) 絶縁型スイッチング電源
US8593118B2 (en) Power supply apparatus with fast initiating speed and power supply system with multiple power supply apparatuses with fast initiating speed
JP4687958B2 (ja) Ｄｃ−ｄｃコンバータ
TWI608505B (zh) 用於電器的基於超級電容器的能量儲存之設備、方法及電路
JP6557074B2 (ja) ドライブ回路およびモジュール
JP2007318891A (ja) スイッチング素子駆動用電源回路
US10488881B1 (en) Power supply circuit
JP5639829B2 (ja) Ｄｃ−ｄｃコンバーター
JP5588370B2 (ja) 出力回路、温度スイッチｉｃ、及び、電池パック
JP5289923B2 (ja) スイッチング電源
JP5748276B2 (ja) スイッチング電源の制御回路
US20110050308A1 (en) Standby power reduction method and apparatus for switching power applications
JP5634233B2 (ja) 絶縁型スイッチング電源
US9041382B2 (en) Power-supply circuit for DC appliance
JP6026248B2 (ja) スイッチング電源およびその制御回路
JP2012090420A (ja) 半導体スイッチ及び充電回路
JP5641908B2 (ja) 制御回路
JP5360992B2 (ja) スイッチング電源の制御回路
JP5566656B2 (ja) スイッチング電源
JP5490666B2 (ja) 絶縁型スイッチング電源
JP5360991B2 (ja) スイッチング電源の制御回路
JP2012210010A (ja) 電子回路
JP2013188099A (ja) 電流共振回路の制御回路、及び電流共振回路の制御方法
JP2011146985A (ja) 電圧検出回路、及び電源装置
JP2013143694A (ja) コンデンサ放電回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150