JP5360992B2

JP5360992B2 - スイッチング電源の制御回路

Info

Publication number: JP5360992B2
Application number: JP2009231813A
Authority: JP
Inventors: 賢治片桐; 盛治品川
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2009-10-05
Filing date: 2009-10-05
Publication date: 2013-12-04
Anticipated expiration: 2029-10-05
Also published as: JP2011083079A

Description

本発明は、スイッチング電源の制御回路に関する。

従来より、直流電圧を負荷に供給する電源として、スイッチング電源が用いられている（例えば、特許文献１、２参照）。

［スイッチング電源１００の構成］
図４は、従来例に係るスイッチング電源１００の回路図である。スイッチング電源１００は、いわゆる電流共振型のスイッチング電源であり、負荷２００に直流電圧を供給する。このスイッチング電源１００は、トランスＴと、電流電圧変換部１１０と、制御回路１２０と、高圧シフト部１４０と、出力電圧検出部１５０と、直流電源Ｖｉｎと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２と、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４と、抵抗Ｒ１と、フォトダイオードＰＣ１と、を備える。

まず、トランスＴの１次側におけるスイッチング電源１００の構成について説明する。トランスＴの１次巻線Ｔ１の一端には、スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ１のボディーダイオードであるダイオードＤ１のアノードと、キャパシタＣ１の他方の電極と、スイッチ素子Ｑ２のドレインと、スイッチ素子Ｑ２のボディーダイオードであるダイオードＤ２のカソードと、キャパシタＣ２の一方の電極と、が接続される。スイッチ素子Ｑ１のドレインには、ダイオードＤ１のカソードと、キャパシタＣ１の一方の電極と、直流電源Ｖｉｎの正極と、が接続される。スイッチ素子Ｑ２のソースには、ダイオードＤ２のアノードと、キャパシタＣ２の他方の電極と、直流電源Ｖｉｎの負極と、が接続される。

トランスＴの１次巻線Ｔ１の他端には、キャパシタＣ３および電流電圧変換部１１０を介して、直流電源Ｖｉｎの負極が接続される。

制御回路１２０は、制御手段１３０と、キャパシタＣ５、Ｃ６と、抵抗Ｒ２、Ｒ３と、フォトダイオードＰＣ１と対に設けられたフォトトランジスタＰＣ２と、を備える。

制御手段１３０には、端子Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、Ｐ８が設けられる。端子Ｐ１には、キャパシタＣ５を介して基準電位源ＧＮＤが接続され、端子Ｐ２には、キャパシタＣ６を介して基準電位源ＧＮＤが接続される。端子Ｐ３には、抵抗Ｒ２を介して基準電位源ＧＮＤが接続されるとともに、抵抗Ｒ３およびフォトトランジスタＰＣ２を介して基準電位源ＧＮＤが接続される。端子Ｐ４には、電流電圧変換部１１０が接続される。端子Ｐ５には、基準電位源ＧＮＤが接続される。端子Ｐ６には、図示しない直流電源が接続される。端子Ｐ７には、スイッチ素子Ｑ２のゲートが接続され、端子Ｐ８には、高圧シフト部１４０を介してスイッチ素子Ｑ１のゲートが接続される。

次に、トランスＴの２次側におけるスイッチング電源１００の構成について説明する。トランスＴの第１の２次巻線Ｔ２の一端には、ダイオードＤ３のアノードが接続され、ダイオードＤ３のカソードには、キャパシタＣ４の一方の電極と、負荷２００の一端と、ダイオードＤ４のカソードと、が接続される。トランスＴの第１の２次巻線Ｔ２の他端には、キャパシタＣ４の他方の電極と、負荷２００の他端と、基準電位源ＧＮＤと、が接続される。

トランスＴの第２の２次巻線Ｔ３の一端には、キャパシタＣ４の他方の電極と、負荷２００の他端と、基準電位源ＧＮＤと、が接続される。トランスＴの第２の２次巻線Ｔ３の他端には、ダイオードＤ４のアノードが接続され、ダイオードＤ４のカソードには、キャパシタＣ４の一方の電極と、負荷２００の一端と、ダイオードＤ３のカソードと、が接続される。

ダイオードＤ３のカソードと、ダイオードＤ４のカソードとには、出力電圧検出部１５０の第１端子が接続されるとともに、抵抗Ｒ１およびフォトダイオードＰＣ１を介して出力電圧検出部１５０の第２端子が接続される。出力電圧検出部１５０の第３端子には、基準電位源ＧＮＤが接続される。

［スイッチング電源１００の動作］
以上の構成を備えるスイッチング電源１００は、制御手段１３０によりデッドタイムを挟んでスイッチ素子Ｑ１、Ｑ２を交互にオン状態にすることで、負荷２００に直流電圧を供給する。ここで、デッドタイムとは、スイッチ素子Ｑ１、Ｑ２の双方がオフとなる期間のことである。

スイッチ素子Ｑ１がオン状態でかつスイッチ素子Ｑ２がオフ状態である期間では、直流電源Ｖｉｎの正極から出力された電流がオン状態のスイッチ素子Ｑ１を介してトランスＴの１次巻線Ｔ１に供給され、トランスＴの１次巻線Ｔ１の一端から他端に電流が流れる。すると、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３とには、他端から一端に向かって電流を流そうとする起電力がそれぞれ発生し、ダイオードＤ３ではアノードの電圧がカソードの電圧より高くなり、ダイオードＤ３が導通する。その結果、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３と、に発生した起電力は、整流され、キャパシタＣ４で平滑されて、負荷２００に供給される。

スイッチ素子Ｑ１がオフ状態でかつスイッチ素子Ｑ２がオン状態である期間では、トランスＴの１次巻線Ｔ１の一端から他端に電流が流れた期間にトランスＴに蓄えられたエネルギーにより、トランスＴの１次巻線Ｔ１からオン状態のスイッチ素子Ｑ２を介して直流電源Ｖｉｎの負極に電流が供給され、トランスＴの１次巻線Ｔ１の他端から一端に電流が流れる。すると、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３とには、一端から他端に向かって電流を流そうとする起電力がそれぞれ発生し、ダイオードＤ４ではアノードの電圧がカソードの電圧より高くなり、ダイオードＤ４が導通する。その結果、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３と、に発生した起電力は、整流され、キャパシタＣ４で平滑されて、負荷２００に供給される。

負荷２００に供給される直流電圧は、抵抗Ｒ１を介してフォトダイオードＰＣ１に供給されるとともに、出力電圧検出部１５０に供給される。出力電圧検出部１５０は、負荷２００に供給される直流電圧を監視し、この直流電圧が高くなるに従って、フォトダイオードＰＣ１に流れる電流を増加させて、フォトダイオードＰＣ１から出射される光の光量を増加させる。

フォトダイオードＰＣ１から出射された光は、フォトトランジスタＰＣ２で受光される。フォトトランジスタＰＣ２に流れる電流は、受光した光の光量が増加するに従って、増加する。

端子Ｐ３に流れる電流は、抵抗Ｒ２に流れる電流と、抵抗Ｒ３およびフォトトランジスタＰＣ２に流れる電流と、からなる。このため、フォトトランジスタＰＣ２に流れる電流が「０」の場合には、端子Ｐ３に流れる電流が最も小さくなる。

制御手段１３０は、端子Ｐ３に流れる電流を用いて端子Ｐ２に接続されるキャパシタＣ６を充放電する。そして、端子Ｐ２の電圧と、端子Ｐ１の電圧と、端子Ｐ４の電圧と、に応じて、スイッチ素子Ｑ１、Ｑ２をスイッチングさせる。ここで、端子Ｐ１の電圧は、キャパシタＣ５の端子間電圧に等しく、端子Ｐ２の電圧は、キャパシタＣ６の端子間電圧に等しい。また、端子Ｐ４の電圧は、トランスＴの１次巻線Ｔ１に流れる電流を電流電圧変換部１１０により電圧に変換したものであり、トランスＴの１次巻線Ｔ１に流れる電流が大きくなるに従って、高くなる。

［制御手段１３０の構成］
図５は、制御手段１３０を備える制御回路１２０の回路図である。制御手段１３０は、基準電圧生成部１３１と、駆動部１３２と、制御部１３３と、ソフトスタート制御部１３４と、比較器ＣＭＰ１と、直流電源Ｖｒｅｆ１と、ＰチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１Ｈ、Ｑ２Ｈと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１Ｌ、Ｑ２Ｌと、を備える。

端子Ｐ１には、制御部１３３に接続されたソフトスタート制御部１３４が接続される。端子Ｐ２、Ｐ３には、駆動部１３２に接続された制御部１３３が接続される。

端子Ｐ４には、比較器ＣＭＰ１の非反転入力端子が接続される。比較器ＣＭＰ１の反転入力端子には、直流電源Ｖｒｅｆ１の正極が接続され、直流電源Ｖｒｅｆ１の負極には、基準電位源ＧＮＤが接続される。比較器ＣＭＰ１の出力端子には、制御部１３３が接続される。端子Ｐ５には、基準電位源ＧＮＤが接続される。

端子Ｐ６には、駆動部１３２に接続された基準電圧生成部１３１と、スイッチ素子Ｑ１Ｈのソースと、スイッチ素子Ｑ２Ｈのソースと、が接続される。スイッチ素子Ｑ１Ｈのドレインには、スイッチ素子Ｑ１Ｌのドレインと、端子Ｐ８と、が接続される。スイッチ素子Ｑ２Ｈのドレインには、スイッチ素子Ｑ２Ｌのドレインと、端子Ｐ７と、が接続される。スイッチ素子Ｑ１Ｌ、Ｑ２Ｌのそれぞれのソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートには、駆動部１３２が接続される。

［制御手段１３０の動作］
基準電圧生成部１３１は、端子Ｐ６に入力される電圧から基準電圧を生成し、駆動部１３２に供給する。

比較器ＣＭＰ１は、端子Ｐ４の電圧と、直流電源Ｖｒｅｆ１の正極の電圧と、を比較する。そして、端子Ｐ４の電圧が直流電源Ｖｒｅｆ１の正極の電圧より高い場合には、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていると判定し、Ｈレベル電圧を出力する。一方、端子Ｐ４の電圧が直流電源Ｖｒｅｆ１の正極の電圧より高くはない場合には、過度な電流がトランスＴの１次巻線Ｔ１に流れてはいないと判定し、Ｌレベル電圧を出力する。

ソフトスタート制御部１３４は、端子Ｐ１に接続されるキャパシタＣ５を充電するとともに、端子Ｐ１の電圧を制御部１３３に送信する。キャパシタＣ５の充電は、制御手段１３０の動作が開始されると、開始される。

制御部１３３は、比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、以下のように、端子Ｐ２の電圧に応じてキャパシタＣ６を充放電し、端子Ｐ２の電圧に基づいて駆動パルス信号を生成して駆動部１３２に供給する。また、端子Ｐ１の電圧が高くなるに従って、生成する駆動パルス信号の周波数を低くする。

比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、制御部１３３、端子Ｐ３の順に、抵抗Ｒ２に流れる電流と、抵抗Ｒ３およびフォトトランジスタＰＣ２に流れる電流と、を合わせた電流である吐出し電流が流れ続ける。この端子Ｐ３からの吐出し電流は、制御部１３３で変換され、制御部１３３、端子Ｐ２、キャパシタＣ６の順に流れる。これによれば、端子Ｐ３からの吐出し電流により、キャパシタＣ６が充電される。

キャパシタＣ６が充電されることで、端子Ｐ２の電圧が第１電圧より高い第２電圧まで上昇すると、制御部１３３により設定されている吸い込み電流が、キャパシタＣ６から、端子Ｐ２、制御部１３３の順に流れる。ここで、端子Ｐ２に流れる吸い込み電流は、端子Ｐ３に流れる吐出し電流と比べて大きく設定されているものとする。このため、制御部１３３が端子Ｐ２に吸い込み電流を流し始めると、キャパシタＣ６が放電され、端子Ｐ２の電圧が低下する。

キャパシタＣ６が放電されることで、端子Ｐ２の電圧が第１電圧まで低下すると、制御部１３３が端子Ｐ２に放電吸い込み電流を流すのを停止する。すると、端子Ｐ３に流れる吐出し電流により、キャパシタＣ６が充電され、端子Ｐ２の電圧が上昇する。その後、端子Ｐ２の電圧が第２電圧まで上昇すると、再度、上述のように制御部１３３により端子Ｐ２に吸い込み電流が流れ、その結果、端子Ｐ２の電圧が低下する。

以上によれば、比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、キャパシタＣ６の充電が継続して行われている。そして、端子Ｐ２の電圧が第１電圧から第２電圧まで上昇すると、キャパシタＣ６の放電が開始されて端子Ｐ２の電圧が低下し、端子Ｐ２の電圧が第１電圧まで低下すると、キャパシタＣ６の放電が停止される。

一方、制御部１３３は、比較器ＣＭＰ１からＨレベル電圧が供給されると、端子Ｐ２に吸い込み電流を流してキャパシタＣ６の放電を行い、駆動停止信号を駆動部１３２に供給する。

駆動部１３２は、制御部１３３から供給される駆動パルス信号に応じて、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号を供給する。ただし、制御部１３３から駆動停止信号が供給されると、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌをオフ状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌをオン状態にするスイッチング信号を供給する。

特開２００７−２１５３１６号公報特開平９−９６１６号公報

上述のスイッチング電源１００では、制御手段１３０に設けられた端子Ｐ１が、基準電位源ＧＮＤに接続された端子Ｐ５等の低インピーダンス端子と短絡してしまった場合、端子Ｐ１の電圧が低下する。

図６は、従来例に係るスイッチング電源１００のタイミングチャートである。ＶＧ_Ｑ１は、スイッチ素子Ｑ１のゲート電圧を示し、ＶＧ_Ｑ２は、スイッチ素子Ｑ２のゲート電圧を示す。ＩＤ_Ｑ１は、スイッチ素子Ｑ１のドレイン電流を示し、ＩＤ_Ｑ２は、スイッチ素子Ｑ２のドレイン電流を示す。Ｖ_Ｐ１は、端子Ｐ１の電圧を示す。また、時刻ｔ２１より以前の期間と、時刻ｔ２２より以後の期間とは、定常状態であり、時刻ｔ２１〜ｔ２２までの期間は、端子Ｐ１と低インピーダンスの端子とが短絡している異常状態であるものとする。

時刻ｔ２１より以前の期間では、端子Ｐ１の電圧Ｖ_Ｐ１が「０」より高いＶ１である。また、駆動部３２からスイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号が供給される。このため、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１とスイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。

時刻ｔ２１において、異常状態が開始されると、端子Ｐ１の電圧Ｖ_Ｐ１が「０」またはローレベルとなる。

ここで、上述のように、制御部１３３は、端子Ｐ２の電圧に基づいて駆動パルス信号を生成し、この駆動パルス信号の周波数を、端子Ｐ１の電圧が高くなるに従って低くする。このため、異常状態が開始されると、駆動パルス信号の周波数は、異常状態が開始される前と比べて高くなる。

また、上述のように、駆動部１３２は、制御部１３３から供給される駆動パルス信号に応じて、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号を、それぞれのゲートに供給する。このため、異常状態が開始されると、スイッチング信号の周波数は、異常状態が開始される前と比べて高くなる。

以上によれば、時刻ｔ２１〜ｔ２２までの期間では、スイッチ素子Ｑ１のゲート電圧ＶＧ_Ｑ１と、スイッチ素子Ｑ２のゲート電圧ＶＧ_Ｑ２と、のそれぞれがＶＧＨからＶＧＬに変化したり、ＶＧＬからＶＧＨに変化したりする周波数は、時刻ｔ２１より以前の期間と比べて高くなる。このため、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数は、時刻ｔ２１より以前の期間と比べて高くなる。また、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとには交互に、時刻ｔ２１より以前の期間と比べてピーク値の低い電流が流れる。

時刻ｔ２２において、異常状態が終了すると、端子Ｐ１の電圧Ｖ_Ｐ１は、Ｖ１になるまで、時間が経過するに従って上昇する。すると、時刻ｔ２１より以前の期間と同様に、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１とスイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れることになる。

以上のように、端子Ｐ１と低インピーダンスの端子とが短絡した状態では、短絡していない状態と比べて、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が高くなる。ところが、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が必要以上に高くなってしまうと、デッドタイムが不足してしまい、ＺＶＳ（ＺｅｒｏＶｏｌｔａｇｅＳｗｉｔｃｈｉｎｇ）を行うことが困難となる場合がある。ＺＶＳを行うことができないと、スイッチ素子Ｑ１、Ｑ２のそれぞれでのスイッチング損失が増加し、発熱量が増大するおそれがある。

上述の課題を鑑み、本発明は、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制することを目的とする。

本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路であって、第１端子と第２端子と第３端子とを有し、前記スイッチ素子のオンオフを制御する制御信号を当該スイッチ素子に供給して、前記スイッチング電源の発振周波数を制御する制御手段と、前記制御手段の外部に設けられた第１キャパシタおよび第２キャパシタと、前記制御手段の内部に設けられ、前記第１端子を介して前記第１キャパシタの電荷を放出する第１キャパシタ放電手段と、第２端子から吐出される電流量に応じて第１端子から吐出される電流量を決定するＩＣ内部の第１吐出し電流決定手段を含んで構成され前記第２端子から吐出される電流に応じて当該第１吐出し電流決定手段により前記第１端子を介して前記第１キャパシタに充電電流を流すことで、当該第１キャパシタを充電する第１キャパシタ充電手段と、前記制御手段の内部に設けられ、前記第３端子を介して前記第２キャパシタの電荷を放出する第２キャパシタ放電手段と、前記第３端子を介して前記第２キャパシタに充電電流を流すことで、当該第２キャパシタを充電する第２キャパシタ充電手段と、前記制御手段の内部に設けられ、前記第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、前記制御信号を生成する制御信号生成手段と、前記第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、前記制御信号の周波数を高くする制御信号周波数可変手段と、前記第３端子は、前記スイッチング電源の正常動作時には第１電圧を維持しており、前記スイッチング電源に異常が発生したことを検知すると、前記第３端子を介して前記第２キャパシタに充電電流を流し、前記第３端子の電圧が予め定めた第２電圧まで上昇すると、前記スイッチ素子のスイッチングを停止させるとともに当該第３端子を介して当該第２キャパシタに放電電流を流す異常検知手段と、を備え、前記異常検知手段は、前記第３端子の電圧が前記第２電圧まで上昇した回数が予め定めた値になると、前記スイッチ素子のスイッチングの停止を維持させ、前記制御手段は、前記第３端子の電圧が前記第１電圧より低い第３電圧以下になると、前記スイッチ素子のスイッチングを停止させることを特徴とするスイッチング電源の制御回路を提案している。

この発明によれば、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路に、第１端子と第２端子と第３端子とを有する制御手段と、制御手段の外部に設けられた第１キャパシタおよび第２キャパシタと、制御手段の内部に設けられた第１キャパシタ放電手段と、第１キャパシタ充電手段と、制御手段の内部に設けられた第２キャパシタ放電手段と、第２キャパシタ充電手段と、制御手段の内部に設けられた制御信号生成手段と、制御信号周波数可変手段と、異常検知手段と、を設けた。そして、制御手段により、スイッチ素子のオンオフを制御する制御信号をこのスイッチ素子に供給して、スイッチング電源の発振周波数を制御することとした。また、第１キャパシタ放電手段により、第１端子を介して第１キャパシタの電荷を放出することで、第１キャパシタを放電することとした。また、第１キャパシタ充電手段に、制御手段の内部に設けられた吐出し電流決定手段を設けた。そして、吐出し電流決定手段により、第２端子から吐出される電流量に応じて第１端子から吐出される電流量を決定し、第１キャパシタ充電手段により、吐出し電流決定手段により決定された電流量の充電電流を第１端子を介して第１キャパシタに流すことで、第１キャパシタを充電することとした。また、第２キャパシタ充電手段により、第３端子を介して第２キャパシタに充電電流を流すことで、第２キャパシタを充電することとした。第２キャパシタ放電手段により、第３端子を介して第２キャパシタの電荷を放出することとした。
また、制御信号生成手段により、第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、制御信号を生成することとした。また、制御信号周波数可変手段により、第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、制御信号の周波数を高くすることとした。第３端子は、スイッチング電源の正常動作時には第１電圧を維持しており、異常検知手段は、スイッチング電源に異常が発生したことを検知すると、第３端子を介して第２キャパシタに充電電流を流し、第３端子の電圧が予め定めた第２電圧まで上昇すると、スイッチ素子のスイッチングを停止させるとともに、第３端子を介して第２キャパシタに放電電流を流すこととした。さらに、異常検知手段は、第３端子の電圧が第２電圧まで上昇した回数が予め定めた値になると、スイッチ素子のスイッチングの停止を維持させることとした。そして、制御手段は、第３端子の電圧が第１電圧より低い第３電圧以下になると、スイッチ素子のスイッチングを停止させることとした。

このため、従来例に係る端子Ｐ１に相当する第３端子と低インピーダンスの端子とが短絡し、第３端子の電圧が第３電圧以下になると、制御手段により、スイッチ素子のスイッチングが停止される。したがって、第３端子と低インピーダンスの端子とが短絡した状態で、スイッチング電源に設けられたスイッチ素子のスイッチング周波数が高くなるのを防止できるので、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制できる。

また、制御信号周波数可変手段は、第３端子の電圧に応じて制御信号の周波数を制御し、異常検知手段は、スイッチング電源に異常が発生したことを検知すると第３端子の電圧を制御する。このため、第３端子という１つの端子を用いて、制御信号の周波数を制御しつつ、スイッチング電源の異常に対応できる。

（２）本発明は、（１）のスイッチング電源の制御回路について、前記制御信号生成手段は、前記第３端子の電圧が前記第３電圧以下になると、前記スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することを特徴とするスイッチング電源の制御回路を提案している。

この発明によれば、制御信号生成手段により、第３端子の電圧が第３電圧以下になると、スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することとした。このため、従来例に係る端子Ｐ１に相当する第３端子の電圧が第３電圧以下である期間において、スイッチ素子を確実にオフ状態にすることができ、スイッチング電源の誤動作を防止できる。

（３）本発明は、前記異常検知手段は、前記第３端子の電圧が前記第２電圧まで上昇した回数が予め定めた値になると、前記スイッチ素子のスイッチングの停止を維持させ、
前記制御手段は、前記第３端子の電圧が前記第１電圧より低い第３電圧以下になると、前記スイッチ素子のスイッチングを停止させ、当該スイッチ素子のスイッチングが停止している状態で当該第３端子の電圧が当該第１電圧より低く当該第３電圧より高い第４電圧以上になると、当該スイッチ素子のスイッチングを開始させることを特徴とするスイッチング電源の制御回路を提案している。

この発明によれば、異常検知手段は、第３端子の電圧が第２電圧まで上昇した回数が予め定めた値になると、スイッチ素子のスイッチングの停止を維持させることとした。
さらに、制御手段は、第３端子の電圧が第１電圧より低い第３電圧以下になると、スイッチ素子のスイッチングを停止させ、スイッチ素子のスイッチングが停止している状態で第３端子の電圧が第１電圧より低く第３電圧より高い第４電圧以上になると、スイッチ素子のスイッチングを開始させることとした。

また、スイッチ素子のスイッチングは、第３端子の電圧が第３電圧以下になると停止され、第３端子の電圧が第３電圧より高い第４電圧以上になると開始される。これによれば、第３端子の電圧がノイズにより変動してしまっても、スイッチングが停止される第３電圧と、スイッチングが開始される第４電圧と、の間に電位差が設けられるため、ノイズによる第３端子の電圧の変動に応じてスイッチ素子のスイッチングが停止されたり開始されたりするのを防止でき、スイッチ素子の誤動作を防止できる。

（４）本発明は、（３）のスイッチング電源の制御回路について、前記制御信号生成手段は、前記第３端子の電圧が前記第３電圧以下になると、前記スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成し、当該スイッチ素子のスイッチングが停止している状態で当該第３端子の電圧が前記第４電圧以上になると、当該スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成するのを停止することを特徴とするスイッチング電源の制御回路を提案している。

この発明によれば、制御信号生成手段により、第３端子の電圧が第３電圧以下になると、スイッチ素子のゲート電圧をローレベルに維持する制御信号の生成を開始し、第３端子の電圧が第４電圧以上になると、スイッチ素子のゲート電圧をローレベルに維持する制御信号の生成を停止することとした。このため、従来例に係る端子Ｐ１に相当する第３端子の電圧が第３電圧以下になってから、第３端子の電圧が第４電圧以上になるまでの期間において、スイッチ素子を確実にオフ状態にすることができ、スイッチング電源の誤動作を防止できる。

本発明によれば、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制できる。

本発明の一実施形態に係る制御回路の回路図である。端子Ｐ１と低インピーダンスの端子とが短絡する場合における、前記制御回路を備えるスイッチング電源のタイミングチャートである。予め定めた電流より大きい過度な電流がトランスの１次巻線に流れる場合における、前記制御回路を備えるスイッチング電源のタイミングチャートである。従来例に係るスイッチング電源の回路図である。前記スイッチング電源が備える制御回路の回路図である。前記スイッチング電源のタイミングチャートである。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

［制御回路２０の構成］
図１は、本発明の一実施形態に係る制御回路２０の回路図である。制御回路２０は、図５に示した従来例に係る制御回路１２０とは、制御手段３０の構成が異なる。なお、制御回路２０において、制御回路１２０と同一構成要件については、同一符号を付し、その説明を省略する。また、図４に示した従来例に係るスイッチング電源１００について、制御回路１２０の代わりに制御回路２０を設けたものを、スイッチング電源１とする。

［制御手段３０の構成］
制御手段３０は、図５に示した従来例に係る制御手段１３０とは、比較器ＣＭＰ２、直流電源Ｖｒｅｆ２、タイマ３５、およびカウンタ３６を備える点と、駆動部３２、制御部３３、およびソフトスタート制御部３４の動作と、が異なる。

比較器ＣＭＰ２の反転入力端子には、端子Ｐ１が接続される。比較器ＣＭＰ２の非反転入力端子には、直流電源Ｖｒｅｆ２の正極が接続され、直流電源Ｖｒｅｆ２の負極には、基準電位源ＧＮＤが接続される。比較器ＣＭＰ２の出力端子には、駆動部３２が接続される。

タイマ３５には、端子Ｐ１と、比較器ＣＭＰ１の出力端子と、カウンタ３６を介して制御部３３と、が接続される。制御部３３には、制御部１３３と比べて、端子Ｐ１も接続される。なお、本発明の一実施形態に係る制御回路２０において、制御部１３３と駆動部３２とソフトスタート制御部３４と比較器ＣＭＰ２は、本発明の制御手段に相当する部分を構成する。制御部１３３は、本発明の第１キャパシタ充電手段と、第１キャパシタ放電手段と、第１吐出し電流決定手段とに相当する部分を構成する。制御部１３３と駆動部３２は、本発明の制御信号生成手段に相当する部分を構成する。制御部１３３とソフトスタート制御部３４は、本発明の第２キャパシタ充電手段と、第２キャパシタ放電手段とに相当する部分を構成する。制御部１３３と駆動部３２とソフトスタート制御部３４は、本発明の制御信号周波数可変手段に相当する部分を構成する。端子Ｐ１、端子Ｐ２、端子Ｐ３は、それぞれ本発明の第３端子、第１端子、第２端子に相当する。キャパシタＣ５とキャパシタＣ６は、それぞれ本発明の第２キャパシタ、第１キャパシタに相当する。

［制御手段３０の動作］
比較器ＣＭＰ２は、ヒステリシス特性を有しており、端子Ｐ１の電圧を参照する。そして、端子Ｐ１の電圧が予め定めた電圧であるＶｔｈ２（後述の図２参照）以下の場合には、端子Ｐ１が低インピーダンスの端子と短絡していると判定し、Ｈレベル電圧を出力し、Ｈレベル電圧を出力している期間に端子Ｐ１の電圧がＶｔｈ２より高くＶ１より低いＶｔｈ１（後述の図２参照）になると、Ｌレベル電圧を出力する。一方、端子Ｐ１の電圧がＶｔｈ２より低くない場合には、端子Ｐ１が低インピーダンスの端子と短絡していないと判定し、Ｌレベル電圧を出力する。

駆動部３２は、駆動部１３２と同様の動作に加えて、以下の動作を行う。駆動部３２は、比較器ＣＭＰ２からＨレベル電圧が供給されると、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈのゲートにローレベルの電圧を供給して、これらスイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともに、スイッチ素子Ｑ１Ｌ、Ｑ２Ｌのゲートにハイレベルの電圧を供給して、これらスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にする。これによれば、基準電位源ＧＮＤとスイッチ素子Ｑ１、Ｑ２のゲートとが同電位となり、これらスイッチ素子Ｑ１、Ｑ２がオフ状態で固定される。

タイマ３５は、比較器ＣＭＰ１からＨレベル電圧が供給されると、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていると判定し、キャパシタＣ５を充電させる信号を、カウンタ３６を介して制御部３３に供給する。また、端子Ｐ１の電圧がＶｔｈ３（後述の図３参照）に等しくなると、カウンタ３６のカウント値を１だけインクリメントする。なお、カウンタ３６のカウント値は、制御手段３０の初期化が行われる際に、「０」に初期化される。

制御部３３は、制御部１３３と同様の動作に加えて、以下の動作を行う。制御部３３は、カウンタ３６を介してタイマ３５から、キャパシタＣ５を充電させる信号を供給されると、ソフトスタート制御部３４にキャパシタＣ５を充電させる。そして、端子Ｐ１の電圧がＶｔｈ３（後述の図３参照）まで上昇すると、カウンタ３６のカウント値を参照する。

カウンタ３６のカウント値が「２」より小さければ、端子Ｐ１の電圧がＶｔｈ４（後述の図３参照）まで低下すると、制御部３３は、カウンタ３６を介してタイマ３５から、キャパシタＣ５を充電させる信号を供給され、ソフトスタート制御部３４にキャパシタＣ５を充電させ、Ｖｔｈ１（後述の図３参照）まで上昇するまでの期間において、スイッチ素子Ｑ１、Ｑ２のスイッチングを停止させる駆動停止信号を駆動部３２に供給する。端子Ｐ１の電圧がＶｔｈ１まで上昇すると、ソフトスタート動作により、デッドタイムを挟んでスイッチ素子Ｑ１、Ｑ２を交互にオン状態にさせる駆動パルス信号を駆動部３２に供給する。その後、端子Ｐ１の電圧がＶｔｈ５（後述の図３参照）まで上昇すると、ソフトスタート動作を停止させる。さらに、カウンタ３６のカウント値が「２」より小さく、端子Ｐ１の電圧がＶ１まで上昇した時点で比較器ＣＭＰ１からＬレベル電圧が供給されていると、カウンタ３６のカウント値は「０」に初期化される。

一方、カウンタ３６のカウント値が「２」に等しければ、スイッチ素子Ｑ１、Ｑ２をオフ状態で維持させる駆動停止維持信号を駆動部３２に供給するとともに、ソフトスタート制御部３４にキャパシタＣ５を放電させる。

ソフトスタート制御部３４は、ソフトスタート制御部１３４と同様の動作に加えて、以下の動作を行う。ソフトスタート制御部３４は、制御部３３から供給される信号に応じて、端子Ｐ１に接続されるキャパシタＣ５を充放電する。

図２は、端子Ｐ１と低インピーダンスの端子とが短絡する場合における、スイッチング電源１のタイミングチャートである。時刻ｔ１より以前の期間と、時刻ｔ３より以後の期間とは、定常状態であるものとする。時刻ｔ１〜ｔ２までの期間は、端子Ｐ１と低インピーダンスの端子とが短絡している異常状態であり、時刻ｔ２〜ｔ３までの期間は、異常状態から定常状態に移行する移行状態であるものとする。

時刻ｔ１より以前の期間では、端子Ｐ１の電圧Ｖ_Ｐ１が「０」より高いＶ１である。また、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１とスイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。

時刻ｔ１において、異常状態が開始されると、端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ２より低い「０」となる。すると、比較器ＣＭＰ２は、Ｈレベル電圧を駆動部３２に供給し、駆動部３２は、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号を供給する。このため、スイッチ素子Ｑ１Ｌおよび端子Ｐ８を介して、基準電位源ＧＮＤとスイッチ素子Ｑ１のゲートとが同電位となり、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１がＶＧＬとなり、スイッチ素子Ｑ１がオフ状態となる。また、スイッチ素子Ｑ２Ｌおよび端子Ｐ７を介して、基準電位源ＧＮＤとスイッチ素子Ｑ２のゲートとが同電位となり、スイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２がＶＧＬとなり、スイッチ素子Ｑ２がオフ状態となる。したがって、スイッチ素子Ｑ１のドレイン電流ＩＤ_Ｑ１と、スイッチ素子Ｑ２のドレイン電流ＩＤ_Ｑ２とは、「０」となる。

時刻ｔ２において、異常状態が終了すると、ソフトスタート制御部３４によるキャパシタＣ５の充電により、キャパシタＣ５に接続された端子Ｐ１の電圧Ｖ_Ｐ１は、時間が経過するに従って上昇し、時刻ｔ３ではＶｔｈ１となる。

端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ１となる時刻ｔ３において、比較器ＣＭＰ２は、Ｌレベル電圧を駆動部３２に供給し、駆動部３２は、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号を供給する。このため、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１とスイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。

図３は、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れる場合における、スイッチング電源１のタイミングチャートである。Ｖ_ＣＭＰ１は、比較器ＣＭＰ１から出力される電圧を示す。また、時刻ｔ１１より以前の期間は、定常状態であり、時刻ｔ１１〜ｔ１２までの期間と、時刻ｔ１５〜ｔ１６までの期間とは、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れている異常状態であるものとする。

時刻ｔ１１より以前の期間では、端子Ｐ１の電圧Ｖ_Ｐ１が「０」より高いＶ１である。また、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１とスイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。

時刻ｔ１１において、比較器ＣＭＰ１は、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていると判定し、Ｈレベル電圧を出力する。このため、比較器ＣＭＰ１から出力される電圧Ｖ_ＣＭＰ１は、ＶＨとなる。

すると、タイマ３５は、キャパシタＣ５を充電させる信号を、カウンタ３６を介して制御部３３に供給し、制御部３３は、ソフトスタート制御部３４にキャパシタＣ５を充電させる。このため、キャパシタＣ５に接続された端子Ｐ１の電圧Ｖ_Ｐ１は、時間が経過するに従って上昇し、時刻ｔ１２ではＶｔｈ３となる。

端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ３となる時刻ｔ１２において、タイマ３５は、カウンタ３６のカウント値を１だけインクリメントする。これにより、カウンタ３６のカウント値は、「１」となり、制御部３３は、スイッチ素子Ｑ１、Ｑ２のスイッチングを停止させる駆動停止信号を駆動部３２に供給するとともに、ソフトスタート制御部３４にキャパシタＣ５を放電させる。したがって、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１と、スイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２とは、ＶＧＬとなり、スイッチ素子Ｑ１のドレイン電流ＩＤ_Ｑ１と、スイッチ素子Ｑ２のドレイン電流ＩＤ_Ｑ２とは、「０」となる。ドレイン電流ＩＤ_Ｑ１、ＩＤ_Ｑ２が「０」であることより、比較器ＣＭＰ１は予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていないと判定し、比較器ＣＭＰ１から出力される電圧Ｖ_ＣＭＰ１がＶＬとなる。また、端子Ｐ１の電圧Ｖ_Ｐ１は、時間が経過するに従って低下し、時刻ｔ１３ではＶｔｈ４となる。

端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ４となる時刻ｔ１３において、制御部３３は、ソフトスタート制御部３４にキャパシタＣ５を充電させる。このため、端子Ｐ１の電圧Ｖ_Ｐ１は、時間が経過するに従って上昇し、時刻ｔ１４ではＶｔｈ１となり、時刻ｔ１５ではＶｔｈ５となる。

端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ１となる時刻ｔ１４において、制御部３３は、ソフトスタート動作により、デッドタイムを挟んでスイッチ素子Ｑ１、Ｑ２を交互にオン状態にさせる信号を駆動部３２に供給する。このため、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１とスイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。

端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ５となる時刻ｔ１５において、制御部３３は、ソフトスタート動作を停止させる。また、この時刻ｔ１５において、比較器ＣＭＰ１は、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていると判定し、比較器ＣＭＰ１から出力される電圧Ｖ_ＣＭＰ１がＶＨとなる。

すると、タイマ３５は、キャパシタＣ５を充電させる信号を、カウンタ３６を介して制御部３３に供給し、制御部３３は、ソフトスタート制御部３４にキャパシタＣ５を充電させる。このため、キャパシタＣ５に接続された端子Ｐ１の電圧Ｖ_Ｐ１は、時間が経過するに従って上昇し、時刻ｔ１６ではＶｔｈ３となる。

端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ３となる時刻ｔ１６において、タイマ３５は、カウンタ３６のカウント値を１だけインクリメントする。これにより、カウンタ３６のカウント値は、「２」となり、制御部３３は、スイッチ素子Ｑ１、Ｑ２をオフ状態で維持させる駆動停止維持信号を駆動部３２に供給するとともに、ソフトスタート制御部３４にキャパシタＣ５を放電させる。したがって、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１と、スイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２とは、ＶＧＬとなり、スイッチ素子Ｑ１のドレイン電流ＩＤ_Ｑ１と、スイッチ素子Ｑ２のドレイン電流ＩＤ_Ｑ２とは、「０」となる。ドレイン電流ＩＤ_Ｑ１、ＩＤ_Ｑ２が「０」であることより、比較器ＣＭＰ１は予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていないと判定し、比較器ＣＭＰ１から出力される電圧Ｖ_ＣＭＰ１がＶＬとなる。また、端子Ｐ１の電圧ＶＰ１は、時間が経過するに従って低下し、時刻ｔ１７では「０」となる。

時刻ｔ１７より以後の期間では、端子Ｐ１の電圧Ｖ_Ｐ１は、「０」で維持されるため、スイッチ素子Ｑ１、Ｑ２は、オフ状態のままで維持される。

以上のスイッチング電源１によれば、以下の効果を奏することができる。

端子Ｐ１と低インピーダンスの端子とが短絡し、端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ２以下になると、制御手段３０により、スイッチ素子Ｑ１、Ｑ２のスイッチングを停止する。このため、端子Ｐ１と低インピーダンスの端子とが短絡した状態で、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が高くなるのを防止できるので、スイッチ素子Ｑ１、Ｑ２でのスイッチング損失を抑制できる。

また、端子Ｐ１と低インピーダンスの端子とが短絡し、端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ２以下になると、駆動部３２により、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号をそれぞれのゲートに供給する。これによれば、スイッチ素子Ｑ１Ｌおよび端子Ｐ８を介して、基準電位源ＧＮＤとスイッチ素子Ｑ１のゲートとが同電位となり、スイッチ素子Ｑ１のゲートの電圧ＶＧ_Ｑ１がＶＧＬとなる。また、スイッチ素子Ｑ２Ｌおよび端子Ｐ７を介して、基準電位源ＧＮＤとスイッチ素子Ｑ２のゲートとが同電位となり、スイッチ素子Ｑ２のゲートの電圧ＶＧ_Ｑ２がＶＧＬとなる。このため、スイッチ素子Ｑ１、Ｑ２を確実にオフ状態にすることができ、スイッチング電源１の誤動作を防止できる。

また、端子Ｐ１の電圧に応じて駆動パルス信号の周波数が制御されるとともに、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れると端子Ｐ１の電圧が制御される。このため、端子Ｐ１という１つの端子を用いて、駆動パルス信号の周波数を制御しつつ、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れた場合に対応できる。

また、スイッチ素子Ｑ１、Ｑ２のスイッチングは、端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ２以下になると停止され、端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ２より高いＶｔｈ１以上になると開始される。これによれば、端子Ｐ１の電圧がノイズにより変動してしまっても、ノイズによる端子Ｐ１の電圧の変動に応じてスイッチ素子Ｑ１、Ｑ２のスイッチングが停止されたり開始されたりするのを防止でき、スイッチ素子Ｑ１、Ｑ２の誤動作を防止できる。

本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

例えば、上述の実施形態では、端子Ｐ１の電圧Ｖ_Ｐ１がＶｔｈ２以下になる契機として、端子Ｐ１と低インピーダンスの端子とが短絡することを記載したが、これに限らない。例えば、端子Ｐ１と低インピーダンスの導体とが短絡することを契機としてもよい。

また、上述の実施形態では、カウンタ３６のカウント値が「２」に等しければ、駆動停止維持信号を駆動部３２に供給して、スイッチ素子Ｑ１、Ｑ２をオフ状態のままで維持することとしたが、これに限らない。例えばカウンタ３６のカウント値が「３」や「４」に等しければ、駆動停止維持信号を駆動部３２に供給して、スイッチ素子Ｑ１、Ｑ２をオフ状態のままで維持することとしてもよい。

１、１００；スイッチング電源
２０、１２０；制御回路
３０、１３０；制御手段
３２、１３２；駆動部
３３、１３３；制御部
３４、１３４；ソフトスタート制御部
３５：タイマ
３６：カウンタ
ＣＭＰ１、ＣＭＰ２：比較器
Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、Ｐ８；端子
Ｑ１、Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２、Ｑ２Ｈ、Ｑ２Ｌ；スイッチ素子

Claims

少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路であって、
第１端子と第２端子と第３端子とを有し、前記スイッチ素子のオンオフを制御する制御信号を当該スイッチ素子に供給して、前記スイッチング電源の発振周波数を制御する制御手段と、
前記制御手段の外部に設けられた第１キャパシタおよび第２キャパシタと、
前記制御手段の内部に設けられ、前記第１端子を介して前記第１キャパシタの電荷を放出する第１キャパシタ放電手段と、
第２端子から吐出される電流量に応じて第１端子から吐出される電流量を決定するＩＣ内部の第１吐出し電流決定手段を含んで構成され前記第２端子から吐出される電流に応じて当該第１吐出し電流決定手段により前記第１端子を介して前記第１キャパシタに充電電流を流すことで、当該第１キャパシタを充電する第１キャパシタ充電手段と、
前記制御手段の内部に設けられ、前記第３端子を介して前記第２キャパシタの電荷を放出する第２キャパシタ放電手段と、前記第３端子を介して前記第２キャパシタに充電電流を流すことで、当該第２キャパシタを充電する第２キャパシタ充電手段と、
前記制御手段の内部に設けられ、前記第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、前記制御信号を生成する制御信号生成手段と、
前記第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、前記制御信号の周波数を高くする制御信号周波数可変手段と、
前記第３端子は、前記スイッチング電源の正常動作時には第１電圧を維持しており、前記スイッチング電源に異常が発生したことを検知すると、前記第３端子を介して前記第２キャパシタに充電電流を流し、前記第３端子の電圧が予め定めた第２電圧まで上昇すると、前記スイッチ素子のスイッチングを停止させるとともに当該第３端子を介して当該第２キャパシタに放電電流を流す異常検知手段と、を備え、
前記異常検知手段は、前記第３端子の電圧が前記第２電圧まで上昇した回数が予め定めた値になると、前記スイッチ素子のスイッチングの停止を維持させ、
前記制御手段は、前記第３端子の電圧が前記第１電圧より低い第３電圧以下になると、前記スイッチ素子のスイッチングを停止させることを特徴とするスイッチング電源の制御回路。
前記制御信号生成手段は、前記第３端子の電圧が前記第３電圧以下になると、前記スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することを特徴とする請求項１に記載のスイッチング電源の制御回路。
少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路であって、
第１端子と第２端子と第３端子とを有し、前記スイッチ素子のオンオフを制御する制御信号を当該スイッチ素子に供給して、前記スイッチング電源の発振周波数を制御する制御手段と、
前記制御手段の外部に設けられた第１キャパシタおよび第２キャパシタと、
前記制御手段の内部に設けられ、前記第１端子を介して前記第１キャパシタの電荷を放出する第１キャパシタ放電手段と、
前記第２端子から吐出される電流量に応じて第１端子から吐出される電流量を決定するＩＣ内部の第１吐出し電流決定手段を含んで構成され、前記第２端子に電流を流し、当該第２端子に流れる電流に応じて前記第１端子を介して前記第１キャパシタに充電電流を流すことで、当該第１キャパシタを充電するとともに、前記スイッチング電源の最も低い発振周波数である最低発振周波数を設定する第１キャパシタ充電手段と、
制御手段の内部に設けられ、前記第３端子を介して前記第２キャパシタに充電電流を流すことで、当該第２キャパシタを充電する第２キャパシタ充電手段と、
前記制御手段の内部に設けられ、前記第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、前記制御信号を生成する制御信号生成手段と、
前記第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、前記制御信号の周波数を高くする制御信号周波数可変手段と、
前記第３端子は、前記スイッチング電源の正常動作時には第１電圧を維持しており、前記スイッチング電源に異常が発生したことを検知すると、前記第３端子を介して前記第２キャパシタに充電電流を流し、前記第３端子の電圧が予め定めた第２電圧まで上昇すると、前記スイッチ素子のスイッチングを停止させるとともに前記第３端子を介して前記第２キャパシタに放電電流を流す異常検知手段と、を備え、
前記異常検知手段は、前記第３端子の電圧が前記第２電圧まで上昇した回数が予め定めた値になると、前記スイッチ素子のスイッチングの停止を維持させ、
前記制御手段は、前記第３端子の電圧が前記第１電圧より低い第３電圧以下になると、前記スイッチ素子のスイッチングを停止させ、当該スイッチ素子のスイッチングが停止している状態で当該第３端子の電圧が当該第１電圧より低く当該第３電圧より高い第４電圧以上になると、当該スイッチ素子のスイッチングを開始させることを特徴とするスイッチング電源の制御回路。
前記制御信号生成手段は、前記第３端子の電圧が前記第３電圧以下になると、前記スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成し、当該スイッチ素子のスイッチングが停止している状態で当該第３端子の電圧が前記第４電圧以上になると、当該スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成するのを停止することを特徴とする請求項３に記載のスイッチング電源の制御回路。