JP2017017896A - ドライブ回路およびモジュール - Google Patents

ドライブ回路およびモジュール Download PDF

Info

Publication number
JP2017017896A
JP2017017896A JP2015133573A JP2015133573A JP2017017896A JP 2017017896 A JP2017017896 A JP 2017017896A JP 2015133573 A JP2015133573 A JP 2015133573A JP 2015133573 A JP2015133573 A JP 2015133573A JP 2017017896 A JP2017017896 A JP 2017017896A
Authority
JP
Japan
Prior art keywords
drive
circuit
gate terminal
terminal
drive switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015133573A
Other languages
English (en)
Other versions
JP6557074B2 (ja
Inventor
裕之 秦野
Hiroyuki Hatano
裕之 秦野
明幸 小松
Akiyuki Komatsu
明幸 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015133573A priority Critical patent/JP6557074B2/ja
Priority to US15/198,087 priority patent/US9985627B2/en
Publication of JP2017017896A publication Critical patent/JP2017017896A/ja
Application granted granted Critical
Publication of JP6557074B2 publication Critical patent/JP6557074B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】駆動スイッチのオンオフに要する消費電力の増大を抑制できるドライブ回路を提供する。
【解決手段】駆動スイッチＱ１Ｕのスイッチング動作により負荷１６を駆動する電圧Ｖを生成するドライブ回路１８Ｕであって、駆動スイッチのオンオフを制御する極性信号Ｓを出力する制御回路１２と、極性信号を伝達するパルストランス１５Ｕと、パルストランスと駆動スイッチのゲート端子Ｇに電気的に接続され、極性信号に基づいて駆動スイッチのゲート端子に蓄積された電荷を放電させる放電回路２０とを備え、駆動スイッチは、第１の極性の極性信号がパルストランスを介してゲート端子に印加された場合にオン状態となり、極性信号による電荷をゲート端子に蓄積することでオン状態を維持し、第１の極性とは異なる第２の極性の極性信号がパルストランスを介して放電回路に印加された場合に、放電回路により蓄積された電荷が放電されてオフ状態となる。
【選択図】図１

Description

本実施の形態は、ドライブ回路およびモジュールに関する。
スイッチング方式のドライブ回路では、例えば特許文献１に開示のように、１次側からパルストランスを介して２次側の制御ＩＣに信号を送り、これにより２次側の制御ＩＣによって２次側に設けられた駆動スイッチのオンオフを制御して出力電圧を生成する構成が知られている。
特開２０１１−２５９６７３号公報
特許文献１に開示のようなドライブ回路では、１次側からの信号をパルストランスを介して受信する２次側の制御ＩＣはその駆動電圧を電源からの供給により賄っているため、駆動スイッチをオンオフする際に余分な電力を消費してしまう問題があった。
本実施の形態は、駆動スイッチのオンオフに要する消費電力の増大を抑制できるドライブ回路およびこのドライブ回路を搭載したモジュールを提供する。
本実施の形態の一態様によれば、第１の電源から供給される電圧から駆動スイッチのスイッチング動作により負荷を駆動させる出力電圧を生成するドライブ回路であって、前記駆動スイッチのオンオフを制御するための極性信号を出力する制御回路と、前記制御回路に電気的に接続され、前記制御回路から出力された前記極性信号を伝達するパルストランスと、前記パルストランスと前記駆動スイッチのゲート端子に電気的に接続され、前記極性信号に基づいて前記駆動スイッチの前記ゲート端子に蓄積された電荷を放電させる放電回路とを備え、前記駆動スイッチは、第１の極性の前記極性信号が前記パルストランスを介して前記ゲート端子に印加された場合にオン状態となり、前記極性信号による電荷を前記ゲート端子に蓄積することで前記オン状態を維持し、前記第１の極性とは異なる第２の極性の前記極性信号が前記パルストランスを介して前記放電回路に印加された場合に、前記放電回路により前記ゲート端子に蓄積された電荷が放電されてオフ状態となるドライブ回路が提供される。
本実施の形態の他の態様によれば、上記のドライブ回路を搭載したモータモジュールが提供される。
本実施の形態の他の態様によれば、上記のドライブ回路を搭載した電源モジュールが提供される。
本実施の形態の他の態様によれば、上記のドライブ回路を搭載した双方向出力電源モジュールが提供される。
本実施の形態によれば、駆動スイッチのオンオフに要する消費電力の増大を抑制できるドライブ回路およびこのドライブ回路を搭載したモジュールを提供することができる。
第１の実施の形態に係るドライブ回路を適用したモータモジュールを示した図。 第１の実施の形態に係るドライブ回路の一連の動作における各信号波形を示したタイミングチャート。 第１の実施形態に係るドライブ回路を適用した変形例にかかる電源モジュールを示した図。 第２の実施の形態に係るドライブ回路を適用した双方向出力電源モジュールを示した図。 第３の実施の形態に係るドライブ回路を適用した双方向出力電源モジュールを示した図。 第４の実施の形態に係るドライブ回路を適用した双方向出力電源モジュールを示した図。 図６に示すリセットドライブオンオフ回路２５の詳細構成を説明する回路構成図。 第２〜第４の実施の形態に係るドライブ回路を適用した双方向出力電源モジュールにおいて、駆動スイッチＱ６、Ｑ７が連続オン動作時の動作波形例であって、（ａ）Ａ１端子における入力制御電圧ＶA1波形、（ｂ）Ｂ１端子における入力制御電圧ＶB1波形、（ｃ）Ａ２端子における電圧ＶA2波形、(ｄ)Ｂ２端子における電圧ＶB2波形、(ｅ)共通ゲート端子ＣＴにおけるＶCT波形。 第２〜第４の実施の形態に係るドライブ回路を適用した双方向出力電源モジュールにおいて、駆動スイッチＱ６、Ｑ７が連続オフ動作時の動作波形例であって、（ａ）Ａ１端子における入力制御電圧ＶA1波形、（ｂ）Ｂ１端子における入力制御電圧ＶB1波形、（ｃ）Ａ２端子における電圧ＶA2波形、(ｄ)Ｂ２端子における電圧ＶB2波形、(ｅ)共通ゲート端子ＣＴにおけるＶCT波形。 第２〜第４の実施の形態に係るドライブ回路を適用した双方向出力電源モジュールにおいて、駆動スイッチＱ６、Ｑ７のオンオフ動作時の動作波形例であって、（ａ）Ａ１端子における入力制御電圧ＶA1波形、（ｂ）Ｂ１端子における入力制御電圧ＶB1波形、（ｃ）Ａ２端子における電圧ＶA2波形、(ｄ)Ｂ２端子における電圧ＶB2波形、(ｅ)共通ゲート端子ＣＴにおけるＶCT波形。
次に、図面を参照して、本実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この技術的思想を具体化するための装置や方法を例示するものであって、この実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施の形態）
図１は、第１の電源としての直流電源Ｅと、ドライブ回路１０と、負荷としてのモータユニット(Ｍ)１６とを備えたモータモジュール１を示した図である。
直流電源Ｅは、正極端から例えば１００Ｖの第１の電圧としての電圧Ｖ１を供給し、負極端から第２の電圧としての電圧Ｖ２を供給する電源である。
ドライブ回路１０は、駆動スイッチＱ１Ｕと、駆動スイッチＱ１Ｄと、制御回路１２と、パルストランス１５Ｕと、パルストランス１５Ｄと、駆動スイッチドライブ回路１８Ｕと、駆動スイッチドライブ回路１８Ｄとを備えており、直流電源Ｅに基づいて出力電圧Ｖを生成して出力する。
駆動スイッチＱ１Ｕは、例えばＮＭＯＳトランジスタであり、ドレイン端子Ｄが直流電源Ｅの正極端に接続されており、ソース端子Ｓがモータユニット(Ｍ)１６に接続されている。
駆動スイッチＱ１Ｄは、例えばＮＭＯＳトランジスタであり、ドレイン端子Ｄが駆動スイッチＱ１Ｕのソース端子Ｓとモータユニット(Ｍ)１６とに接続されており、ソース端子Ｓが直流電源Ｅの負極端に接続されている。
ここで、駆動スイッチＱ１Ｕのソース端子Ｓと駆動スイッチＱ１Ｄのドレイン端子Ｄとの接続点をノードＮｄ１と称する。モータユニット(Ｍ)１６は、ノードＮｄ１において、駆動スイッチＱ１Ｕのソース端子Ｓと、駆動スイッチＱ１Ｄのドレイン端子Ｄとに接続されている。
駆動スイッチＱ１Ｕは、オン状態のときにノードＮｄ１に電圧Ｖ１を出力する。このとき、出力電圧Ｖは電圧Ｖ１となる。
駆動スイッチＱ１Ｄは、オン状態のときにノードＮｄ１に電圧Ｖ２を出力する。このとき、出力電圧Ｖは電圧Ｖ２となる。
制御回路１２は、モータユニット(Ｍ)１６に接続されている。制御回路１２は、モータユニット１６の回転数を監視し、この回転数に基づいて、駆動スイッチＱ１Ｕと駆動スイッチＱ１Ｄとのオンオフを制御するための極性信号Ｓを出力する。ここで、制御回路１２は、極性信号Ｓとして、第１極性としての正極性の信号または該第１の極性とは極性の異なる第２の極性としての負極性の信号のいずれかを出力する。ここで、制御回路１２が駆動スイッチドライブ回路１８Ｕに対して出力する極性信号Ｓを極性信号Ｓ１、駆動スイッチドライブ回路１８Ｄに対して出力する極性信号Ｓを極性信号Ｓ２と称する。
パルストランス１５Ｕは、１次側インダクタンスＬ１Ｕと、２次側インダクタンスＬ２Ｕとを備えている。パルストランス１５Ｕは、制御回路１２に電気的に接続されており、制御回路１２から出力された極性信号Ｓ１を伝達する。
１次側インダクタンスＬ１Ｕは、所定の巻数により構成されたコイルであり、一端が制御回路１２に接続され、他端がコンデンサＣ２を介して制御回路１２に接続されている。１次側インダクタンスＬ１Ｕは、制御回路１２から出力される信号を２次側インダクタンスＬ２Ｕに伝送する。
２次側インダクタンスＬ２Ｕは、所定の巻数により構成されたコイルであり、一端が駆動スイッチＱ１Ｕのゲート端子Ｇと電気的に接続され、他端が駆動スイッチＱ１Ｕのソース端子Ｇと電気的に接続されている。
駆動スイッチドライブ回路１８Ｕは、パルストランス１５Ｕと駆動スイッチＱ１Ｕのゲート端子Ｇとに接続されており、制御回路１２から出力されてパルストランス１５Ｕを介して供給される極性信号Ｓ１に基づいて駆動スイッチＱ１Ｕのオンオフを制御する。
駆動スイッチドライブ回路１８Ｄは、パルストランス１５Ｄと駆動スイッチＱ１Ｄのゲート端子Ｇとに接続されており、制御回路１２から出力されてパルストランス１５Ｄを介して供給される極性信号Ｓ２に基づいて駆動スイッチＱ１Ｄのオンオフを制御する。なお、駆動スイッチＱ１Ｄは、駆動スイッチＱ１Ｕと異なるタイミングでオンオフ制御される。
モータモジュール１は、ドライブ回路１０から供給される出力電圧Ｖに基づいて動作する。
（駆動スイッチドライブ回路）
図１を用いて、第１の実施の形態に係る駆動スイッチドライブ回路１８Ｕの詳細構成を説明する。なお、駆動スイッチドライブ回路１８Ｄについても同様である。
駆動スイッチドライブ回路１８Ｕは、ダイオードＤ１と、放電回路２０と、リセット回路８とを備える。なお、駆動スイッチドライブ回路１８Ｄも同様となっている。なお、駆動スイッチドライブ回路１８Ｕにおいて、少なくともリセット回路８は必須の構成ではなく好適例である。
ダイオードＤ１は、アノード端子が２次側インダクタンスＬ２Ｕの一端に接続されており、カソード端子が駆動スイッチＱ１Ｕのゲート端子Ｇに接続されている。言い換えれば、２次側インダクタンスＬ２Ｕの一端は、ダイオードＤ１を介して駆動スイッチＱ１Ｕのゲート端子に接続されている。ダイオードＤ１が２次側インダクタンスＬ２Ｕと駆動スイッチＱ１Ｕのゲート端子Ｇとの間で上記接続関係となっていることにより、駆動スイッチＱ１Ｕのゲート端子Ｇに蓄積された電荷が２次側インダクタンスＬ２Ｕにリークすることを防止できる。
放電回路２０は、第１のダイオードとしてのダイオードＤ２と、放電トランジスタＱ２とを備え、駆動スイッチＱ１Ｕのゲート端子Ｇと２次側インダクタンスＬ２Ｕとに接続されている。
ダイオードＤ２は、アノード端子が駆動スイッチＱ１Ｕのゲート端子ＧとダイオードＤ１のカソード端子とに接続されており、言い換えれば、放電回路２０は、ダイオードＤ１を介して２次側インダクタンスＬ２Ｕの一端に接続されている。
放電トランジスタＱ２は、例えばＮＭＯＳトランジスタであり、ドレイン端子ＤがダイオードＤ２のカソード端子と接続されている。言い換えれば、放電トランジスタＱ２のドレイン端子Ｄは、ダイオードＤ２を介して駆動スイッチＱ１Ｕのゲート端子Ｇに接続されている。また、放電トランジスタＱ２はゲート端子Ｇが２次側インダクタンスＬ２Ｕの他端に接続されている。また、放電トランジスタＱ２は、ソース端子Ｓが２次側インダクタンスＬ２Ｕのうちの一端と他端との間の中端に接続されている。
リセット回路８は、ダイオードＤ４と、第１のコンデンサとしてのコンデンサＣ４と、第１の抵抗素子としての抵抗素子Ｒ４と、ダイオードＤ３と、リセットトランジスタＱ３とを備えている。
ダイオードＤ４は、アノード端子がダイオードＤ１のアノード端子と２次側インダクタンスＬ２Ｕの一端とに接続されている。
コンデンサＣ４は、一端がダイオードＤ４のカソード端子に接続されており、他端が２次側インダクタンスＬ２Ｕの他端と接続されている。
抵抗素子Ｒ４は、一端がダイオードＤ４のカソード端子とコンデンサＣ４の一端とに接続されており、他端が２次側インダクタンスＬ２Ｕの他端に接続されている。
ダイオードＤ３は、アノード端子が駆動スイッチＱ１Ｕのゲート端子ＧとダイオードＤ１のカソード端子とに接続されている。
リセットトランジスタＱ３は、例えばＰＭＯＳトランジスタであり、ソース端子ＳがダイオードＤ３のカソード端子に接続されており、ゲート端子ＧがダイオードＤ４のカソード端子とコンデンサＣ４の一端と抵抗素子Ｒ４の一端とに接続されており、ドレイン端子Ｄが２次側インダクタンスＬ２Ｕの他端に接続されている。
（駆動スイッチドライブ回路の動作）
駆動スイッチドライブ回路１８Ｕは、制御回路１２から出力された正極性の極性信号Ｓ１がパルストランス１５Ｕを介して駆動スイッチＱ１Ｕのゲート端子Ｇに印加された場合には、正の電荷がゲート端子に供給されることから駆動スイッチＱ１Ｕはオン状態となり、正極性の極性信号Ｓ１による電荷をゲート端子Ｇに蓄積することでオン状態を維持する。これにより、電圧Ｖ１を出力電圧Ｖとしてモータユニット１６に供給する。このとき、放電トランジスタＱ２は、ゲート端子Ｇに２次側インダクタンスＬ２Ｕの他端の信号レベルが印加され、ソース端子Ｓにはそれよりも信号レベルが高い中端の信号レベルが印加されるためオフする。
また、制御回路１２から出力された負極性の極性信号Ｓ１がパルストランス１５Ｕを介して放電回路２０に印加された場合には、放電トランジスタＱ２のゲート端子Ｇに２次側インダクタンスＬ２Ｕの他端の信号レベルが印加されるとともにソース端子Ｓに２次側インダクタンスＬ２Ｕのそれよりも信号レベルが低い中端の信号レベルが印加されることから放電トランジスタＱ２はオンし、これにより駆動スイッチＱ１Ｕのゲート端子Ｇに蓄積された電荷が放電されて駆動スイッチＱ１Ｕはオフ状態となる。
つまり、放電回路２０は、負極性の極性信号Ｓ１がパルストランス１５Ｕを介して印加された場合に、駆動スイッチＱ１Ｕのゲート端子Ｇに蓄積されている電荷を放電させる。
駆動スイッチドライブ回路１８Ｕは、以上のようにして、制御回路１２から出力される極性信号Ｓ１に基づいて駆動スイッチＱ１Ｄのオンオフを制御する。
また、駆動スイッチドライブ回路１８Ｄは、同様にして、制御回路１２から出力される極性信号Ｓ２に基づいて駆動スイッチＱ１Ｕのオンオフを制御する。
そして、ドライブ回路１０は、駆動スイッチドライブ回路１８Ｕと駆動スイッチドライブ回路１８Ｄとにより駆動スイッチＱ１Ｕと駆動スイッチＱ１Ｄとを交互にオンさせて、出力電圧Ｖとしての電圧Ｖ１と電圧Ｖ２とを交互にモータユニット１６に供給する。これにより、モータユニット１６は動作を行う。
ここで、駆動スイッチドライブ回路１８Ｕのリセット回路８においては、正極性の極性信号Ｓ１が途絶えて第１の所定期間が経過し、例えば満充電状態であったコンデンサＣ４の電荷が抵抗素子Ｒ４を介して放電されてリセットトランジスタＱ３のゲート端子Ｇに印加される電圧が所定値以下になると、放電回路２０がオン状態にあるか否かに関わらず、リセットトランジスタＱ３がオンして駆動スイッチＱ１Ｕのゲート端子に蓄積された電荷を引き抜く役割を果たす。これにより、駆動スイッチドライブ回路１８Ｕは、制御回路１２による駆動スイッチＱ１Ｕの制御が行われない場合等に、確実に駆動スイッチＱ１Ｕのゲート端子に蓄積された電荷を引き抜いてオフさせることで、駆動スイッチＱ１Ｕがゲート端子Ｇに残留した電荷により意図せずしてオン状態となることを防止でき、駆動スイッチＱ１Ｕを介して供給される電源をモータユニット１６等の負荷に供給することを防止でき、ひいては負荷の誤動作を防止することができる。なお、この点は駆動スイッチドライブ回路１８Ｄについても同様である。
なお、駆動スイッチＱ１Ｕにおいては、ゲート端子Ｇに蓄積された電荷が時間経過に伴うリークにより外部に放出されてしまい、意図せずしてオフ状態になってしまうおそれがある。これに対し、制御回路１２は、駆動スイッチＱ１Ｕのオン状態を維持する場合に、第１の所定期間よりも短い第２の所定期間経過ごとに正極性の極性信号Ｓ１を出力するようにしても良い。これにより、制御回路１２から正極性の極性信号Ｓ１を一度、パルストランス１５Ｕを介して駆動スイッチＱ１Ｕのゲート端子Ｇに供給する場合に比べて、より安定的に駆動スイッチＱ１Ｕに蓄積される電荷を保持してオン状態を継続させることができる。なお、以上の点は駆動スイッチＱ１Ｄの場合においても同様である。
（ドライブ回路の動作）
図２は、図１に示したドライブ回路１０の一連の動作における各信号波形を示したタイミングチャートである。ドライブ回路１０は、時刻ｔ１〜ｔ２、ｔ３〜ｔ４、およびｔ５〜ｔ６の第１の所定期間としての期間Ａで駆動スイッチＱ１Ｕがオンし駆動スイッチＱ１Ｄがオフし、時刻ｔ２〜ｔ３、およびｔ４〜ｔ５の第１の所定期間としての期間Ｂで駆動スイッチＱ１Ｕがオフし駆動スイッチＱ１Ｄがオンする。なお、時刻ｔ０〜ｔ６は、各信号波形に対して共通である。また、期間Ａは例えば１０ｍｓであり、極性信号Ｓ１のパルス幅は例えば２ｍｓである。また、期間Ｂは例えば１０ｍｓであり、極性信号Ｓ２のパルス幅は例えば２ｍｓである。
時刻ｔ０〜ｔ１においては、モータユニット１６が動作状態であり、駆動スイッチＱ１Ｕがオフ状態であり駆動スイッチＱ１Ｄがオン状態となっている。このため、出力電圧Ｖは例えば０Ｖとなっている。
時刻ｔ１で、制御回路１２から出力された正極性の極性信号Ｓ１が駆動スイッチドライブ回路１８Ｕに供給されて駆動スイッチＱ１Ｕはオン状態となり、制御回路１２から出力された負極性の極性信号Ｓ２が駆動スイッチドライブ回路１８Ｄに供給されて駆動スイッチＱ１Ｄはオフ状態となる。これにより、ノードＮｄ１の出力電圧Ｖは上昇するため、モータユニット１６の回転数は上昇する。
時刻ｔ２で、モータユニット１６の回転数が所定数以上になったことを制御回路１２が検出すると、制御回路１２から出力された負極性の極性信号Ｓ１が駆動スイッチドライブ回路１８Ｕに供給されて駆動スイッチＱ１Ｕはオフ状態となり、制御回路１２に出力された正極性の極性信号Ｓ２が駆動スイッチドライブ回路１８Ｄに供給されて駆動スイッチＱ１Ｄはオン状態となる。これにより、ノードＮｄ１の出力電圧Ｖは下降し、モータユニット１６の回転数は低下する。
時刻ｔ３で、モータユニット１６の回転数が所定数未満になったことを制御回路１２が検出すると、制御回路１２から正極性の極性信号Ｓ１が駆動スイッチドライブ回路１８Ｕに供給されて駆動スイッチＱ１Ｕはオン状態となり、制御回路１２から負極性の極性信号Ｓ２が駆動スイッチドライブ回路１８Ｄに供給されて駆動スイッチＱ１Ｄはオフ状態となる。これにより、ノードＮｄ１の出力電圧Ｖは上昇するため、モータユニット１６の回転数は再び上昇する。
時刻ｔ４およびｔ６では、時刻ｔ２の場合と同様であり、時刻ｔ５では、時刻ｔ３の場合と同様であるので割愛する。
以上、第１の実施形態にかかるドライブ回路１０によれば、制御回路１２から出力された正極性の極性信号Ｓ１をパルストランス１５を介して駆動スイッチＱ１Ｕのゲート端子Ｇに供給して該ゲート端子Ｇに正極性の極性信号Ｓ１に基づく電荷を蓄積させることで駆動スイッチＱ１Ｕをオン状態を維持するとともに、制御回路１２から出力された負極性の極性信号Ｓ１をパルストランス１５を介して放電回路２０に供給することで駆動スイッチＱ１Ｕのゲート端子Ｇに蓄積された電荷を放電させてオフ状態とすることとしたので、駆動スイッチＱ１Ｕをオン状態を維持する場合に常時ゲート端子Ｇに電圧を印加する必要がない。このため、駆動スイッチのオンオフに要する無駄な消費電力の増大を抑制できる。
（変形例）
図３は、直流電源Ｅと、ドライブ回路１０と、コイルＬと、コンデンサＣと、負荷１６Ａとを備えた電源モジュール１Ａを示した図である。なお、図１に示した第１の実施形態にかかるモータモジュール１と同様の構成については、同一番号を付してその説明を適宜省略する。
ドライブ回路１０は、駆動スイッチＱ１Ｕと、駆動スイッチＱ１Ｄと、制御回路１２と、パルストランス１５Ｕと、パルストランス１５Ｄと、駆動スイッチドライブ回路１８Ｕと、駆動スイッチドライブ回路１８Ｄとを備えており、コイルＬと、コンデンサＣと共に直流電源Ｅに基づいて出力電圧Ｖを生成して出力する。
コイルＬは、一端が駆動スイッチＱ１Ｕのソース端子Ｓと駆動スイッチＱ１Ｄのドレイン端子Ｄとの接続であるノードＮｄ１に接続されている。
コンデンサＣは、一端がコイルＬの他端に接続され、他端が接地電位（ＧＮＤ）に接続されている。
負荷１６Ａは、コンデンサＣの一端に接続されており、ドライブ回路１０から供給される出力電圧Ｖにより動作する。
ここで、コイルＬの他端とコンデンサＣの一端との接続点に発生する電圧が出力電圧Ｖとなる。
制御回路１２は、コイルＬの他端とコンデンサＣの一端と負荷１６Ａとに接続されている。制御回路１２は、出力電圧Ｖの状態を監視し、出力電圧Ｖのレベルに基づいて、駆動スイッチＱ１Ｕと駆動スイッチＱ１Ｄとのオンオフを制御するための極性信号Ｓを出力する。
（駆動スイッチドライブ回路の動作）
駆動スイッチドライブ回路１８Ｕは、制御回路１２から出力された正極性の極性信号Ｓ１がパルストランス１５Ｕを介して駆動スイッチＱ１Ｕのゲート端子Ｇに印加された場合には、正の電荷がゲート端子に供給されることから駆動スイッチＱ１Ｕはオン状態となり、正極性の極性信号Ｓ１による電荷をゲート端子Ｇに蓄積することでオン状態を維持する。これにより、電圧Ｖ１を出力電圧Ｖとして負荷１６Ａに供給する。このとき、放電トランジスタＱ２は、ゲート端子Ｇに２次側インダクタンスＬ２Ｕの他端の信号レベルが印加され、ソース端子Ｓにはそれよりも信号レベルが高い中端の信号レベルが印加されるためオフする。
また、制御回路１２から出力された負極性の極性信号Ｓ１がパルストランス１５Ｕを介して放電回路２０に印加された場合には、放電トランジスタＱ２のゲート端子Ｇに２次側インダクタンスＬ２Ｕの他端の信号レベルが印加されるとともにソース端子Ｓに２次側インダクタンスＬ２Ｕのそれよりも信号レベルが低い中端の信号レベルが印加されることから放電トランジスタＱ２はオンし、これにより駆動スイッチＱ１Ｕのゲート端子Ｇに蓄積された電荷が放電されて駆動スイッチＱ１Ｕはオフ状態となる。
つまり、放電回路２０は、負極性の極性信号Ｓ１がパルストランス１５Ｕを介して印加された場合に、駆動スイッチＱ１Ｕのゲート端子Ｇに蓄積されている電荷を放電させる。
駆動スイッチドライブ回路１８Ｕは、以上のようにして、制御回路１２から出力される極性信号Ｓ１に基づいて駆動スイッチＱ１Ｕのオンオフを制御する。
また、駆動スイッチドライブ回路１８Ｄは、同様にして、制御回路１２から出力される極性信号Ｓ２に基づいて駆動スイッチＱ１Ｄのオンオフを制御する。
そして、ドライブ回路１０は、駆動スイッチドライブ回路１８Ｕと駆動スイッチドライブ回路１８Ｄとにより駆動スイッチＱ１Ｕと駆動スイッチＱ１Ｄとを交互にオンさせて、その出力をコイルＬとコンデンサＣで構成されたローパスフィルタにより直流電圧に変換して出力電圧Ｖを生成して負荷１６Ａに供給する。
第１の実施の形態によれば、駆動スイッチのオンオフに要する消費電力の増大を抑制できるドライブ回路を提供することができる。
また、第１の実施の形態によれば、上記のドライブ回路を搭載したモータモジュールを提供することができる。
また、第１の実施の形態の変形例によれば、上記のドライブ回路を搭載した電源モジュールを提供することができる。
（第２の実施の形態）
図４は、第２の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２を示した図である。
図４は、電源としてのＡＣ電源ＶACと、ドライブ回路１０と、負荷抵抗素子ＲLとを備えた双方向出力電源モジュール２を示した図である。
ＡＣ電源ＶACは、例えば１００ＶのＡＣ電圧を出力端子ＶOAと出力端子ＶOB間に接続された負荷抵抗素子ＲLに供給する電源である。
ドライブ回路１０は、駆動スイッチＱ６と、駆動スイッチＱ７と、制御回路１２と、パルストランス１５Ａと、パルストランス１５Ｂと、駆動スイッチドライブ回路１８とを備えており、ＡＣ直流電源ＶACに基づいて負荷抵抗素子ＲLを双方向に駆動している。
駆動スイッチＱ６は、例えばＮＭＯＳトランジスタであり、ドレイン端子ＤがＡＣ電源ＶACの一方に接続された出力端子ＶOAに接続されており、ソース端子Ｓが接地電位に接続されている。
駆動スイッチＱ７は、例えばＮＭＯＳトランジスタであり、ドレイン端子Ｄが負荷抵抗素子ＲLを介してＡＣ電源ＶACの他方に接続された出力端子ＶOBに接続されており、ソース端子Ｓが接地電位に接続されている。
ここで、駆動スイッチＱ６のソース端子Ｓと駆動スイッチＱ７のソース端子Ｓは、接地電位に共通に接続される。
制御回路１２は、パルストランス１５Ａと、パルストランス１５Ｂとに接続されている。制御回路１２は、駆動スイッチＱ６と駆動スイッチＱ７とのオンオフを制御するための極性信号ＶA1と極性信号ＶB1とを出力する。ここで、制御回路１２は、極性信号ＶA1として、第１極性としての正極性の信号または該第１の極性とは極性の異なる第２の極性としての負極性の信号のいずれかを出力する。同様に、制御回路１２は、極性信号ＶB1として、第１極性としての正極性の信号または該第１の極性とは極性の異なる第２の極性としての負極性の信号のいずれかを出力する。ここで、制御回路１２が駆動スイッチドライブ回路１８に対して出力する極性信号を極性信号ＶA1および極性信号ＶB1と称する。
パルストランス１５Ａは、１次側インダクタンスＬ１Ａと、２次側インダクタンスＬ２Ａとを備えている。パルストランス１５Ａは、制御回路１２に電気的に接続されており、制御回路１２から出力された極性信号ＶA1を伝達する。
１次側インダクタンスＬ１Ａは、所定の巻数により構成されたコイルであり、一端が制御回路１２に接続され、他端も制御回路１２に接続されている。１次側インダクタンスＬ１Ａは、制御回路１２から出力される信号ＶA1を２次側インダクタンスＬ２Ａに伝送する。
２次側インダクタンスＬ２Ａは、所定の巻数により構成されたコイルであり、一端が駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇと電気的に接続され、他端が接地電位と電気的に接続されている。
パルストランス１５Ｂは、１次側インダクタンスＬ１Ｂと、２次側インダクタンスＬ２Ｂとを備えている。パルストランス１５Ｂは、制御回路１２に電気的に接続されており、制御回路１２から出力された極性信号ＶB1を伝達する。
１次側インダクタンスＬ１Ｂは、所定の巻数により構成されたコイルであり、一端が制御回路１２に接続され、他端も制御回路１２に接続されている。１次側インダクタンスＬ１Ｂは、制御回路１２から出力される信号ＶB1を２次側インダクタンスＬ２Ｂに伝送する。
２次側インダクタンスＬ２Ｂは、所定の巻数により構成されたコイルであり、放電回路２０を構成する放電トランジスタＱ８のゲート端子Ｇとに電気的に接続され、他端が接地電位と電気的に接続されている。
放電回路２０を構成する放電トランジスタＱ８のドレイン端子Ｄは、駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇとに電気的に接続され、放電トランジスタＱ８のソースＳは、接地電位と電気的に接続されている。
駆動スイッチドライブ回路１８は、パルストランス１５Ａおよびパルストランス１５Ｂと、駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇとに接続されており、制御回路１２から出力されてパルストランス１５Ａ・１５Ｂを介して供給される極性信号ＶA1・ＶB1に基づいて駆動スイッチＱ６・Ｑ７のオンオフを制御する。
放電回路２０を構成する放電トランジスタＱ８は、制御回路１２から出力されてパルストランス１５Ｂを介して供給される極性信号ＶB1に基づいて、駆動スイッチＱ６・Ｑ７のゲート端子Ｇに蓄積されたゲート電荷を接地電位レベルに放電可能である。
双方向出力電源モジュール２は、ドライブ回路１０から供給されるオンオフ信号に基いてＡＣ電源ＶACのＡＣ電圧を出力端子ＶOAと出力端子ＶOB間に接続された負荷抵抗素子ＲLに供給する動作を行っている。
（駆動スイッチドライブ回路）
図４を用いて、第２の実施の形態に係る駆動スイッチドライブ回路１８の詳細構成を説明する。
駆動スイッチドライブ回路１８は、ダイオードＤ１と、放電回路２０と、リセット回路８とを備える。なお、駆動スイッチドライブ回路１８において、少なくともリセット回路８は必須の構成ではなく好適例である。また、抵抗素子Ｒ５および抵抗素子Ｒ６は、駆動スイッチＱ６・Ｑ７のゲートへの電流制限抵抗素子である。駆動スイッチドライブ回路１８において、少なくとも電流制限抵抗素子Ｒ５・Ｒ６は必須の構成ではなく好適例である。
ダイオードＤ１は、アノード端子が２次側インダクタンスＬ２Ａの一端に接続されており、カソード端子が駆動スイッチＱ６のゲート端子Ｇに接続されている。言い換えれば、２次側インダクタンスＬ２Ａの一端は、ダイオードＤ１を介して駆動スイッチＱ６のゲート端子に接続されている。ダイオードＤ１が２次側インダクタンスＬ２Ａと駆動スイッチＱ６のゲート端子Ｇとの間で上記接続関係となっていることにより、駆動スイッチＱ６のゲート端子Ｇに蓄積された電荷が２次側インダクタンスＬ２Ａにリークすることを防止できる。
放電回路２０は、放電トランジスタＱ８を備え、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴと２次側インダクタンスＬ２Ａとに接続されている。
パルストランス１５Ｂの２次側インダクタンスＬ２Ｂの一端は、放電トランジスタＱ８のゲート端子Ｇに接続されており、２次側インダクタンスＬ２Ｂの他端は、接地電位に接続され、放電トランジスタＱ８のソース端子Ｓは、接地電位に接続されており、言い換えれば、放電回路２０は、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴと２次側インダクタンスＬ２Ａ・Ｌ２Ｂの他端（接地電位）に接続され、パルストランス１５Ｂを介して供給される極性信号ＶB1に基づいて、駆動スイッチＱ６・Ｑ７のゲート端子Ｇに蓄積されたゲート電荷を接地電位に放電可能である。
リセット回路８は、ダイオードＤ４と、第１のコンデンサとしてのコンデンサＣ４と、第１の抵抗素子としての抵抗素子Ｒ４と、ダイオードＤ３と、リセットトランジスタＱ３とを備えている。
ダイオードＤ４は、アノード端子がダイオードＤ１のアノード端子と２次側インダクタンスＬ２Ａの一端とに接続されている。
コンデンサＣ４は、一端がダイオードＤ４のカソード端子に接続されており、他端が２次側インダクタンスＬ２Ａの他端と接続されている。
抵抗素子Ｒ４は、一端がダイオードＤ４のカソード端子とコンデンサＣ４の一端とに接続されており、他端が２次側インダクタンスＬ２Ａの他端に接続されている。
ダイオードＤ３は、アノード端子が駆動スイッチＱ６のゲート端子ＧとダイオードＤ１のカソード端子とに接続されている。
リセットトランジスタＱ３は、例えばＰＭＯＳトランジスタであり、ソース端子ＳがダイオードＤ３のカソード端子に接続されており、ゲート端子ＧがダイオードＤ４のカソード端子とコンデンサＣ４の一端と抵抗素子Ｒ４の一端とに接続されており、ドレイン端子Ｄが２次側インダクタンスＬ２ＡおよびＬ２Ｂの他端（接地電位）に接続されている。
（駆動スイッチドライブ回路の動作）
第２の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７のオンオフ動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図１０（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図１０（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図１０（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図１０（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図１０（ｅ）に示すように表される。
駆動スイッチドライブ回路１８は、制御回路１２からＡ１端子に出力された負極性の極性信号ＶA1がパルストランス１５Ａの一次側に供給されて、２次側インダクタンスＬ２Ａの一端のＡ２端子に出力された正極性の極性信号ＶA2が駆動スイッチＱ６のゲート端子Ｇに印加された場合には、正の電荷がゲート端子Ｇに供給されることから駆動スイッチＱ６はオン状態となり、正極性の極性信号ＶA2による電荷をゲート端子Ｇに蓄積することでオン状態を維持する。このとき、放電トランジスタＱ８は、制御回路１２からＢ１端子に出力された正極性の極性信号ＶB1がパルストランス１５Ｂの一次側に供給されて、２次側インダクタンスＬ２Ｂの他端のＢ２端子には、負極性の極性信号ＶB2が印加され、放電トランジスタＱ８のゲート端子Ｇにはオフ状態の信号レベルが印加されるためオフする。したがって、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴの電位は、ハイレベルになるＯＮ状態が維持される。
また、制御回路１２から出力された負極性の極性信号ＶB1がパルストランス１５Ｂを介して、２次側インダクタンスＬ２Ｂの他端のＢ２端子には、正極性の極性信号ＶB2が印加され、放電トランジスタＱ８のゲート端子Ｇにはオン状態の信号レベルが印加される場合には、放電トランジスタＱ８はオンし、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴの電位は、ローレベルになるＯＦＦ状態が維持される。
つまり、放電回路２０を構成する放電トランジスタＱ８は、負極性の極性信号ＶB1がパルストランス１５Ｂを介して印加された場合に、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積されている電荷を放電させる。
駆動スイッチドライブ回路１８は、以上のようにして、制御回路１２から出力される極性信号ＶA1・ＶB1に基づいて駆動スイッチＱ６・Ｑ７のオンオフを制御する。
そして、ドライブ回路１０は、駆動スイッチドライブ回路１８により駆動スイッチＱ６と駆動スイッチＱ７とを同時にオンオフさせて、ＡＣ直流電源ＶACに基づいて負荷抵抗素子ＲLを双方向に駆動している。
ここで、駆動スイッチドライブ回路１８のリセット回路８においては、正極性の極性信号ＶA1が途絶えて第１の所定期間が経過し、例えば満充電状態であったコンデンサＣ４の電荷が抵抗素子Ｒ４を介して放電されてリセットトランジスタＱ３のゲート端子Ｇに印加される電圧が所定値以下になると、放電回路２０を構成する放電トランジスタＱ８がオン状態にあるか否かに関わらず、リセットトランジスタＱ３がオンして駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷を引き抜く役割を果たす。これにより、駆動スイッチドライブ回路１８は、制御回路１２による駆動スイッチＱ６・Ｑ７の制御が行われない場合等に、確実に駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷を引き抜いてオフさせることで、駆動スイッチＱ６・Ｑ７が共通ゲート端子ＣＴに残留した電荷により意図せずしてオン状態となることを防止でき、ひいては負荷の誤動作を防止することができる。
なお、駆動スイッチＱ６・Ｑ７においては、共通ゲート端子ＣＴに蓄積された電荷が時間経過に伴うリークにより外部に放出されてしまい、意図せずしてオフ状態になってしまうおそれがある。これに対し、制御回路１２は、駆動スイッチＱ６・Ｑ７のオン状態を維持する場合に、第１の所定期間よりも短い第２の所定期間経過ごとに正極性の極性信号ＶA1を出力するようにしても良い。これにより、制御回路１２から正極性の極性信号ＶA1を一度、パルストランス１５Ａを介して駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに供給する場合に比べて、より安定的に駆動スイッチＱ６・Ｑ７に蓄積される電荷を保持してオン状態を継続させることができる。
（ドライブ回路の別の動作波形例）
第２の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７が連続オン動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図８（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図８（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図８（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図８（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図８（ｅ）に示すように表される。
また、第２の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７が連続オフ動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図９（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図９（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図９（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図９（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図９（ｅ）に示すように表される。
第２の実施の形態によれば、駆動スイッチのオンオフに要する消費電力の増大を抑制できるドライブ回路を提供することができる。
第２の実施の形態によれば、上記のドライブ回路を搭載した双方向出力電源モジュールを提供することができる。
（第３の実施の形態）
図５は、第３の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２を示した図である。
図５は、電源としてのＡＣ電源ＶACと、ドライブ回路１０と、負荷抵抗素子ＲLとを備えた双方向出力電源モジュール２を示した図である。
ＡＣ電源ＶACは、例えば１００ＶのＡＣ電圧を出力端子ＶOAと出力端子ＶOB間に接続された負荷抵抗素子ＲLに供給する電源である。
ドライブ回路１０は、駆動スイッチＱ６と、駆動スイッチＱ７と、制御回路１２と、パルストランス１５Ａと、パルストランス１５Ｂと、駆動スイッチドライブ回路１８とを備えており、ＡＣ直流電源ＶACに基づいて負荷抵抗素子ＲLを双方向に駆動している。
駆動スイッチＱ６は、例えばＮＭＯＳトランジスタであり、ドレイン端子ＤがＡＣ電源ＶACの一方に接続された出力端子ＶOAに接続されており、ソース端子Ｓが接地電位に接続されている。
駆動スイッチＱ７は、例えばＮＭＯＳトランジスタであり、ドレイン端子Ｄが負荷抵抗素子ＲLを介してＡＣ電源ＶACの他方に接続された出力端子ＶOBに接続されており、ソース端子Ｓが接地電位に接続されている。
ここで、駆動スイッチＱ６のソース端子Ｓと駆動スイッチＱ７のソース端子Ｓは、接地電位に共通に接続される。
制御回路１２は、パルストランス１５Ａと、パルストランス１５Ｂとに接続されている。制御回路１２は、駆動スイッチＱ６と駆動スイッチＱ７とのオンオフを制御するための極性信号ＶA1と極性信号ＶB1とを出力する。ここで、制御回路１２は、極性信号ＶA1として、第１極性としての正極性の信号または該第１の極性とは極性の異なる第２の極性としての負極性の信号のいずれかを出力する。同様に、制御回路１２は、極性信号ＶB1として、第１極性としての正極性の信号または該第１の極性とは極性の異なる第２の極性としての負極性の信号のいずれかを出力する。ここで、制御回路１２が駆動スイッチドライブ回路１８に対して出力する極性信号を極性信号ＶA1および極性信号ＶB1と称する。
パルストランス１５Ａは、１次側インダクタンスＬ３と、２次側インダクタンスＬ４とを備えている。パルストランス１５Ａは、制御回路１２にコンデンサＣ１を介して電気的に接続されており、制御回路１２から出力された極性信号ＶA1を伝達する。
１次側インダクタンスＬ３は、所定の巻数により構成されたコイルであり、一端が制御回路１２にコンデンサＣ１を介して接続され、他端も制御回路１２に接続されている。１次側インダクタンスＬ３は、制御回路１２から出力される信号ＶA1を２次側インダクタンスＬ４に伝送する。
２次側インダクタンスＬ４は、所定の巻数により構成されたコイルであり、一端が駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇとに電気的に接続され、他端が接地電位と電気的に接続されている。
パルストランス１５Ｂは、パルストランス１５Ａと共通の１次側インダクタンスＬ３と、２次側インダクタンスＬ５とを備えている。パルストランス１５Ｂは、制御回路１２にコンデンサＣ１を介して電気的に接続されており、制御回路１２から出力された極性信号ＶB1を伝達する。
１次側インダクタンスＬ３は、所定の巻数により構成されたコイルであり、一端がコンデンサＣ１を介して制御回路１２に接続され、他端も制御回路１２に接続されている。１次側インダクタンスＬ３は、制御回路１２から出力される信号ＶB1を２次側インダクタンスＬ５に伝送する。
２次側インダクタンスＬ５は、所定の巻数により構成されたコイルであり、放電回路２０を構成する放電トランジスタＱ８のゲート端子Ｇと電気的に接続され、他端が接地電位と電気的に接続されている。
放電回路２０を構成する放電トランジスタＱ８のドレイン端子Ｄは、駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇとに電気的に接続され、放電トランジスタＱ８のソースＳは、接地電位と電気的に接続されている。
駆動スイッチドライブ回路１８は、パルストランス１５Ａおよびパルストランス１５Ｂと、駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇとに接続されており、制御回路１２から出力されてパルストランス１５Ａ・１５Ｂを介して供給される極性信号ＶA1・ＶB1に基づいて駆動スイッチＱ６・Ｑ７のオンオフを制御する。
放電回路２０を構成する放電トランジスタＱ８は、制御回路１２から出力されてパルストランス１５Ｂを介して供給される極性信号ＶB1に基づいて、駆動スイッチＱ６・Ｑ７のゲート端子Ｇに蓄積されたゲート電荷を接地電位レベルに放電可能である。
双方向出力電源モジュール２は、ドライブ回路１０から供給されるオンオフ信号に基いてＡＣ電源ＶACのＡＣ電圧を出力端子ＶOAと出力端子ＶOB間に接続された負荷抵抗素子ＲLに供給する動作を行っている。
（駆動スイッチドライブ回路）
図５を用いて、第３の実施の形態に係る駆動スイッチドライブ回路１８の詳細構成を説明する。
駆動スイッチドライブ回路１８は、ダイオードＤ１と、放電回路２０と、リセット回路８とを備える。なお、駆動スイッチドライブ回路１８において、少なくともリセット回路８は必須の構成ではなく好適例である。また、抵抗素子Ｒ５および抵抗素子Ｒ６は、駆動スイッチＱ６・Ｑ７のゲートへの電流制限抵抗素子である。駆動スイッチドライブ回路１８において、少なくとも電流制限抵抗素子Ｒ５・Ｒ６は必須の構成ではなく好適例である。
ダイオードＤ１は、アノード端子が２次側インダクタンスＬ４の一端に接続されており、カソード端子が駆動スイッチＱ６のゲート端子Ｇに接続されている。言い換えれば、２次側インダクタンスＬ４の一端は、ダイオードＤ１を介して駆動スイッチＱ１のゲート端子に接続されている。ダイオードＤ１が２次側インダクタンスＬ４と駆動スイッチＱ６のゲート端子Ｇとの間で上記接続関係となっていることにより、駆動スイッチＱ６のゲート端子Ｇに蓄積された電荷が２次側インダクタンスＬ４にリークすることを防止できる。
放電回路２０は、放電トランジスタＱ８を備え、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴと２次側インダクタンスＬ４とに接続されている。
パルストランス１５Ｂの２次側インダクタンスＬ５の一端は、放電トランジスタＱ８のゲート端子Ｇに接続されており、２次側インダクタンスＬ５の他端は、接地電位に接続され、放電トランジスタＱ８のソース端子Ｓは、接地電位に接続されており、言い換えれば、放電回路２０は、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴと２次側インダクタンスＬ４・Ｌ５の他端（接地電位）に接続され、パルストランス１５Ｂを介して供給される極性信号ＶB1に基づいて、駆動スイッチＱ６・Ｑ７のゲート端子Ｇに蓄積されたゲート電荷を接地電位に放電可能である。
リセット回路８は、ダイオードＤ４と、第１のコンデンサとしてのコンデンサＣ４と、第１の抵抗素子としての抵抗素子Ｒ４と、ダイオードＤ３と、リセットトランジスタＱ３とを備えている。
ダイオードＤ４は、アノード端子がダイオードＤ１のアノード端子と２次側インダクタンスＬ４の一端とに接続されている。
コンデンサＣ４は、一端がダイオードＤ４のカソード端子に接続されており、他端が２次側インダクタンスＬ４の他端と接続されている。
抵抗素子Ｒ４は、一端がダイオードＤ４のカソード端子とコンデンサＣ４の一端とに接続されており、他端が２次側インダクタンスＬ４の他端に接続されている。
ダイオードＤ３は、アノード端子が駆動スイッチＱ６のゲート端子ＧとダイオードＤ１のカソード端子とに接続されている。
リセットトランジスタＱ３は、例えばＰＭＯＳトランジスタであり、ソース端子ＳがダイオードＤ３のカソード端子に接続されており、ゲート端子ＧがダイオードＤ４のカソード端子とコンデンサＣ４の一端と抵抗素子Ｒ４の一端とに接続されており、ドレイン端子Ｄが２次側インダクタンスＬ４およびＬ５の他端（接地電位）に接続されている。
（駆動スイッチドライブ回路の動作）
第３の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７のオンオフ動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図１０（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図１０（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図１０（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図１０（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図１０（ｅ）に示すように表される。
駆動スイッチドライブ回路１８は、制御回路１２からＡ１端子に出力された負極性の極性信号ＶA1がパルストランス１５Ａの一次側に供給されて、２次側インダクタンスＬ４の一端のＡ２端子に出力された正極性の極性信号ＶA2が駆動スイッチＱ６のゲート端子Ｇに印加された場合には、正の電荷がゲート端子Ｇに供給されることから駆動スイッチＱ６はオン状態となり、正極性の極性信号ＶA2による電荷をゲート端子Ｇに蓄積することでオン状態を維持する。このとき、放電トランジスタＱ８は、制御回路１２からＢ１端子に出力された正極性の極性信号ＶB1がパルストランス１５Ｂの一次側に供給されて、２次側インダクタンスＬ５の他端のＢ２端子には、負極性の極性信号ＶB2が印加され、放電トランジスタＱ８のゲート端子Ｇにはオフ状態の信号レベルが印加されるためオフする。したがって、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴの電位は、ハイレベルになるＯＮ状態が維持される。
また、制御回路１２から出力された負極性の極性信号ＶB1がパルストランス１５Ｂを介して、２次側インダクタンスＬ５の他端のＢ２端子には、正極性の極性信号ＶB2が印加され、放電トランジスタＱ８のゲート端子Ｇにはオン状態の信号レベルが印加される場合には、放電トランジスタＱ８はオンし、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴの電位は、ローレベルになるＯＦＦ状態が維持される。
つまり、放電回路２０を構成する放電トランジスタＱ８は、負極性の極性信号ＶB1がパルストランス１５Ｂを介して印加された場合に、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積されている電荷を放電させる。
駆動スイッチドライブ回路１８は、以上のようにして、制御回路１２から出力される極性信号ＶA1・ＶB1に基づいて駆動スイッチＱ６・Ｑ７のオンオフを制御する。
そして、ドライブ回路１０は、駆動スイッチドライブ回路１８により駆動スイッチＱ６と駆動スイッチＱ７とを同時にオンオフさせて、ＡＣ直流電源ＶACに基づいて負荷抵抗素子ＲLを双方向に駆動している。
ここで、駆動スイッチドライブ回路１８のリセット回路８においては、正極性の極性信号ＶA1が途絶えて第１の所定期間が経過し、例えば満充電状態であったコンデンサＣ４の電荷が抵抗素子Ｒ４を介して放電されてリセットトランジスタＱ３のゲート端子Ｇに印加される電圧が所定値以下になると、放電回路２０を構成する放電トランジスタＱ８がオン状態にあるか否かに関わらず、リセットトランジスタＱ３がオンして駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷を引き抜く役割を果たす。これにより、駆動スイッチドライブ回路１８は、制御回路１２による駆動スイッチＱ６・Ｑ７の制御が行われない場合等に、確実に駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷を引き抜いてオフさせることで、駆動スイッチＱ６・Ｑ７が共通ゲート端子ＣＴに残留した電荷により意図せずしてオン状態となることを防止でき、ひいては負荷の誤動作を防止することができる。
なお、駆動スイッチＱ６・Ｑ７においては、共通ゲート端子ＣＴに蓄積された電荷が時間経過に伴うリークにより外部に放出されてしまい、意図せずしてオフ状態になってしまうおそれがある。これに対し、制御回路１２は、駆動スイッチＱ６・Ｑ７のオン状態を維持する場合に、第１の所定期間よりも短い第２の所定期間経過ごとに正極性の極性信号ＶA1を出力するようにしても良い。これにより、制御回路１２から正極性の極性信号ＶA1を一度、パルストランス１５Ａを介して駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに供給する場合に比べて、より安定的に駆動スイッチＱ６・Ｑ７に蓄積される電荷を保持してオン状態を継続させることができる。
（ドライブ回路の別の動作波形例）
第３の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７が連続オン動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図８（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図８（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図８（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図８（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図８（ｅ）に示すように表される。
また、第３の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７が連続オフ動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図９（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図９（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図９（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図９（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図９（ｅ）に示すように表される。
第３の実施の形態によれば、駆動スイッチのオンオフに要する消費電力の増大を抑制できるドライブ回路を提供することができる。
第３の実施の形態によれば、上記のドライブ回路を搭載した双方向出力電源モジュールを提供することができる。
（第４の実施の形態）
図６は、第４の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２を示した図である。
図６は、電源としてのＡＣ電源ＶACと、ドライブ回路１０と、負荷抵抗ＲLとを備えた双方向出力電源モジュール２を示した図である。
ＡＣ電源ＶACは、例えば１００ＶのＡＣ電圧を出力端子ＶOAと出力端子ＶOB間に接続された負荷抵抗ＲLに供給する電源である。
ドライブ回路１０は、駆動スイッチＱ６と、駆動スイッチＱ７と、制御回路１２と、パルストランス１５Ａと、パルストランス１５Ｂと、駆動スイッチドライブ回路１８とを備えており、ＡＣ直流電源ＶACに基づいて負荷抵抗ＲLを双方向に駆動している。
駆動スイッチＱ６は、例えばＮＭＯＳトランジスタであり、ドレイン端子ＤがＡＣ電源ＶACの一方に接続された出力端子ＶOAに接続されており、ソース端子Ｓが接地電位に接続されている。また、駆動スイッチＱ６を構成するＮＭＯＳトランジスタのドレイン端子Ｄ・ソース端子Ｓ間には、寄生的に形成されるボディーダイオードＢＤ６が逆並列に接続される。
駆動スイッチＱ７は、例えばＮＭＯＳトランジスタであり、ドレイン端子Ｄが負荷抵抗ＲLを介してＡＣ電源ＶACの他方に接続された出力端子ＶOBに接続されており、ソース端子Ｓが接地電位に接続されている。また、駆動スイッチＱ７を構成するＮＭＯＳトランジスタのドレイン端子Ｄ・ソース端子Ｓ間には、寄生的に形成されるボディーダイオードＢＤ７が逆並列に接続される。
ここで、駆動スイッチＱ６のソース端子Ｓと駆動スイッチＱ７のソース端子Ｓは、接地電位に共通に接続され、ボディーダイオードＢＤ６のアノード端子およびボディーダイオードＢＤ７のアノード端子も接地電位に共通に接続される。
制御回路１２は、パルストランス１５Ａと、パルストランス１５Ｂとに接続されている。ここで、パルストランス１５Ａとパルストランス１５Ｂの1次側インダクタンスＬ３は共通になされている。
制御回路１２は、駆動スイッチＱ６と駆動スイッチＱ７とのオンオフを制御するための極性信号ＶA1と極性信号ＶB1とを出力する。ここで、制御回路１２は、極性信号ＶA1として、第１極性としての正極性の信号または該第１の極性とは極性の異なる第２の極性としての負極性の信号のいずれかを出力する。同様に、制御回路１２は、極性信号ＶB1として、第１極性としての正極性の信号または該第１の極性とは極性の異なる第２の極性としての負極性の信号のいずれかを出力する。ここで、制御回路１２が駆動スイッチドライブ回路１８に対して出力する極性信号を極性信号ＶA1および極性信号ＶB1と称する。
パルストランス１５Ａは、１次側インダクタンスＬ３と、２次側インダクタンスＬ４とを備えている。パルストランス１５Ａは、制御回路１２にコンデンサＣ１を介して電気的に接続されており、制御回路１２から出力された極性信号ＶA1を伝達する。
１次側インダクタンスＬ３は、所定の巻数により構成されたコイルであり、一端がコンデンサＣ１を介してＡ１端子において制御回路１２に接続され、他端もＢ１端子において制御回路１２に接続されている。１次側インダクタンスＬ３は、制御回路１２から出力される信号ＶA1を２次側インダクタンスＬ４に伝送する。
２次側インダクタンスＬ４は、所定の巻数により構成されたコイルであり、一端が、リセットドライブオンオフ回路２５を介して駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇとに電気的に接続され、他端が接地電位と電気的に接続されている。
パルストランス１５Ｂは、パルストランス１５Ａと共通の１次側インダクタンスＬ３と、２次側インダクタンスＬ５とを備えている。パルストランス１５Ｂは、制御回路１２にコンデンサＣ１を介して電気的に接続されており、制御回路１２から出力された極性信号ＶB1を伝達する。１次側インダクタンスＬ３は、制御回路１２から出力される信号ＶB1を２次側インダクタンスＬ５に伝送する。
２次側インダクタンスＬ５は、所定の巻数により構成されたコイルであり、一端が、リセットドライブオンオフ回路２５を介して駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇとに電気的に接続され、他端が接地電位と電気的に接続されている。
駆動スイッチドライブ回路１８は、パルストランス１５Ａおよびパルストランス１５Ｂと、駆動スイッチＱ６のゲート端子Ｇと、駆動スイッチＱ７のゲート端子Ｇとに接続されており、制御回路１２から出力されてパルストランス１５Ａ・１５Ｂを介して供給される極性信号ＶA1・ＶB1に基づいて駆動スイッチＱ６・Ｑ７のオンオフを制御する。
双方向出力電源モジュール２は、ドライブ回路１０から供給されるオンオフ信号に基いてＡＣ電源ＶACのＡＣ電圧を出力端子ＶOAと出力端子ＶOB間に接続された負荷抵抗ＲLに供給する動作を行っている。
（駆動スイッチドライブ回路）
図６を用いて、第４の実施の形態に係る駆動スイッチドライブ回路１８の詳細構成を説明する。
駆動スイッチドライブ回路１８は、リセットドライブオンオフ回路２５と、フリップフロップを構成し、リセットドライブオンオフ回路２５の入力レベルを規定するＮＡＮＤゲート２４Ａ・２４Ｂと、ＮＡＮＤゲート２４Ａ・２４Ｂを駆動するコンパレータ２２Ａ・２２Ｂと、リセット回路８（８Ａ・８Ｂ）とを備える。なお、駆動スイッチドライブ回路１８において、少なくともリセット回路８（８Ａ・８Ｂ）は必須の構成ではなく好適例である。
パルストランス１５Ａの２次側インダクタンスＬ４の一端は、ダイオードＤ４Ａのアノード端子に接続されており、２次側インダクタンスＬ４の他端は、接地電位に接続されている。ダイオードＤ４Ａのカソード端子は、コンデンサＣ４の一端に接続されており、コンデンサＣ４の他端は、接地電位に接続されている。また、ダイオードＤ４Ａのカソード端子は、抵抗素子Ｒ４１を介して、コンパレータ２２Ａおよびコンパレータ２２Ｂの正入力端子に接続されている。また、パルストランス１５Ａの２次側インダクタンスＬ４の一端は、抵抗素子Ｒ７Ａを介して、コンパレータ２２Ａの負入力端子に接続されている。
パルストランス１５Ｂの２次側インダクタンスＬ５の一端は、ダイオードＤ４Ｂのアノード端子に接続されており、２次側インダクタンスＬ５の他端は、接地電位に接続されている。ダイオードＤ４Ｂのカソード端子は、コンデンサＣ４の一端に接続されており、コンデンサＣ４の他端は、接地電位に接続されている。また、ダイオードＤ４Ｂのカソード端子は、抵抗素子Ｒ４１を介して、コンパレータ２２Ａおよびコンパレータ２２Ｂの正入力端子に接続されている。また、パルストランス１５Ｂの２次側インダクタンスＬ５の一端は、抵抗素子Ｒ７Ｂを介して、コンパレータ２２Ｂの負入力端子に接続されている。
コンパレータ２２Ａの出力は、ＮＡＮＤゲート２４Ａへ入力され、コンパレータ２２Ｂの出力は、ＮＡＮＤゲート２４Ｂへ入力される。
また、図７は、図６に示すリセットドライブオンオフ回路２５の詳細構成例を説明する回路構成図である。
リセットドライブオンオフ回路２５は、図７に示すように、一例として、ＮＭＯＳトランジスタＱ９とＰＭＯＳトランジスタＱ１０からなるＣＭＯＳ回路にて構成可能である。ここで、ＮＭＯＳトランジスタＱ９のゲート端子ＧとＰＭＯＳトランジスタＱ１０のゲート端子Ｇは共通に接続されて、ＮＡＮＤゲート２４Ａの出力に接続される。すなわち、フリップフロップを構成するＮＡＮＤゲート２４Ａ・２４Ｂによって、リセットドライブオンオフ回路２５は、オンオフ制御されている。また、ＮＭＯＳトランジスタＱ９のドレイン端子Ｄは、端子ＤＡに接続され、ＰＭＯＳトランジスタＱ１０のドレイン端子Ｄは、端子ＤＢに接続される。端子ＤＡは、ダイオードＤ４Ａのカソード端子およびダイオードＤ４Ｂのカソード端子に接続され、端子ＤＢは、２次側インダクタンスＬ４および２次側インダクタンスＬ５の他端（接地電位）に接続されている。
リセットドライブオンオフ回路２５のオンオフ動作によって、駆動スイッチＱ６・Ｑ７のオンオフ動作が可能である。例えば、フリップフロップを構成するＮＡＮＤゲート２４Ａ・２４Ｂによって、リセットドライブオンオフ回路２５がオン状態になされると、即ちＮＭＯＳトランジスタＱ９がオンになり、ＰＭＯＳトランジスタＱ１０がオフになると、駆動スイッチＱ６・Ｑ７は、いずれもオン状態になる。駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷によって、駆動スイッチＱ６・Ｑ７は、オン状態が保持される。フリップフロップを構成するＮＡＮＤゲート２４Ａ・２４Ｂによって、リセットドライブオンオフ回路２５がオフ状態になされると、即ちＮＭＯＳトランジスタＱ９がオフになり、ＰＭＯＳトランジスタＱ１０がオンになると、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷は、ＰＭＯＳトランジスタＱ１０を導通して放電されて、駆動スイッチＱ６・Ｑ７は、いずれもオフ状態になる。すなわち、リセットドライブオンオフ回路２５は、駆動スイッチＱ６・Ｑ７の駆動制御と共に、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷の放電回路としての機能も備えている。
リセット回路８（８Ａ、８Ｂ）は、ダイオードＤ４Ａ・Ｄ４Ｂと、コンデンサＣ４と、抵抗素子Ｒ４１・Ｒ４２と、抵抗素子Ｒ７Ａ・Ｒ７Ｂとを備えるリセット回路８Ａと、ダイオードＤ３と、リセットトランジスタＱ３とを備えるリセット回路８Ｂとから構成される。
ダイオードＤ４ＡおよびダイオードＤ４Ｂは、アノード端子がそれぞれ２次側インダクタンスＬ４および２次側インダクタンスＬ５の一端に接続されており、カソード端子がリセットトランジスタＱ３のゲート端子に接続されている。言い換えれば、２次側インダクタンスＬ４および２次側インダクタンスＬ５の一端は、ダイオードＤ４ＡおよびダイオードＤ４Ｂを介してリセットトランジスタＱ３のゲート端子に接続されている。ダイオードＤ４ＡおよびダイオードＤ４Ｂが２次側インダクタンスＬ４および２次側インダクタンスＬ５とリセットトランジスタＱ３のゲート端子との間で上記接続関係となっていることにより、リセットトランジスタＱ３のゲート端子に蓄積された電荷が２次側インダクタンスＬ４および２次側インダクタンスＬ５にリークすることを防止できる。
コンデンサＣ４は、一端がダイオードＤ４Ａのカソード端子に接続されており、他端が２次側インダクタンスＬ４の他端（接地電位）と接続されている。
抵抗素子Ｒ４１は、一端がダイオードＤ４Ａのカソード端子とコンデンサＣ４の一端とに接続されており、他端が抵抗素子Ｒ４２を介して２次側インダクタンスＬ４の他端（接地電位）に接続されている。
ダイオードＤ３は、アノード端子が駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴと、リセットドライブオンオフ回路２５の出力とに接続されている。
リセットトランジスタＱ３は、例えばＰＭＯＳトランジスタであり、ソース端子ＳがダイオードＤ３のカソード端子に接続されており、ゲート端子ＧがダイオードＤ４Ａ・Ｄ４Ｂのカソード端子とコンデンサＣ４の一端と抵抗素子Ｒ４の一端とに接続されており、ドレイン端子Ｄが２次側インダクタンスＬ４およびＬ５の他端（接地電位）に接続されている。
（駆動スイッチドライブ回路の動作）
第４の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７のオンオフ動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図１０（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図１０（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図１０（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図１０（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図１０（ｅ）に示すように表される。
駆動スイッチドライブ回路１８は、制御回路１２からＡ１端子に出力された負極性の極性信号ＶA1がパルストランス１５Ａの一次側に供給されて、２次側インダクタンスＬ４の一端のＡ２端子に出力された正極性の極性信号ＶA2がリセットドライブオンオフ回路２５のＮＭＯＳトランジスタＱ９を介して駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに印加された場合には、正の電荷が共通ゲート端子ＣＴに供給されることから駆動スイッチＱ６・Ｑ７は共にオン状態となり、正極性の極性信号ＶA2による電荷を共通ゲート端子ＣＴに蓄積することでオン状態を維持する。したがって、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴの電位は、ハイレベルになるＯＮ状態が維持される。
また、制御回路１２から出力された負極性の極性信号ＶB1がパルストランス１５Ｂを介して、２次側インダクタンスＬ５の他端のＢ２端子には、正極性の極性信号ＶB2が印加され、リセットドライブオンオフ回路２５のＰＭＯＳトランジスタＱ１０がオン状態となり、ＰＭＯＳトランジスタＱ１０を介して共通ゲート端子ＣＴに蓄積された電荷が放電される場合には、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴの電位は、ローレベルになるＯＦＦ状態が維持される。
つまり、リセットドライブオンオフ回路２５を構成するＰＭＯＳトランジスタＱ１０は、負極性の極性信号ＶB1がパルストランス１５Ｂを介して印加された場合に、駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積されている電荷を放電させる。
駆動スイッチドライブ回路１８は、以上のようにして、制御回路１２から出力される極性信号ＶA1・ＶB1に基づいて駆動スイッチＱ６・Ｑ７のオンオフを制御する。
そして、ドライブ回路１０は、駆動スイッチドライブ回路１８により駆動スイッチＱ６と駆動スイッチＱ７とを同時にオンオフさせて、ＡＣ直流電源ＶACに基づいて負荷抵抗素子ＲLを双方向に駆動している。
ここで、駆動スイッチドライブ回路１８のリセット回路８においては、正極性の極性信号ＶA1が途絶えて第１の所定期間が経過し、例えば満充電状態であったコンデンサＣ４の電荷が抵抗素子Ｒ４１・Ｒ４２を介して放電されてリセットトランジスタＱ３のゲート端子Ｇに印加される電圧が所定値以下になると、リセットドライブオンオフ回路２５のＰＭＯＳトランジスタＱ１０がオン状態にあるか否かに関わらず、リセットトランジスタＱ３がオンして駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷を引き抜く役割を果たす。これにより、駆動スイッチドライブ回路１８は、制御回路１２による駆動スイッチＱ６・Ｑ７の制御が行われない場合等に、確実に駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに蓄積された電荷を引き抜いてオフさせることで、駆動スイッチＱ６・Ｑ７が共通ゲート端子ＣＴに残留した電荷により意図せずしてオン状態となることを防止でき、ひいては負荷の誤動作を防止することができる。
なお、駆動スイッチＱ６・Ｑ７においては、共通ゲート端子ＣＴに蓄積された電荷が時間経過に伴うリークにより外部に放出されてしまい、意図せずしてオフ状態になってしまうおそれがある。これに対し、制御回路１２は、駆動スイッチＱ６・Ｑ７のオン状態を維持する場合に、第１の所定期間よりも短い第２の所定期間経過ごとに正極性の極性信号ＶA1を出力するようにしても良い。これにより、制御回路１２から正極性の極性信号ＶA1を一度、パルストランス１５Ａを介して駆動スイッチＱ６・Ｑ７の共通ゲート端子ＣＴに供給する場合に比べて、より安定的に駆動スイッチＱ６・Ｑ７に蓄積される電荷を保持してオン状態を継続させることができる。
（ドライブ回路の別の動作波形例）
第４の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７が連続オン動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図８（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図８（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図８（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図８（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図８（ｅ）に示すように表される。
また、第４の実施の形態に係るドライブ回路１０を搭載した双方向出力電源モジュール２において、駆動スイッチＱ６、Ｑ７が連続オフ動作時の動作波形例であって、Ａ１端子における入力制御電圧ＶA1波形は、図９（ａ）に示すように表され、Ｂ１端子における入力制御電圧ＶB1波形は、図９（ｂ）に示すように表され、Ａ２端子における電圧ＶA2波形は、図９（ｃ）に示すように表され、Ｂ２端子における電圧ＶB2波形は、図９（ｄ）に示すように表され、共通ゲート端子ＣＴにおけるＶCT波形は、図９（ｅ）に示すように表される。
第４の実施の形態によれば、駆動スイッチのオンオフに要する消費電力の増大を抑制できるドライブ回路を提供することができる。
第４の実施の形態によれば、上記のドライブ回路を搭載した双方向出力電源モジュールを提供することができる。
（電子機器）
実施の形態に係る駆動スイッチドライブ回路１８・１８Ｕ・１８Ｄを搭載したドライブ回路は、ブリッジ方式スイッチ回路や、ハーフブリッジ方式の直交スイッチ回路等、直流電圧から交流電圧を発生させる直交変換回路などで構成可能であり、様々な電子機器に内蔵可能である。電子機器としては、例えば、スマートホン、ラップトップＰＣ、タブレットＰＣ、モニタ若しくはＴＶ、外部ハードディスクドライブ、セットトップボックス、掃除機、冷蔵庫、洗濯機、電話器、ファクシミリ、プリンタ、レーザディスプレイ、通信機器、サーバなどさまざまな機器において搭載可能である。
以上説明したように、本実施の形態によれば、駆動スイッチのオンオフに要する消費電力の増大を抑制できるドライブ回路およびこのドライブ回路を搭載したモジュールを提供することができる。
[その他の実施の形態]
上記のように、本実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、ここでは記載していない様々な実施の形態などを含む。
本実施の形態に係るドライブ回路は、ブリッジ方式スイッチ回路や、ハーフブリッジ方式の直交スイッチ回路等、直流電圧から交流電圧を発生させる直交変換回路、ＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータ、ＬＥＤ照明装置、ＬＥＤ照明用の力率改善回路、家電機器、モバイル機器など幅広い分野に搭載可能である。
１…モータモジュール
２…双方向出力電源モジュール
１Ａ…電源モジュール
８…リセット回路
１０…ドライブ回路
１２…制御回路
１５Ｕ、１５Ｄ、１５Ａ、１５Ｂ…パルストランス
１６…モータユニット（Ｍ）
１８、１８Ｕ、１８Ｄ…駆動スイッチドライブ回路
２０…放電回路
２２Ａ、２２Ｂ…コンパレータ
２４Ａ、２４Ｂ…ＮＡＮＤゲート
２５…リセットドライブオンオフ回路
Ｅ…直流電源
ＶAC…ＡＣ電源
Ｑ１Ｕ、Ｑ１Ｄ、Ｑ６、Ｑ７…駆動スイッチ
Ｑ２、Ｑ８…放電トランジスタ
Ｑ３…リセットトランジスタ
ＱＡ１、ＱＢ１…１次側スイッチトランジスタ
Ｑ９、Ｑ１０…リセットドライブトランジスタ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ４Ａ、Ｄ４Ｂ…ダイオード
ＢＤ６、ＢＤ７…ボディーダイオード
Ｃ１、Ｃ２、Ｃ４…コンデンサ
Ｒ４、Ｒ４１、Ｒ４２、Ｒ７Ａ、Ｒ７Ｂ…抵抗素子
Ｒ５、Ｒ６…電流制限抵抗素子
ＲL…負荷抵抗素子
Ｌ１Ｕ、Ｌ１Ａ、Ｌ１Ｂ、Ｌ３…１次側コイル
Ｌ２Ｕ、Ｌ２Ａ、Ｌ２Ｂ、Ｌ４、Ｌ５…２次側コイル
ＶA1、ＶB1…入力制御電圧（極性信号）
ＶOA、ＶOB…出力端子
Ｓ、Ｓ１、Ｓ２…極性信号
Ａ１、Ａ２、Ｂ１、Ｂ２、ＤＡ、ＤＢ…端子

Claims (13)

  1. 第１の電源から供給される電圧から駆動スイッチのスイッチング動作により負荷を駆動させる出力電圧を生成するドライブ回路であって、
    前記駆動スイッチのオンオフを制御するための極性信号を出力する制御回路と、
    前記制御回路に電気的に接続され、前記制御回路から出力された前記極性信号を伝達するパルストランスと、
    前記パルストランスと前記駆動スイッチのゲート端子に電気的に接続され、前記極性信号に基づいて前記駆動スイッチの前記ゲート端子に蓄積された電荷を放電させる放電回路と
    を備え、
    前記駆動スイッチは、
    第１の極性の前記極性信号が前記パルストランスを介して前記ゲート端子に印加された場合にオン状態となり、前記極性信号による電荷を前記ゲート端子に蓄積することで前記オン状態を維持し、
    前記第１の極性とは異なる第２の極性の前記極性信号が前記パルストランスを介して前記放電回路に印加された場合に、前記放電回路により前記ゲート端子に蓄積された電荷が放電されてオフ状態となることを特徴とするドライブ回路。
  2. 前記放電回路は、
    前記駆動スイッチの前記ゲート端子にアノード端子が接続された第１のダイオードと、
    前記第１のダイオードのカソード端子にドレイン端子が接続され、ゲート端子が前記パルストランスに電気的に接続された放電トランジスタと
    を備えることを特徴とする請求項１に記載のドライブ回路。
  3. 前記駆動スイッチの前記ゲート端子に電気的に接続されて、前記第１の極性の前記極性信号が途絶えて第１の所定期間が経過した場合に、前記放電回路の状態に関わらず前記駆動スイッチの前記ゲート端子から前記電荷を放電させるリセット回路を備えることを特徴とする請求項１または２に記載のドライブ回路。
  4. 前記リセット回路は、
    一端が前記パルストランスに電気的に接続された第１のコンデンサと、
    一端が前記第１のコンデンサの一端に接続され、他端が前記パルストランスと接続された第１の抵抗素子と、
    ゲート端子が前記コンデンサの一端および前記第１の抵抗素子の一端に接続され、ソース端子が前記駆動スイッチの前記ゲート端子に電気的に接続されたリセットトランジスタと
    を備えることを特徴とする請求項３に記載のドライブ回路。
  5. 前記制御回路は、前記駆動スイッチのオン状態を維持する場合に、第２の所定期間経過ごとに前記第１の極性の前記極性信号を出力することを特徴とする請求項１〜４のいずれか１項に記載のドライブ回路。
  6. 駆動スイッチのスイッチング動作により負荷を駆動させるドライブ回路であって、
    前記駆動スイッチのオンオフを制御するための極性信号を出力する制御回路と、
    前記制御回路に電気的に接続され、前記制御回路から出力された前記極性信号を伝達するパルストランスと、
    前記パルストランスと前記駆動スイッチのゲート端子に電気的に接続され、前記極性信号に基づいて前記駆動スイッチの前記ゲート端子に蓄積された電荷を放電させる放電回路と
    を備え、
    前記駆動スイッチは、
    第１の極性の前記極性信号が前記パルストランスを介して前記ゲート端子に印加された場合にオン状態となり、前記極性信号による電荷を前記ゲート端子に蓄積することで前記オン状態を維持し、
    前記第１の極性とは異なる第２の極性の前記極性信号が前記パルストランスを介して前記放電回路に印加された場合に、前記放電回路により前記ゲート端子に蓄積された電荷が放電されてオフ状態となることを特徴とするドライブ回路。
  7. 前記放電回路は、
    前記駆動スイッチの前記ゲート端子にドレイン端子が接続され、接地電位のソース端子が接続され、ゲート端子が前記パルストランスに電気的に接続された放電トランジスタを備えることを特徴とする請求項６に記載のドライブ回路。
  8. 前記駆動スイッチの前記ゲート端子に電気的に接続されて、前記第１の極性の前記極性信号が途絶えて第１の所定期間が経過した場合に、前記放電回路の状態に関わらず前記駆動スイッチの前記ゲート端子から前記電荷を放電させるリセット回路を備えることを特徴とする請求項６または７に記載のドライブ回路。
  9. 前記リセット回路は、
    一端が前記パルストランスに電気的に接続された第１のコンデンサと、
    一端が前記第１のコンデンサの一端に接続され、他端が前記パルストランスと接続された第１の抵抗素子と、
    ゲート端子が前記コンデンサの一端および前記第１の抵抗素子の一端に接続され、ソース端子が前記駆動スイッチの前記ゲート端子に電気的に接続されたリセットトランジスタと
    を備えることを特徴とする請求項８に記載のドライブ回路。
  10. 前記制御回路は、前記駆動スイッチのオン状態を維持する場合に、第２の所定期間経過ごとに前記第１の極性の前記極性信号を出力することを特徴とする請求項６〜９のいずれか１項に記載のドライブ回路。
  11. 請求項１〜５のいずれか１項に記載のドライブ回路を搭載したことを特徴とするモータモジュール。
  12. 請求項１〜５のいずれか１項に記載のドライブ回路を搭載したことを特徴とする電源モジュール。
  13. 請求項６〜１０のいずれか１項に記載のドライブ回路を搭載したことを特徴とする双方向出力電源モジュール。
JP2015133573A 2015-07-02 2015-07-02 ドライブ回路およびモジュール Active JP6557074B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015133573A JP6557074B2 (ja) 2015-07-02 2015-07-02 ドライブ回路およびモジュール
US15/198,087 US9985627B2 (en) 2015-07-02 2016-06-30 Drive circuit and module equipped with same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015133573A JP6557074B2 (ja) 2015-07-02 2015-07-02 ドライブ回路およびモジュール

Publications (2)

Publication Number Publication Date
JP2017017896A true JP2017017896A (ja) 2017-01-19
JP6557074B2 JP6557074B2 (ja) 2019-08-07

Family

ID=57684257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015133573A Active JP6557074B2 (ja) 2015-07-02 2015-07-02 ドライブ回路およびモジュール

Country Status (2)

Country Link
US (1) US9985627B2 (ja)
JP (1) JP6557074B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10057642B2 (en) * 2015-10-06 2018-08-21 Comcast Cable Communications, Llc Controlling the provision of power to one or more devices
US11956503B2 (en) 2015-10-06 2024-04-09 Comcast Cable Communications, Llc Controlling a device based on an audio input
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
JP6863337B2 (ja) * 2018-05-30 2021-04-21 横河電機株式会社 パルス信号出力回路
CN111343768A (zh) * 2018-12-19 2020-06-26 台达电子企业管理（上海）有限公司 Led驱动装置及led驱动方法
US10812069B1 (en) * 2019-08-06 2020-10-20 Baker Hughes, A Ge Company, Llc Isolated switch driving circuit
JP7359016B2 (ja) * 2020-02-10 2023-10-11 Tdk株式会社 駆動回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217700A (ja) * 2001-01-17 2002-08-02 Toyota Industries Corp Ｍｏｓｆｅｔ等の駆動回路
JP2007228650A (ja) * 2006-02-21 2007-09-06 Denso Corp パワースイッチング素子の駆動回路
WO2015025512A1 (ja) * 2013-08-22 2015-02-26 パナソニックＩｐマネジメント株式会社 駆動装置、電力変換装置、車両

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423341A (en) * 1981-01-02 1983-12-27 Sperry Corporation Fast switching field effect transistor driver circuit
JP5170165B2 (ja) 2010-06-11 2013-03-27 株式会社村田製作所 絶縁型スイッチング電源装置
US8693226B2 (en) * 2010-10-29 2014-04-08 Panasonic Corporation Synchronous rectification type inverter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217700A (ja) * 2001-01-17 2002-08-02 Toyota Industries Corp Ｍｏｓｆｅｔ等の駆動回路
JP2007228650A (ja) * 2006-02-21 2007-09-06 Denso Corp パワースイッチング素子の駆動回路
WO2015025512A1 (ja) * 2013-08-22 2015-02-26 パナソニックＩｐマネジメント株式会社 駆動装置、電力変換装置、車両

Also Published As

Publication number Publication date
US20170005652A1 (en) 2017-01-05
US9985627B2 (en) 2018-05-29
JP6557074B2 (ja) 2019-08-07

Similar Documents

Publication Publication Date Title
JP6557074B2 (ja) ドライブ回路およびモジュール
JP6191020B2 (ja) スイッチング電源装置
JP5786281B2 (ja) 駆動回路
CN107612336A (zh) 用于谐振转换器的可变消隐频率
JP6796136B2 (ja) スイッチング電源装置および半導体装置
US10355472B2 (en) Over temperature protection circuit and semiconductor device
CN104079169A (zh) 一种开关电感电源的电路
JP6203020B2 (ja) 充放電スイッチ回路を有する電池パック
JP2015159710A (ja) エネルギー回収スナバ
JP2017099261A (ja) Ａｃ／ｄｃコンバータ、駆動回路
JPWO2017130668A1 (ja) 電力変換装置
JP5323992B2 (ja) 絶縁型スイッチング電源
JP6080091B2 (ja) パルス信号出力回路
JP6442262B2 (ja) 電圧検出回路
MX2011007243A (es) Circuito controlador de activiacion de compuerta con circuito contra saturacion y circuito de encendido para el mismo.
JP5394975B2 (ja) スイッチングトランジスタの制御回路およびそれを用いた電力変換装置
JP6390691B2 (ja) 信号伝達回路
US7082043B2 (en) Drive circuit for a synchronous rectifier, method of providing drive signals thereto and power converter incorporating the same
EP2892135B1 (en) Power Supply and energy efficient Gate Driver
JP6767714B2 (ja) 信号生成回路
JP2012095510A (ja) 電源装置
JP5634233B2 (ja) 絶縁型スイッチング電源
US8618846B2 (en) Solid-state switch driving circuit for vehicle
JP2010193590A (ja) 電源瞬断対策回路、スイッチング電源装置、及び、コンデンサ充電制御方法
JP2010193649A (ja) 半導体スイッチング素子駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190711

R150 Certificate of patent or registration of utility model

Ref document number: 6557074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250