JP6442262B2 - 電圧検出回路 - Google Patents

Description

本発明は、所定の電圧を検出する電圧検出回路に関する。

図４に、従来の電圧検出回路を示す。従来の電圧検出回路は、被検出電圧ＶＳＩＧが入力される電圧入力端子４０１と、電圧出力端子４０７と、被検出電圧ＶＳＩＧを分圧して出力する抵抗４０２及び４０３と、基準電圧ＶＲＥＦを出力する基準電圧回路４０４と、被検出電圧ＶＳＩＧに基づく電圧と基準電圧ＶＲＥＦとを比較する比較器４０５を備えた比較機能部４１０と、比較機能部４１０によってオンオフ制御される出力トランジスタ４０６とを、備えている。

出力トランジスタ４０６のドレイン端子は、電圧出力端子４０７に接続され、電圧出力端子４０７は、図示しないプルアップ抵抗によって、外部電圧にプルアップされる。
被検出電圧ＶＳＩＧと基準電圧ＶＲＥＦとの大小関係に基づいて、出力トランジスタ４０６はオンオフ制御され、負の電源電圧ＶＳＳまたは外部電圧に基づく電圧を出力する。

特開平１１−１３５７３２号公報 図８

しかしながら、図４に示す従来の電圧検出回路では、電源投入時において、意図せず出力トランジスタ４０６をオンオフ制御してしまい、電圧出力端子４０７からの出力電圧が不定となるといった問題があった。

比較器４０５は、図示しない正の電源電圧ＶＤＤによって動作する。電源投入時において、電源電圧ＶＤＤが比較器４０５の動作電圧に達していないとき、比較器４０５の出力は不定となる。そのため、意図せず出力トランジスタ４０６をオンオフ制御してしまい、電圧出力端子４０７からの出力電圧が不定となるということがあった。
電源投入時においては、電圧出力端子４０７の電圧を受けて動作する各種のデバイスの誤動作を防ぐため、電圧出力端子４０７に検出電圧が出力されないことが好ましい。

本発明は、以上のような問題を解消するためになされたものであり、電源投入時においても出力電圧が安定した電圧検出回路を提供するものである。

従来の課題を解決するために、本発明の電圧検出回路は以下のような構成とした。
被検出電圧と基準電圧を比較する比較器と、比較器の出力に基づいて出力トランジスタを駆動するインバータと、を備え、インバータの動作電流を電流源により与える構成とした。

上記構成により、電源投入時の所定期間、比較器の出力に関わらずインバータの出力は正の電源電圧ＶＤＤもしくは負の電源電圧ＶＳＳに固定され、電圧出力端子の電圧が一定となる。

本発明の電圧検出回路によれば、電源投入時における出力トランジスタの意図しないオンオフ制御を回避した電圧検出回路を提供することが可能となる。

本実施形態の電圧検出回路を示す回路図である。 本実施形態の電圧検出回路を示す回路図である。 本実施形態の電圧検出回路を示す回路図である。 従来の電圧検出回路を示す回路図である。

以下、本実施形態の電圧検出回路について、図面を参照して説明する。
図１は、本実施形態の電圧検出回路を示す回路図である。本実施形態の電圧検出回路は、被検出電圧ＶＳＩＧが入力される電圧入力端子１０１と、電圧出力端子１０７と、被検出電圧ＶＳＩＧを分圧して出力する抵抗１０２及び１０３と、基準電圧ＶＲＥＦを出力する基準電圧回路１０４と、被検出電圧ＶＳＩＧに基づく電圧と基準電圧ＶＲＥＦとを比較する比較機能部１１０と、比較機能部１１０によってオンオフ制御される出力トランジスタ１０６とを、備えている。比較機能部１１０は、比較器１１５と、比較器１１５の出力によって制御されるインバータを成すトランジスタ１１７及びトランジスタ１１８と、インバータの動作電流を与える電流源１１６と、を備えている。電圧出力端子１０７は、出力トランジスタ１０６のドレイン端子に接続され、図示しない例えばプルアップ抵抗によって外部電圧にプルアップされる。

次に、本実施形態の電圧検出回路の動作について説明をする。基本的な動作は従来の電圧検出回路と同じであるが、従来の電圧検出回路との相違は、比較機能部１１０の動作にある。比較機能部１１０は、例えば、被検出電圧ＶＳＩＧが所定の電圧より高くなったことを検出したときに、比較器１１５がＬレベルを出力する。すなわち、電圧検出回路は電圧出力端子１０７にＬレベルの検出信号を出力する。

本実施形態の電圧検出回路の比較機能部１１０は、被検出電圧ＶＳＩＧと基準電圧ＶＲＥＦとの大小関係に基づいて、トランジスタ１１７及び１１８から構成されるインバータを、比較器１１５がオンオフ制御する。インバータは、出力トランジスタ１０６をオン制御した場合には、電流源１１６の電流に基づいて出力トランジスタ１０６のゲート容量が充電される。

電源投入時において、一時的に電源電圧ＶＤＤが比較器１１５の動作電圧未満であるときに、比較器１１５の出力が不定なり、比較器１１５がＬレベルを出力したとき、インバータは電流源１１６により動作をするため、出力トランジスタ１０６のゲート電圧は直ちにＨレベルを示さない。出力トランジスタ１０６は、電流源１１６の電流によりゲート容量が充電されるためである。すなわち、比較器１１５の出力が不定なっても、電圧検出回路は電圧出力端子１０７にＬレベルの検出信号を出力しない。

以上説明した電圧検出回路によって、電源投入時における出力トランジスタの意図しないオンオフ制御を回避した電圧検出回路を提供することが可能である。
電流源１１６は自立型の電流源として、例えばゲート端子とソース端子とを短絡させたデプレッショントランジスタを用いて実現することが可能である。また、電流源１１６は、カレントミラー回路を用いて実現することが可能である。

図２は、電流源１１６を、カレントミラー回路を用いて実現した電圧検出回路の一例である。電流源１１６は、電流源２０２と、容量２０３と、トランジスタ２０１及びトランジスタ２０６とを備えている。トランジスタ２０６は、トランジスタ２０１とカレントミラーを構成して、電流源２０２の電流に基づいた電流を流している。

電源投入時には、電流源２０２が、トランジスタ２０１とトランジスタ２０６とで構成されるカレントミラー回路の容量２０３を含めた入力容量を充電しながら、カレントミラー回路を緩やかに起動する。トランジスタ２０６の給電可能な電流値、すなわち駆動能力は、緩やかに高くなることになる。

電源投入時には、出力トランジスタ１０６のゲート容量を充電する電流値はより小さい方が、より出力トランジスタ１０６はオンしづらいので、出力トランジスタ１０６が意図せずにオンすることがない。

以上説明したように、図２の電圧検出回路によって、電源投入時における出力トランジスタの意図しないオンオフ制御を回避した電圧検出回路を提供することが可能である。
カレントミラー回路の入力容量が十分大きい場合、容量２０３を敢えて備える必要はない。

図３に、電流源１１６を代えたトランジスタ２０６の給電可能な電流値、すなわち駆動納能力の緩やかな向上の仕方として別の実施例による電圧検出回路を示す。図２との相違は、容量２０３が省略されており、スイッチ３０１及び３０２を新たに備えた点にある。スイッチ３０１及び３０２は、電源投入時の電源電圧ＶＤＤがまだ低いまたは電源投入して間もなくの間は、低電源電圧検出回路や、電源起動時にワンショットパルスを出力する起動電圧検出回路３０３からの出力に基づいて、オフ制御される。

起動電圧検出回路３０３は、電源電圧ＶＤＤが比較器１１５の動作電圧を超えると、スイッチ３０１及び３０２オンさせる。スイッチ３０１及び３０２の両方またはどちらか一方だけでもオフされている限り、インバータに電流を給電できないことは明らかである。インバータの動作電流が少なければ、出力トランジスタ１０６のゲート容量を充電するためには時間を必要とするため、出力トランジスタ１０６はオン制御され難い。

以上説明したように、図３の電圧検出回路によって、電源起動直後における出力トランジスタの意図しないオン制御を回避した電圧検出回路を提供することが可能である。
スイッチ３０１及び３０２の代わりに、トランジスタ２０１のゲート・ソース間を短絡するスイッチを備え、電源起動時にはこれをオン制御する構成としても良い。
なお、インバータの動作電流を抑えられる手段に関する限り、図１、図２、図３の実施形態には限定されない。

１０１ 電圧入力端子
１０４ 基準電圧回路
１０６ 出力トランジスタ
１１５ 比較器
１１６、２０２ 電流源
１１７ 電圧出力端子
１１０ 比較機能部
３０３ 起動電圧検出回路

Claims (4)

1. 入力電圧の電圧を検出する電圧検出回路であって、
   前記入力電圧を分圧した分圧電圧を出力する分割抵抗と、
   基準電圧を発生する基準電圧回路と
   前記分圧電圧と前記基準電圧との大小を比較する比較機能部と、
   出力トランジスタと、を備え、
   前記比較機能部は、前記分圧電圧と前記基準電圧との大小を比較する比較器と、前記比較器の出力を受けて前記出力トランジスタを駆動するインバータと、前記インバータの動作電流を与える電流源と、を有する
   ことを特徴とする電圧検出回路。
2. 前記電流源は、カレントミラー回路で構成された、
   ことを特徴とする請求項１に記載の電圧検出回路。
3. 前記カレントミラー回路を構成するトランジスタに、容量が並列接続されている、
   ことを特徴とする請求項２に記載の電圧検出回路。
4. 前記電流源はスイッチを有し、前記比較機能部へ供給される電源電圧が所定電圧以下では前記スイッチがオフし、前記電流源は電流を供給しない、
   ことを特徴とする請求項１ないし３のいずれかに記載の電圧検出回路。

Images