JP5193806B2 - コンパレータ回路および電子機器 - Google Patents

Description

本発明は、暗電流を低減することができるコンパレータ回路および電子機器に関する。

図１は、従来の技術によるコンパレータ回路９の回路構成を示す図である。コンパレータ回路９は、たとえば車両に搭載される電子機器に用いられる論理回路の入力側および出力側に設けられるインターフェース回路であり、入力端子１１、出力端子２６、入力部２８、および出力部２９を含んで構成されている。

入力部２８は、入力端子１１に入力される入力信号の入力電圧が予め定める基準電圧以上であるか否かを判定する。出力部２９は、入力部２８によって判定された判定結果に応じた出力電圧の出力信号を出力端子２６から出力させる。

電流源１６からの電流は、トランジスタ１２が導通状態（以下「オン」という）のとき、トランジスタ１３を介してグランドに流れ、トランジスタ１５がオンのとき、トランジスタ１９のベースを介してグランドに流れる。入力端子１１に入力される入力信号の入力電圧が、基準電圧、たとえば電源の電圧ＶＢを抵抗素子１７および抵抗素子１８で分圧した電圧未満になると、トランジスタ１２は、オンとなり、トランジスタ１２のエミッタの電圧が低下するので、トランジスタ１５は、遮断状態（以下「オフ」という）となる。

トランジスタ１５がオフになると、電流源１６からの電流がトランジスタ１９のベースに供給されず、トランジスタ１９は、オフになる。トランジスタ１９がオフになると、電流源２０からの電流がトランジスタ２１のベースに供給され、トランジスタ２１はオンになる。トランジスタ２１がオンになると、電流源２２からの電流は、トランジスタ２３のベースに供給されず、トランジスタ２３は、オフとなる。トランジスタ２３がオフになると、電源から抵抗素子２４を介して供給される電流がトランジスタ２５のベースに供給されるので、トランジスタ２５は、オンになる。トランジスタ２５がオンになると、出力端子２６から出力される出力電圧は、ＬＯＷレベルとなる。

入力端子１１に入力される入力信号の入力電圧が、基準電圧以上になると、トランジスタ１２は、オフとなり、トランジスタ１５は、オンとなる。トランジスタ１５がオンになると、電流源１６からの電流がトランジスタ１９のベースに供給され、トランジスタ１９は、オンになる。トランジスタ１９がオンになると、電流源２０からの電流がトランジスタ２１のベースに供給されず、トランジスタ２１はオフになる。

トランジスタ２１がオフになると、電流源２２からの電流は、トランジスタ２３のベースに供給され、トランジスタ２３は、オンとなる。トランジスタ２３がオンになると、電源から抵抗素子２４を介して供給される電流がトランジスタ２５のベースに供給されず、トランジスタ２５は、オフになる。出力端子２６は、出力側でプルアップされるので、トランジスタ２５がオフになると、出力端子２６の出力電圧は、ＨＩＧＨレベルとなる。

すなわち、入力電圧が基準電圧未満であると、出力端子２６から出力電圧がＬＯＷレベルの出力信号が出力され、入力電圧が基準電圧以上であると、出力端子２６から出力電圧がＨＩＧＨレベルの出力信号が出力される。

したがって、たとえばコンパレータ回路９を含む論理回路が動作していない待機状態である場合、待機状態での入力電圧が、基準電圧以上であっても、あるいは基準電圧未満であっても、電流源１６，２０，２２からの電流および抵抗素子１７，１８，２４を流れる電流が暗電流となる。

暗電流を低減する対策としては、各電流源１６，２０，２２から出力される電流および抵抗素子１７，１８，２４を流れる電流の電流値を小さくすることによって低減することができる。しかしながら、これらの電流の電流値を小さくした場合、コンパレータ回路９を構成するトランジスタの寄生容量の影響で、コンパレータ回路９の応答速度が数μ秒から十数μ秒まで遅くなり、またトランジスタの寄生ダイオードからのリーク電流の影響を受けやすくなって、コンパレータ回路９が誤動作する可能性が発生するという問題がある。

本発明の目的は、応答の遅れおよび誤動作が発生することなく暗電流を低減することができるコンパレータ回路および電子機器を提供することである。

本発明（１）は、入力信号が入力される入力端子と、
出力信号を出力する出力端子と、
電源に接続される複数の入力回路素子を含み、入力端子に入力される入力信号の入力電圧が予め定める基準電圧以上であるか否かを判定する入力部と、
電源に接続される複数の出力回路素子を含み、入力部によって判定された判定結果に応じた出力電圧の出力信号を出力端子から出力させる出力部と、
複数の入力回路素子のうちの少なくとも一部の入力回路素子および複数の出力回路素子のうちの少なくとも一部の出力回路素子に電源からの電流を供給する状態および供給しない状態のうちのいずれかの状態に切り換える切換部と、
入力端子に入力される入力信号の入力電圧に応じて、切換部に前記いずれかの状態に切り換えさせる制御部とを含むことを特徴とするコンパレータ回路である。

また本発明（９）は、前記いずれか１つのコンパレータ回路を備えていることを特徴とする電子機器である。

本発明（１）によれば、入力端子によって、入力信号が入力され、出力端子によって、出力信号が出力され、電源に接続される複数の入力回路素子を含む入力部によって、入力端子に入力される入力信号の入力電圧が予め定める基準電圧以上であるか否かが判定され、電源に接続される複数の出力回路素子を含む出力部によって、入力部によって判定された判定結果に応じた出力電圧の出力信号を出力端子から出力させ、切換部によって、複数の入力回路素子のうちの少なくとも一部の入力回路素子および複数の出力回路素子のうちの少なくとも一部の出力回路素子に電源からの電流を供給する状態および供給しない状態のうちのいずれかの状態に切り換えられる。そして、制御部によって、入力端子に入力される入力信号の入力電圧に応じて、切換部に前記いずれかの状態に切り換えさせる。

したがって、入力信号の入力電圧に応じて、一部の入力回路素子および一部の出力回路素子に電源からの電流が供給されない状態とすることができ、応答の遅れおよび誤動作が発生することなく暗電流を低減することができる。

また本発明（９）によれば、前記コンパレータ回路を備えている。したがって、応答が遅くなることなく暗電流を低減することができるコンパレータ回路を用いるので、応答速度が速く、かつ消費電力の少ない電子機器を実現することができる。

図２は、本発明の実施の第１の形態であるコンパレータ回路１の回路構成の一例を示す図である。コンパレータ回路１は、たとえば論理回路の入力側および出力側に設けられるインターフェース回路であり、入力端子１１、出力端子２６、入力部２８、出力部２９、入力レベル監視回路Ａ３０および切換部３１を含んで構成されている。コンパレータ回路１の構成要素のうち図１に示したコンパレータ回路９の構成要素と同じ構成要素については、同じ参照符を付している。

入力端子１１は、入力信号が入力される端子であり、出力端子２６は、出力信号を出力する端子である。入力部２８は、トランジスタ１２〜１５，１９、電流源１６，２０、および抵抗素子１７，１８を含んで構成されている。トランジスタ１２，１５は、ＰＮＰ型のトランジスタ（以下「ＰＮＰトランジスタ」という）であり、トランジスタ１３，１４，１９は、ＮＰＮ型のトランジスタ（以下「ＮＰＮトランジスタ」という）である。

トランジスタ１２は、ベースが入力端子１１に接続され、エミッタがスイッチ回路３１３を介して電流源１６およびトランジスタ１５のエミッタに接続され、コレクタがトランジスタ１３のコレクタおよびベースならびにトランジスタ１４のベースに接続されている。トランジスタ１３は、コレクタおよびベースがトランジスタ１２のコレクタならびにトランジスタ１４のベースに接続され、エミッタがグランドに接続されている。トランジスタ１４は、ベースがトランジスタ１２のコレクタならびにトランジスタ１３のベースおよびコレクタに接続され、エミッタがグランドに接続され、コレクタがトランジスタ１５のコレクタおよびトランジスタ１９のベースに接続されている。

トランジスタ１５は、コレクタがトランジスタ１４のコレクタおよびトランジスタ１９のベースに接続され、エミッタがスイッチ回路３１３を介して電流源１６およびトランジスタ１２のエミッタに接続され、ベースが抵抗素子１７と抵抗素子１８との接続点に接続されている。トランジスタ１９は、ベースがトランジスタ１４のコレクタおよびトランジスタ１５のコレクタに接続され、エミッタがグランドに接続され、コレクタがスイッチ回路３１４を介して電流源２０およびトランジスタ２１のベースに接続されている。

抵抗素子１７の一端は、スイッチ回路３１５を介して、図示しない電源、たとえば車両に搭載されるバッテリに接続され、スイッチ回路３１５が導通状態（以下「オン」という）であると、電源の電圧ＶＢが印加される。抵抗素子１７の他端は、抵抗素子１８の一端およびトランジスタ１５のベースに接続され、抵抗素子１８の他端は、グランドに接続されている。電流源１６，２０は、電源に接続され、電圧ＶＢが印加されている。

スイッチ回路３１３〜３１５がオンである場合、入力端子１１に入力される入力信号の入力電圧が、予め定める基準電圧、具体的には電源の電圧ＶＢを抵抗素子１７および抵抗素子１８で分圧した電圧未満であると、トランジスタ１２は、オンとなり、トランジスタ１２のエミッタの電圧、つまりトランジスタ１５のエミッタの電圧が低下するので、トランジスタ１５は、遮断状態（以下「オフ」という）となる。トランジスタ１５がオフになると、トランジスタ１９のベースに電流が供給されず、トランジスタ１９は、オフになる。

入力電圧が基準電圧以上であると、トランジスタ１２は、オフとなり、トランジスタ１２のエミッタの電圧、つまりトランジスタ１５のエミッタの電圧が上昇するので、トランジスタ１５は、オンとなる。トランジスタ１５がオンになると、トランジスタ１９のベースに電流が供給され、トランジスタ１９は、オンになる。スイッチ回路３１３〜３１５がオフである場合、トランジスタ１２〜１５，１９は、オフである。

出力部２９は、トランジスタ２１，２３，２５、電流源２２および抵抗素子２４を含んで構成されている。トランジスタ２１，２３，２５は、ＮＰＮトランジスタであり、いずれのエミッタもグランドに接続されている。トランジスタ２１は、ベースがトランジスタ１９のコレクタおよびスイッチ回路３１４を介して電流源２０に接続され、コレクタがスイッチ回路３１６を介して電流源２２、およびトランジスタ２３のベースに接続されている。トランジスタ２３は、ベースがトランジスタ２１のコレクタおよびスイッチ回路３１６を介して電流源２２に接続され、コレクタが、一端が電源に接続される抵抗素子２４の他端、およびトランジスタ２５のベースに接続されている。トランジスタ２５は、ベースがトランジスタ２３のコレクタおよび抵抗素子２４の前記他端に接続され、コレクタが出力端子２６に接続されている。

スイッチ回路３１６がオンである場合、入力部２８のトランジスタ１９がオフになると、電流源２０からの電流がトランジスタ２１のベースに供給され、トランジスタ２１はオンになる。トランジスタ２１がオンになると、電流源２２からの電流は、トランジスタ２３のベースに供給されず、トランジスタ２３は、オフとなる。トランジスタ２３がオフになると、電源から抵抗素子２４を介して供給される電流がトランジスタ２５のベースに供給されるので、トランジスタ２５は、オンになる。トランジスタ２５がオンになると、出力端子２６から出力される出力電圧は、ＬＯＷレベルとなる。ＬＯＷレベルは、たとえばグランドレベルと同じ電圧であり、ＨＩＧＨレベルは、たとえば電源の電圧と同じ電圧である。

入力部２８のトランジスタ１９がオンになると、電流源２０からの電流がトランジスタ２１のベースに供給されず、トランジスタ２１はオフになる。トランジスタ２１がオフになると、電流源２２からの電流は、トランジスタ２３のベースに供給され、トランジスタ２３は、オンとなる。トランジスタ２３がオンになると、電源から抵抗素子２４を介して供給される電流がトランジスタ２５のベースに供給されず、トランジスタ２５は、オフになる。出力端子２６は、出力側で図示しない抵抗素子などによって電源に接続されてプルアップされるので、トランジスタ２５がオフになると、出力端子２６の出力電圧は、ＨＩＧＨレベルとなる。スイッチ回路３１６がオフである場合、トランジスタ２１は、オフである。

すなわち、スイッチ回路３１３〜３１６がオンである場合、入力電圧が基準電圧未満であると、出力電圧がＬＯＷレベルの出力信号が出力端子２６から出力され、入力電圧が基準電圧以上であると、出力電圧がＨＩＧＨレベルの出力信号が出力端子２６から出力される。スイッチ回路３１３〜３１６がオフである場合、出力電圧がＬＯＷレベルの出力信号が出力端子２６から出力される。これは、スイッチ回路３１３〜３１６がオフする直前と同じ論理である。

制御部である入力レベル監視回路Ａ３０は、トランジスタ３０１，３０４、および抵抗素子３０２，３０３を含んで構成されている。トランジスタ３０１，３０４は、ＮＰＮトランジスタである。トランジスタ３０１は、ベースが入力端子１１に接続され、コレクタが電源に接続され、エミッタが抵抗素子３０２の一端に接続されている。抵抗素子３０２は、前記一端がトランジスタ３０１のエミッタに接続され、他端が抵抗素子３０３の一端およびトランジスタ３０４のベースに接続されている。抵抗素子３０３は、前記一端が抵抗素子３０２の前記他端およびトランジスタ３０４のベースに接続され、他端がグランドに接続されている。トランジスタ３０４は、ベースが抵抗素子３０２および抵抗素子３０３の接続点に接続され、エミッタがグランドに接続され、コレクタが抵抗素子３１１およびインバータ３１２の入力に接続されている。

入力電圧が入力監視レベル以上の電圧になると、トランジスタ３０４は、オンになる。入力電圧が入力監視レベル未満の電圧になると、トランジスタ３０４は、オフになる。入力監視レベルは、トランジスタ３０１のエミッタの電圧を抵抗素子３０２と抵抗素子３０３とで分圧した電圧を、トランジスタ３０４のベースエミッタ間の順方向降下電圧とする入力電圧の電圧である。予め定める切換電圧である入力監視レベルの電圧は、予め定める基準電圧未満の電圧である。

切換部３１は、抵抗素子３１１、インバータ３１２、およびスイッチ回路３１３〜３１６を含んで構成されている。抵抗素子３１１は、一端が電源に接続され、他端がインバータ３１２の入力およびトランジスタ３０４のコレクタに接続されている。インバータ３１２は、入力が抵抗素子３１１の前記他端およびトランジスタ３０４のコレクタに接続され、出力が各スイッチ回路３１３〜３１６に接続されている。スイッチ回路３１３〜３１６の具体的な回路の例は、図９のコンパレータ回路７で詳述する。

スイッチ回路３１３〜３１６は、いずれも電源に接続されている。スイッチ回路３１３は、電源からの電流をトランジスタ１２またはトランジスタ１５に供給するか否かを切り換える。スイッチ回路３１４は、電源からの電流をトランジスタ１９のコレクタおよびトランジスタ２１のベースに供給するか否かを切り換える。スイッチ回路３１５は、電源からの電流を抵抗素子１７に供給するか否かを切り換える。スイッチ回路３１６は、電源からの電流をトランジスタ２１のコレクタおよびトランジスタ２３のベースに供給するか否かを切り換える。電流源１６，２０および抵抗素子１７は、入力回路素子であり、電流源２２および抵抗素子２４は、出力回路素子である。

すなわち、入力レベル監視回路Ａ３０は、入力電圧が予め定める範囲内の電圧であると判定すると、トランジスタ３０４をオフとすることによって、インバータ３１２の出力をＬＯＷレベルとし、スイッチ回路３１３〜３１６をオフとする。予め定める範囲は、グランドレベルの電圧から入力監視レベルの電圧までの範囲である。入力レベル監視回路Ａ３０は、入力電圧が予め定める範囲内の電圧でないと判定すると、トランジスタ３０４をオンすることによって、インバータ３１２の出力をＨＩＧＨレベルとし、スイッチ回路３１３〜３１６をオンとする。

したがって、たとえばコンパレータ回路１を含む論理回路が動作していない待機状態である場合、コンパレータ回路１への入力電圧を予め定める範囲内の電圧としておくことによって、スイッチ回路３１３〜３１６をオフにすることができ、待機状態であるときの暗電流を低減することができる。暗電流を低減することができるので、電源、たとえば車両に搭載されるバッテリのバッテリあがりあるいは電池切れを低減することができる。また、論理回路が動作している動作状態では、各トランジスタには十分な電流値の電流を供給することができるので、コンパレータ回路１を構成するトランジスタの寄生容量の影響を受けても、コンパレータ回路１の応答速度は数十ナノ秒程度の高速な応答が可能であり、またトランジスタの寄生ダイオードからのリーク電流の影響を受けず誤動作することもない。

図３は、本発明の実施の第２の形態であるコンパレータ回路２の回路構成の一例を示す図である。コンパレータ回路２は、図１に示したコンパレータ回路１を最小の構成要素によって構成した回路であり、コンパレータ回路１の構成要素から、トランジスタ１９，２１，電流源２０，２２、およびスイッチ回路３１４，３１６を除いた構成である。

コンパレータ回路２は、入力端子１１、出力端子２６、入力部２８ａ、出力部２９ａ、入力レベル監視回路Ａ３０および切換部３ａを含んで構成されている。コンパレータ回路２の構成要素のうち図２に示したコンパレータ回路１の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明は省略する。

入力部２８ａは、トランジスタ１２〜１５、電流源１６、および抵抗素子１７，１８を含んで構成されている。トランジスタ１５のコレクタは、トランジスタ２３のベースおよびトランジスタ１４のコレクタに接続されている。出力部２９ａは、トランジスタ２３，２５、および抵抗素子２４を含んで構成されている。トランジスタ２３のベースは、トランジスタ１５のコレクタおよびトランジスタ１４のコレクタに接続されている。電流源１６および抵抗素子１７は、入力回路素子であり、抵抗素子２４は、出力回路素子である。

スイッチ回路３１３，３１５がオンである場合、入力電圧が予め定める基準電圧未満になると、トランジスタ１５がオフになり、電流源１６からの電流は、トランジスタ２３のベースに供給されず、トランジスタ２３は、オフとなる。トランジスタ２３がオフであると、電源から抵抗素子２４を介して供給される電流がトランジスタ２５のベースに供給されるので、トランジスタ２５は、オンになる。トランジスタ２５がオンになると、出力端子２６から出力される出力電圧は、ＬＯＷレベルとなる。

入力電圧が予め定める基準電圧以上になると、トランジスタ１５がオンになり、電流源１６からの電流がトランジスタ２３のベースに供給され、トランジスタ２３は、オンとなる。トランジスタ２３がオンになると、電源から抵抗素子２４を介して供給される電流がトランジスタ２５のベースに供給されず、トランジスタ２５は、オフになる。出力端子２６は、出力側でプルアップされるので、トランジスタ２５がオフになると、出力端子２６の出力電圧は、ＨＩＧＨレベルとなる。

スイッチ回路３１６がオフである場合、電流源２２からの電流は、トランジスタ２３のベースに供給されず、トランジスタ２３は、オフとなる。トランジスタ２３がオフであると、電源から抵抗素子２４を介して供給される電流がトランジスタ２５のベースに供給されるので、トランジスタ２５は、オンになる。トランジスタ２５がオンになると、出力端子２６から出力される出力電圧は、ＬＯＷレベルとなる。

すなわち、スイッチ回路３１３，３１５がオンである場合、入力電圧が基準電圧未満であると、出力電圧がＬＯＷレベルの出力信号が出力端子２６から出力され、入力電圧が基準電圧以上であると、出力電圧がＨＩＧＨレベルの出力信号が出力端子２６から出力される。スイッチ回路３１３，３１５がオフである場合、出力電圧がＬＯＷレベルの出力信号が出力端子２６から出力される。

したがって、たとえばコンパレータ回路２を含む論理回路が動作していない待機状態である場合、コンパレータ回路２への入力電圧を予め定める範囲内の電圧としておくことによって、スイッチ回路３１３，３１５をオフにすることができ、待機状態であるときの暗電流を低減することができる。暗電流を低減することができるので、電源、たとえば車両に搭載されるバッテリのバッテリあがりあるいは電池切れを低減することができる。また、論理回路が動作している動作状態では、各トランジスタには十分な電流値の電流を供給することができるので、コンパレータ回路２を構成するトランジスタの寄生容量の影響を受けても、コンパレータ回路２の応答速度は数十ナノ秒程度の高速な応答が可能であり、またトランジスタの寄生ダイオードからのリーク電流の影響を受けず誤動作することもない。

このように、入力端子１１によって、入力信号が入力され、出力端子２６によって、出力信号が出力され、電源に接続される複数の入力回路素子を含む入力部２８または入力部２８ａによって、入力端子１１に入力される入力信号の入力電圧が予め定める基準電圧以上であるか否かが判定され、電源に接続される複数の出力回路素子を含む出力部２９または出力部２９ａによって、入力部２８または入力部２８ａによって判定された判定結果に応じた出力電圧の出力信号を出力端子２６から出力させ、切換部３１または切換部３１ａによって、複数の入力回路素子のうちの少なくとも一部の入力回路素子および複数の出力回路素子のうちの少なくとも一部の出力回路素子に電源からの電流を供給する状態および供給しない状態のうちのいずれかの状態に切り換えられる。そして、入力レベル監視回路Ａ３０によって、入力端子１１に入力される入力信号の入力電圧に応じて、切換部３１または切換部３１ａに前記いずれかの状態に切り換えさせる。コンパレータ回路１では、電流源１６，２０および抵抗素子１７は、入力回路素子であり、電流源２２および抵抗素子２４は、出力回路素子であり、コンパレータ回路２では、電流源１６および抵抗素子１７は、入力回路素子であり、抵抗素子２４は、出力回路素子である。

したがって、入力信号の入力電圧に応じて、一部の入力回路素子および一部の出力回路素子に電源からの電流が供給されない状態とすることができ、応答の遅れおよび誤動作が発生することなく暗電流を低減することができる。

さらに、入力レベル監視回路Ａ３０によって、入力電圧が予め定める範囲内の電圧であるか否かが検出され、入力電圧が予め定める範囲内の電圧であることが検出されると、切換部３１または切換部３１ａによって、前記一部の入力回路素子および前記一部の出力回路素子に電源からの電流を供給しない状態に切り換え、入力電圧が予め定める範囲内の電圧でないことが検出されると、切換部３１または切換部３１ａによって、前記一部の入力回路素子および前記一部の出力回路素子に電源からの電流を供給する状態に切り換える。したがって、入力電圧が予め定める範囲内の電圧であるとき、たとえば論理回路が動作していない待機状態であるとき、暗電流を低減することができる。

さらに、前記予め定める範囲は、前記予め定める基準電圧より低い入力監視レベルの電圧未満であり、かつグランドレベルの電圧以上の範囲であるので、待機状態での入力電圧がＬＯＷレベルであるとき、暗電流を低減することができる。

図４は、本発明の実施の第３の形態であるコンパレータ回路３の回路構成の一例を示す図である。図２に示したコンパレータ回路１および図３に示したコンパレータ回路２は、待機状態での入力電圧が予め定める基準電圧未満の電圧の場合の回路であり、コンパレータ回路３は、待機状態での入力電圧が予め定める基準電圧以上の電圧の場合の回路である。

コンパレータ回路３は、たとえば論理回路の入力側および出力側に設けられるインターフェース回路であり、入力端子１１、出力端子２６、入力部２８、出力部２９、入力レベル監視回路Ｂ４０および切換部３２を含んで構成されている。コンパレータ回路３の構成要素のうち図２に示したコンパレータ回路１の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明は省略する。

入力レベル監視回路Ｂ４０は、トランジスタ４０１，４０４、および抵抗素子４０２，４０３を含んで構成されている。トランジスタ４０１，４０４は、ＰＮＰトランジスタである。トランジスタ４０１は、ベースが入力端子１１に接続され、コレクタがグランドに接続され、エミッタが抵抗素子４０３の一端に接続されている。抵抗素子４０３は、前記一端がトランジスタ４０１のエミッタに接続され、他端が抵抗素子４０２の一端およびトランジスタ４０４のベースに接続されている。抵抗素子４０２は、前記一端が抵抗素子４０３の前記他端およびトランジスタ４０４のベースに接続され、他端が電源に接続されている。トランジスタ４０４は、ベースが抵抗素子４０２および抵抗素子４０３の接続点に接続され、エミッタが電源に接続され、コレクタが抵抗素子３２１およびバッファ３２２の入力に接続されている。

入力電圧が入力監視レベル以上の電圧になると、トランジスタ４０４は、オフになる。入力電圧が入力監視レベル未満の電圧になると、トランジスタ４０４は、オンになる。入力監視レベルは、抵抗素子４０２の電圧降下をトランジスタ４０４のベースエミッタ間の順方向降下電圧にする入力電圧の電圧である。予め定める切換電圧である入力監視レベルの電圧は、予め定める基準電圧より高い電圧である。

切換部３２は、抵抗素子３２１、バッファ３２２、およびスイッチ回路３１３〜３１７を含んで構成されている。抵抗素子３２１は、一端がトランジスタ４０４のコレクタおよびバッファ３２２の入力に接続され、他端がグランドに接続されている。バッファ３２２は、入力が抵抗素子３２１の前記一端およびトランジスタ４０４のコレクタに接続され、出力が各スイッチ回路３１３〜３１７に接続されている。スイッチ回路３１７は、電源に接続され、電源からの電流を抵抗素子２４に供給するか否かを切り換える。

入力レベル監視回路Ｂ４０は、入力電圧が予め定める範囲内の電圧であると判定すると、トランジスタ４０４をオフにすることによって、バッファ３２２の出力をＬＯＷレベルとし、スイッチ回路３１３〜３１７をオフとする。予め定める範囲は、入力監視レベルの電圧から電源の電圧までの範囲である。入力レベル監視回路Ｂ４０は、入力電圧が予め定める範囲内の電圧でないと判定すると、トランジスタ４０４をオンにすることによって、バッファ３２２の出力をＨＩＧＨレベルとし、スイッチ回路３１３〜３１６をオンとする。コンパレータ回路３の入力監視レベルの電圧および予め定める範囲は、図２に示したコンパレータ回路１および図３に示したコンパレータ回路２の入力監視レベルの電圧および予め定める範囲とは異なる電圧である。

したがって、たとえばコンパレータ回路３を含む論理回路が動作していない待機状態である場合、コンパレータ回路３への入力電圧を予め定める範囲内の電圧としておくことによって、スイッチ回路３１３〜３１７をオフにすることができ、待機状態であるときの暗電流を低減することができる。コンパレータ回路３では、抵抗素子２４にもスイッチ回路３１７を設けているので、コンパレータ回路１よりも暗電流は少なくなる。暗電流を低減することができるので、電源、たとえば車両に搭載されるバッテリのバッテリあがりあるいは電池切れを低減することができる。また、論理回路が動作している動作状態では、各トランジスタには十分な電流値の電流を供給することができるので、コンパレータ回路３を構成するトランジスタの寄生容量の影響を受けても、コンパレータ回路３の応答速度は数十ナノ秒程度の高速な応答が可能であり、またトランジスタの寄生ダイオードからのリーク電流の影響を受けず誤動作することもない。

このように、前記予め定める範囲は、前記電源の電圧以下であり、かつ前記予め定める基準電圧より高い入力監視レベルの電圧以上の範囲であるので、待機状態での入力電圧がＨＩＧＨレベルであるとき、暗電流を低減することができる。

図５は、コンパレータ回路１の動作タイミングを示すタイムチャートである。図５に示したタイムチャートは、入力端子１１に入力される入力信号がＬＯＷレベルからＨＩＧＨレベルに変化する過渡期のタイムチャートである。

入力レベル監視回路Ａ３０は、入力信号が、ＬＯＷレベルから上昇し、入力監視レベル、すなわちトランジスタ３０１のエミッタの電圧を抵抗素子３０２と抵抗素子３０３とで分圧した電圧を、トランジスタ３０４のベースエミッタ間の順方向降下電圧とする入力電圧のレベルに達すると、切換部３１にスイッチ回路３１３〜３１６をオンにするように指示する。

しかしながら、各スイッチ回路３１３〜３１６を構成する回路素子のばらつきによって、各スイッチ回路３１３〜３１６がオフからオンに切り換わるタイミングがずれることがある。たとえば、図５のタイムチャートに示すように、スイッチ回路３１６がオンからオフに切り換わる時刻ｔ１より、スイッチ回路３１４がオンからオフに切り換わる時刻ｔ２が時間Ｔ１だけ遅いタイムラグ、つまり時間差があることがある。

入力信号が入力監視レベル以下の電圧であるとき、入力レベル監視回路Ａ３０は、切換部３１によってスイッチ回路３１３〜３１６をオフにしている。このとき、トランジスタ２１はオフであり、かつ電流源２２からの電流もトランジスタ２３のベースに嘘窮されないので、トランジスタ２３はオフである。トランジスタ２３がオフであるので、電源から抵抗素子２４を介して電流がトランジスタ２５に供給され、トランジスタ２５はオンであり、ＬＯＷレベルの出力信号が出力端子２６から出力されている。

スイッチ回路３１６が時刻ｔ１にオンになったとき、スイッチ回路３１４はまだオフであるので、電流源２０からの電流はトランジスタ２１に供給されておらず、トランジスタ２１はオフである。しかし。スイッチ回路３１６がオンになったので、電流源２２からの電流がトランジスタ２３のベースに供給され、トランジスタ２３のベースの電圧がＨＩＧＨレベルになり、トランジスタ２３がオンになる。トランジスタ２３がオンになると、トランジスタ２５のベースの電圧がＬＯＷレベルになり、トランジスタ２５は、オフになる。トランジスタ２５がオフになると、出力端子２６の電圧は、ＨＩＧＨレベルになる。

時刻ｔ１から時間Ｔ１が経過した時刻ｔ２に、スイッチ回路３１４がオンになると、電流源２０からの電流がトランジスタ１９に供給される。このとき、入力端子１１の電圧は、出力論理切り換えレベル、つまり予め定める基準電圧未満であるので、トランジスタ１９は、オフであり、電流源２０からの電流は、トランジスタ２１のベースに供給され、トランジスタ２１のベースの電圧は、ＨＩＧＨレベルとなる。トランジスタ２１のベースの電圧がＨＩＧＨレベルとなると、トランジスタ２１はオンになり、電流源２２からの電流は、トランジスタ２１に流れ、トランジスタ２３のベースに供給されなくなる。トランジスタ２３のベースの電圧がＬＯＷレベルになり、トランジスタ２３はオフになるので、抵抗素子２４からの電流がトランジスタ２５に供給され、トランジスタ２５のベースの電圧がＨＩＧＨレベルとなり、トランジスタ２５はオンになる。トランジスタ２５がオンになると、出力端子２６はＬＯＷレベルとなる。

入力信号が入力監視レベルからさらに上昇し、出力論理切り換えレベルに達すると、トランジスタ１５がオンになり、電流源１６からの電流がトランジスタ１９に供給され、トランジスタ１９はオンになる。トランジスタ１９がオンになると、電流源２０からの電流は、トランジスタ１９に流れ、トランジスタ２１に供給されなくなるので、トランジスタ２１はオフになる。トランジスタ２１がオフになると、上述したように、出力端子２６の電圧は、ＨＩＧＨレベルになる。

すなわち、入力信号が時刻ｔ３に出力論理切り換えレベルに達する前に、入力信号が時刻ｔ１に入力監視レベルに達してから時間Ｔ１の期間、出力端子２６からＨＩＧＨレベルの誤論理の信号、いわゆるひげが出力されてしまう。

このように、同じインバータ３１２の出力によってスイッチ回路３１４，３１６が切り換えられても、各スイッチ回路を構成する回路素子のばらつきによって、オンからオフ、あるいはオフからオンになるタイミングがずれることがある。すなわち、このタイミング差によって、出力端子２６から出力される出力信号に、チャタリングあるいはひげが発生する可能性がある。

図６は、本発明の実施の第４の形態であるコンパレータ回路４の一部の回路構成の一例を示す図である。コンパレータ回路４は、チャタリングおよびひげの発生を防止するために、図２に示したコンパレータ回路１にディレイ回路５０を追加した回路である。コンパレータ回路４の他の構成要素は、図２に示したコンパレータ回路１の構成要素と同じであり、同じ参照符を付して、重複を避けるために説明は省略する。

ディレイ回路５０は、たとえば抵抗素子とコンデンサとによって構成され、インバータ３１２の出力とスイッチ回路３１６との間に設けられる。ディレイ回路５０を抵抗素子とコンデンサとによって構成する場合、抵抗素子の抵抗値とコンデンサの容量とを変えることによって、ディレイ回路５０の遅延時間を目的の予め定める遅延時間とすることができる。ディレイ回路５０は、インバータ３１２の出力の変化、具体的には、ＬＯＷレベルからＨＩＧＨレベルへの変化、およびＨＩＧＨレベルからＬＯＷレベルへの変化を予め定める遅延時間だけ遅延する。

ディレイ回路５０は、出力部２９の電流源２２からの電流の供給の切り換えタイミングを、入力部２８の電流源１６，２０からの電流の供給および抵抗素子１７への電圧の印加の切り換えタイミングより予め定める遅延時間だけ遅らせる。予め定める遅延時間は、たとえば１μ秒未満のこともあるし、１μ秒以上のこともあり、コンパレータ回路４の回路構成に応じて設定する。

ディレイ回路５０は、遅延回路および遅延部を構成する。抵抗素子３１１、インバータ３１２、およびスイッチ回路３１３〜３１５は、第１の切換部を構成し、スイッチ回路３１６は、第２の切換部を構成する。インバータ３１２の出力信号は、第１の切換信号であり、ディレイ回路５０の出力信号は、第２の切換信号である。

したがって、コンパレータ回路４は、ディレイ回路５０を備えているので、入力信号がＬＯＷレベルからＨＩＧＨレベルに変化するとき、出力部２９のスイッチ回路３１６をオンに切り換えるタイミングを、入力部２８のスイッチ回路３１３〜３１５をオンに切り換えるタイミングより予め定める遅延時間だけ遅らせることができ、出力端子２６から出力される出力信号に、チャタリングおよびひげが発生することはない。

図７は、本発明の実施の第５の形態であるコンパレータ回路５の回路構成の一例を示す図である。コンパレータ回路５は、たとえば論理回路の入力側および出力側に設けられるインターフェース回路であり、図６に示したコンパレータ回路４と同様に、チャタリングおよびひげの発生を防止する回路を含む。

コンパレータ回路５は、入力端子１１、出力端子２６、入力部２８、出力部２９、入力レベル監視回路Ａ３０、入力レベル監視回路Ｃ４１、第１の切換部３３および第２の切換部３４を含んで構成されている。コンパレータ回路５の構成要素のうち図２に示したコンパレータ回路１の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明は省略する。

入力レベル監視回路Ｃ４１は、抵抗素子４１１，４１２およびトランジスタ４１３を含んで構成されている。抵抗素子４１１は、一端がトランジスタ３０１のコレクタおよび抵抗素子３０２の一端に接続され、他端が抵抗素子４１２の一端およびトランジスタ４１３のベースに接続されている。抵抗素子４１２は、前記一端が抵抗素子４１１の前記他端およびトランジスタ４１３のベースに接続され、他端がグランドに接続されている。トランジスタ４１３は、ＮＰＮトランジスタであり、ベースが抵抗素子４１１と抵抗素子４１２との接続点に接続され、エミッタがグランドに接続され、コレクタが抵抗素子３４１の一端およびインバータ３４２の入力に接続されている。

抵抗素子４１１，４１２の抵抗値は、トランジスタ３０１のエミッタの電圧を抵抗素子４１１および抵抗素子４１２の抵抗値で分圧した電圧が、トランジスタ３０１のエミッタの電圧を抵抗素子３０２および抵抗素子３０３の抵抗値で分圧した電圧より高い電圧になる抵抗値である。すなわち、入力レベル監視回路Ａ３０の入力監視レベル（以下「第１の入力監視レベル」という）は、入力レベル監視回路Ｃ４１の入力監視レベル（以下「第２の入力監視レベル」という）より低いレベルに設定されている。さらに、第１の入力監視レベルは、出力論理切り換えレベルより低いレベルに設定され、第２の入力監視レベルは、出力論理切り換えレベルより低いレベルに設定されている。第１の入力監視レベルと第２の入力監視レベルとの電圧差は、入力レベル監視回路Ａ３０が、入力電圧が第１の入力監視レベルになったと判定する時刻から、入力レベル監視回路Ｃ４１が、入力電圧が第２の入力監視レベルになったと判定する時刻までの時間が予め定める遅延時間となる電圧差である。予め定める第２の範囲は、入力電圧が、グランドレベルの電圧から第２の入力監視レベルまでの範囲である。

第１の切換部３３は、図２に示した切換部３１からスイッチ回路３１６を除いた構成である。第２の切換部３４は、抵抗素子３４１、インバータ３４２およびスイッチ回路３１６を含んで構成されている。抵抗素子３４１は一端が電源に接続され、他端がインバータ３４２の入力およびトランジスタ４１３のコレクタに接続されている。インバータ３４２は、入力が抵抗素子３４１の前記他端およびトランジスタ４１３のコレクタに接続され、出力がスイッチ回路３１６に接続されている。

第１の入力監視レベルが第２の入力監視レベルより低いレベルに設定されているので、入力端子１１に入力される入力信号がＬＯＷレベルからＨＩＧＨレベルに変化するとき、入力レベル監視回路Ｃ４１は、入力レベル監視回路Ａ３０がトランジスタ３０４をオンにするタイミングより予め定める遅延時間だけ遅いタイミングで、トランジスタ４１３をオンとする。トランジスタ４１３がオンになると、スイッチ回路３１６はオンになる。

そして、入力信号がＨＩＧＨレベルからＬＯＷレベルに変化するとき、入力レベル監視回路Ｃ４１は、入力レベル監視回路Ａ３０がトランジスタ３０４をオフにするタイミングより早いタイミングで、トランジスタ４１３をオフとする。トランジスタ４１３がオフになると、スイッチ回路３１６はオフになる。タイミング差は、抵抗素子４１１，４１２の抵抗値を変化させることによって、変化させることができる。

入力レベル監視回路Ｃ４１は、遅延部を構成する。インバータ３１２の出力信号は、第１の切換信号であり、インバータ３４２の出力信号は、第２の切換信号である。

したがって、コンパレータ回路５は、入力信号がＬＯＷレベルからＨＩＧＨレベルに変化するとき、出力部２９のスイッチ回路３１６をオンに切り換えるタイミングが、入力部２８のスイッチ回路３１３〜３１５をオンに切り換えるタイミングより予め定める遅延時間だけ遅いので、出力端子２６から出力される出力信号に、チャタリングおよびひげが発生することはない。さらに、入力信号がＨＩＧＨレベルからＬＯＷレベルに変化するとき、出力部２９のスイッチ回路３１６をオフに切り換えるタイミングが、入力部２８のスイッチ回路３１３〜３１５をオフに切り換えるタイミングより早いので、出力端子２６から出力される出力信号に、チャタリングおよびひげが発生することはない。

このように、切換部は、コンパレータ回路５では、抵抗素子３１１、インバータ３１２、およびスイッチ回路３１３〜３１５を含んで構成される第１の切換部と、スイッチ回路３１６とを含んで構成される第２の切換部とを含み、コンパレータ回路６では、第１の切換部３３および第２の切換部３４を含む。第１の切換部によって、前記一部の入力回路素子に電源からの電流を供給する状態および供給しない状態のうちのいずれかの状態に切り換えられ、第２の切換部によって、前記一部の出力回路素子に電源からの電流を供給する状態および供給しない状態のうちのいずれかの状態に切り換えられる。そして、入力レベル監視回路Ａ３０によって、入力電圧が前記予め定める範囲内の電圧から前記予め定める範囲外の電圧に変化したとき、前記一部の入力回路素子に電源からの電流を供給しない状態から供給する状態に切り換える第１の切換信号が第１の切換部に指示され、入力レベル監視回路Ａ３０に含まれる遅延部によって、第１の切換信号より予め定める遅延時間だけ遅い第２の切換信号であって、前記一部の出力回路素子に電源からの電流を供給しない状態から供給する状態に切り換えことを第２の切換部に指示する第２の切換信号が生成される。したがって、出力信号にチャタリングおよびひげが発生することを防止することができる。

さらに、前記遅延部は、第１の切換信号を前記予め定める時間遅延させた信号を第２の切換信号とするディレイ回路５０である。ディレイ回路５０は、抵抗素子およびコンデンサなどの簡単な回路構成によって実現することができる。

さらに、入力レベル監視回路Ｃ４１によって、入力電圧が、前記予め定める範囲より広い予め定める第２の範囲であって、前記予め定める範囲と予め定める第２の範囲との差が前記予め定める時間に対応する電圧差である第２の範囲内の電圧から予め定める第２の範囲外の電圧に変化したとき、第２の切換信号が第２の切換部に指示される。したがって、入力信号がＨＩＧＨレベルからＬＯＷレベルに変化する場合、およびＬＯＷレベルからＨＩＧＨレベルに変化する場合のいずれの場合においても、出力信号にチャタリングおよびひげが発生することを防止することができる。

図８は、本発明の実施の第６の形態であるコンパレータ回路６の回路構成の一例を示す図である。コンパレータ回路６は、入力端子１１、出力端子２６、入力部２８、出力部２９、入力レベル監視回路Ａ３０、入力レベル監視回路Ｃ４１、切換部３１および第３の切換部３５を含んで構成されている。コンパレータ回路６の構成要素のうち、図２に示したコンパレータ回路２または図７に示したコンパレータ回路５の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明は省略する。

第３の切換部３５は、抵抗素子３４１、インバータ３４２およびフリップフロップ３５１を含んで構成され、図７に示した第２の切換部３４のスイッチ回路３１６を取り除き、フリップフロップ３５１を追加した回路である。

ラッチ回路であるフリップフロップ３５１は、Ｄタイプフリップフロップであり、入力端子（以下「Ｄ端子」という）がトランジスタ１９のコレクタおよびスイッチ回路３１４を介して電流源２０に接続され、クロック端子（以下「ＣＫ端子」という）がインバータ３４２の出力に接続され、出力端子（以下「Ｑ端子」という）がトランジスタ２３のベースに接続されている。

フリップフロップ３５１は、インバータ３４２がＬＯＷレベルからＨＩＧＨレベルに変化したとき、Ｄ端子に入力される信号のレベルをＱ端子から出力する。すなわち、入力レベル監視回路Ａ３０が、入力電圧が第１の入力監視レベルに達したと判定して、スイッチ回路３１３〜３１６をオンにした後、入力レベル監視回路Ｃ４１が、入力電圧が第２の入力監視レベルに達したと判定したとき、トランジスタ１９のコレクタの電圧のレベルを、Ｑ端子から出力する。

入力レベル監視回路Ｃ４１が、入力電圧が第２の入力監視レベルに達したと判定する時点は、入力電圧が出力論理切り換えレベルに達する時点より遅い時点に設定される。入力レベル監視回路Ｃ４１が、入力電圧が第２の入力監視レベルに達したと判定した時点では、入力信号が出力論理切り換えレベルよりも高い電圧になっており、トランジスタ１２はオフになり、トランジスタ１５はオン、そしてトランジスタ１９はオンである。トランジスタ１９がオンであると、トランジスタ２１はオフであり、トランジスタ２１のコレクタの電圧、つまりＤ端子の電圧はＨＩＧＨレベルである。Ｄ端子の電圧はＨＩＧＨレベルであるので、ＣＫ端子がＬＯＷレベルからＨＩＧＨレベルに変化したとき、Ｑ端子からＨＩＧＨレベルが出力される。Ｑ端子からＨＩＧＨレベルが出力されると、トランジスタ２３はオンになり、トランジスタ２５はオフになるので、出力端子２６からＨＩＧＨレベルの信号が出力される。

第２の入力監視レベルを出力論理切り換えレベルよりも高い電圧に設定しているので、
フリップフロップ３５１は、入力信号が出力論理切り換えレベルよりも高い電圧になった後で、Ｄ端子のレベルをＱ端子から出力する。そして、出力論理切り換えレベルは、入力レベル監視回路Ａ３０が、入力電圧が第１の入力監視レベルに達したと判定した時点からタイムラグＴ経過した時点より遅い時点になるレベルに設定されている。タイムラグＴは、スイッチ回路３１３〜３１６のうち最初に変化するスイッチ回路が変化する時点から、最後に変化するスイッチ回路が変化するまでのタイムラグである。

したがって、フリップフロップ３５１がＤ端子のレベルをＱ端子から出力するときには、スイッチ回路３１３〜３１６の最大のタイムラグＴが経過した後であるので、出力端子２６から出力される出力信号に、チャタリングおよびひげが発生することはない。

このように、入力レベル監視回路Ａ３０によって、入力電圧が前記予め定める範囲内の電圧から前記予め定める範囲外の電圧に変化したとき、切換部３１によって、前記一部の入力回路素子および前記一部の出力回路素子に電源からの電流を供給する状態に切り換える。そして、入力電圧が、前記予め定める範囲より広い予め定める第２の範囲であって、前記予め定める範囲と予め定める第２の範囲との差が前記予め定める時間に対応する電位差である第２の範囲内の電圧から予め定める第２の範囲外の電圧に変化したとき、前記一部の出力回路素子のうち最終段の回路素子が接続される回路素子、たとえばトランジスタ２１のコレクタの信号がフリップフロップ３５１に記憶され、フリップフロップ３５１に記憶された信号に応じた出力電圧の出力信号を出力端子２６から出力させる。したがって、出力信号としてフリップフロップ３５１にラッチした信号を出力するので、より確実に出力信号にチャタリングおよびひげが発生することを防止することができる。

図９は、本発明の実施の第７の形態であるコンパレータ回路７の回路構成の一例を示す図である。コンパレータ回路７は、図７に示したコンパレータ回路５の電流源およびスイッチ回路を具体的な回路構成に置き換えた回路である。

コンパレータ回路７は、入力端子１１、出力端子２６、入力部２８ｂ、出力部２９ｂ、入力レベル監視回路Ａ３０、入力レベル監視回路Ｃ４１、第４の切換部３６および第５の切換部３７を含んで構成されている。コンパレータ回路７の構成要素のうち図７に示したコンパレータ回路５の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明は省略する。

入力部２８ｂは、図７に示したコンパレータ回路５の入力部２８の電流源１６をトランジスタ３６２に置き換え、電流源２０をトランジスタ３６３に置き換えた回路である。出力部２９ｂは、図７に示したコンパレータ回路５の出力部２９の電流源２２をトランジスタ３７２に置き換えた回路である。第４の切換部３６は、抵抗素子３４１およびトランジスタ３６１〜３６４を含んで構成されている。第５の切換部３７は、抵抗素子３４１およびトランジスタ３７１，３７２を含んで構成されている。

トランジスタ３６２は、電流源１６とスイッチ回路３１３とを兼ね、トランジスタ３６３は、電流源２０とスイッチ回路３１４とを兼ね、トランジスタ３７２は、電流源２２とスイッチ回路３１６とを兼ね、トランジスタ３６４は、スイッチ回路３１５である。トランジスタ３６１は、インバータ３１２であり、トランジスタ３７１は、インバータ３４２である。

トランジスタ３６１〜３６４，３７２は、ＰＮＰトランジスタであり、いずれもエミッタが電源に接続されている。抵抗素子３１１は、一端がトランジスタ３０４のコレクタに接続され、他端がトランジスタ３６１のコレクタおよびベース、ならびにトランジスタ３６２〜３６４の各ベースに接続されている。トランジスタ３６２のコレクタは、トランジスタ１２，１５の各エミッタに接続され、トランジスタ３６３のコレクタは、トランジスタ１９のコレクタおよびトランジスタ２１のベースに接続され、トランジスタ３６４のコレクタは、抵抗素子１７の一端に接続されている。抵抗素子３４１は、一端がトランジスタ４１３のコレクタに接続され、他端がトランジスタ３７１のコレクタおよびベース、ならびにトランジスタ３７２のベースに接続されている。トランジスタ３７２のコレクタは、トランジスタ２１のコレクタおよびトランジスタ２３のベースに接続されている。

入力電圧が第１の入力監視レベル未満であると、トランジスタ３０４はオフであり、トランジスタ３６１〜３６４もオフである。入力電圧が第１の入力監視レベル以上になると、トランジスタ３０４はオンになり、トランジスタ３６１〜３６４もオンになる。入力電圧が第２の入力監視レベル未満であると、トランジスタ４１３はオフであり、トランジスタ３７１，３７２もオフである。入力電圧が第２の入力監視レベル以上になると、トランジスタ４１３はオンになり、トランジスタ３７１，３７２もオンになる。

第１の入力監視レベルが第２の入力監視レベルより低いレベルに設定されているので、入力端子１１に入力される入力信号がＬＯＷレベルからＨＩＧＨレベルに変化するとき、入力レベル監視回路Ｃ４１は、入力レベル監視回路Ａ３０がトランジスタ３０４をオンにするタイミングより予め定める遅延時間だけ遅いタイミングで、トランジスタ４１３をオンとする。トランジスタ４１３がオンになると、トランジスタ３７２はオンになる。

そして、入力信号がＨＩＧＨレベルからＬＯＷレベルに変化するとき、入力レベル監視回路Ｃ４１は、入力レベル監視回路Ａ３０がトランジスタ３０４をオフにするタイミングより早いタイミングで、トランジスタ４１３をオフとする。トランジスタ４１３がオフになると、トランジスタ３７２はオフになる。

したがって、コンパレータ回路７は、入力信号がＬＯＷレベルからＨＩＧＨレベルに変化するとき、出力部２９ｂのトランジスタ３７２をオンに切り換えるタイミングが、入力部２８ｂのトランジスタ３６２〜３６４をオンに切り換えるタイミングより遅いので、出力端子２６から出力される出力信号に、チャタリングおよびひげが発生することはない。さらに、入力信号がＨＩＧＨレベルからＬＯＷレベルに変化するとき、出力部２９ｂのトランジスタ３７２をオフに切り換えるタイミングが、入力部２８ｂのトランジスタ３６２〜３６４をオフに切り換えるタイミングより早いので、出力端子２６から出力される出力信号に、チャタリングおよびひげが発生することはない。

コンパレータ回路１〜７のいずれも、車両に搭載されるナビゲーション装置、オーディオ機器、およびビデオ機器などの電子機器に限らず、他の分野で用いられる電子機器に用いることができる。

さらに、コンパレータ回路１〜７のいずれか１つを備えている。したがって、応答が遅くなることなく暗電流を低減することができるコンパレータ回路１〜７のいずれかを用いるので、応答速度が早く、かつ消費電力の少ない電子機器を実現することができる。

従来の技術によるコンパレータ回路９の回路構成を示す図である。 本発明の実施の第１の形態であるコンパレータ回路１の回路構成の一例を示す図である。 本発明の実施の第２の形態であるコンパレータ回路２の回路構成の一例を示す図である。 本発明の実施の第３の形態であるコンパレータ回路３の回路構成の一例を示す図である。 コンパレータ回路１の動作タイミングを示すタイムチャートである。 本発明の実施の第４の形態であるコンパレータ回路４の回路構成の一例を示す図である。 本発明の実施の第５の形態であるコンパレータ回路５の回路構成の一例を示す図である。 本発明の実施の第６の形態であるコンパレータ回路６の回路構成の一例を示す図である。 本発明の実施の第７の形態であるコンパレータ回路７の回路構成の一例を示す図である。

符号の説明

１〜７，９ コンパレータ回路
１１ 入力端子
１２〜１５，１９，２１，２３，２５ トランジスタ
１６，２０，２２ 電流源
１７，１８，２４，３１１，３２１，３４１ 抵抗素子
２６ 出力端子
２８ 入力部
２９ 出力部
３０ 入力レベル監視回路Ａ
３１〜３４ 切換部
４０ 入力レベル監視回路Ｂ
４１ 入力レベル監視回路Ｃ
５０ ディレイ回路
３０１，３０４，４０１，４０４，４１３ トランジスタ
３０２，３０３，４０２，４０３，４１１，４１２ 抵抗素子
３１２，３４２ インバータ
３１３〜３１７ スイッチ回路
３２２ バッファ
３６１〜３６４，３７１，３７１ トランジスタ

Claims (9)

1. 入力信号が入力される入力端子と、
   出力信号を出力する出力端子と、
   電源に接続される複数の入力回路素子を含み、入力端子に入力される入力信号の入力電圧が予め定める基準電圧以上であるか否かを判定する入力部と、
   電源に接続される複数の出力回路素子を含み、入力部によって判定された判定結果に応じた出力電圧の出力信号を出力端子から出力させる出力部と、
   複数の入力回路素子のうちの少なくとも一部の入力回路素子および複数の出力回路素子のうちの少なくとも一部の出力回路素子に電源からの電流を供給する状態および供給しない状態のうちのいずれかの状態に切り換える切換部と、
   入力端子に入力される入力信号の入力電圧に応じて、切換部に前記いずれかの状態に切り換えさせる制御部とを含むことを特徴とするコンパレータ回路。
2. 前記制御部は、
   入力電圧が予め定める範囲内の電圧であるか否かを検出し、
   入力電圧が予め定める範囲内の電圧であることを検出すると、切換部によって、前記一部の入力回路素子および前記一部の出力回路素子に電源からの電流を供給しない状態に切り換え、
   入力電圧が予め定める範囲内の電圧でないことを検出すると、切換部によって、前記一部の入力回路素子および前記一部の出力回路素子に電源からの電流を供給する状態に切り換えることを特徴とする請求項１に記載のコンパレータ回路。
3. 前記予め定める範囲は、前記予め定める基準電圧より低い予め定める切換電圧未満であり、かつグランドレベルの電圧以上の範囲であることを特徴とする請求項２に記載のコンパレータ回路。
4. 前記予め定める範囲は、前記電源の電圧以下であり、かつ前記予め定める基準電圧より高い予め定める切換電圧以上の範囲であることを特徴とする請求項２に記載のコンパレータ回路。
5. 前記切換部は、前記一部の入力回路素子に電源からの電流を供給する状態および供給しない状態のうちのいずれかの状態に切り換える第１の切換部と、前記一部の出力回路素子に電源からの電流を供給する状態および供給しない状態のうちのいずれかの状態に切り換える第２の切換部とを含み、
   前記制御部は、
   入力電圧が前記予め定める範囲内の電圧から前記予め定める範囲外の電圧に変化したとき、前記一部の入力回路素子に電源からの電流を供給しない状態から供給する状態に切り換える第１の切換信号を第１の切換部に指示し、
   第１の切換信号より予め定める遅延時間だけ遅い第２の切換信号であって、前記一部の出力回路素子に電源からの電流を供給しない状態から供給する状態に切り換えことを第２の切換部に指示する第２の切換信号を生成する遅延部をさらに含むことを特徴とする請求項１〜４のいずれか１つに記載のコンパレータ回路。
6. 前記遅延部は、第１の切換信号を前記予め定める時間遅延させた信号を第２の切換信号とする遅延回路であることを特徴とする請求項５に記載のコンパレータ回路。
7. 前記遅延部は、入力電圧が、前記予め定める範囲より広い予め定める第２の範囲であって、前記予め定める範囲と予め定める第２の範囲との差が前記予め定める時間に対応する電圧差である第２の範囲内の電圧から予め定める第２の範囲外の電圧に変化したとき、第２の切換信号を第２の切換部に指示することを特徴とする請求項５に記載のコンパレータ回路。
8. 前記制御部は、
   入力電圧が前記予め定める範囲内の電圧から前記予め定める範囲外の電圧に変化したとき、切換部によって、前記一部の入力回路素子および前記一部の出力回路素子に電源からの電流を供給する状態に切り換え、
   入力電圧が、前記予め定める範囲より広い予め定める第２の範囲であって、前記予め定める範囲と予め定める第２の範囲との差が前記予め定める時間に対応する電位差である第２の範囲内の電圧から予め定める第２の範囲外の電圧に変化したとき、前記一部の出力回路素子のうち最終段の回路素子が接続される回路素子の出力信号を記憶し、記憶した信号に応じた出力電圧の出力信号を出力端子から出力させることを特徴とする請求項１〜４のいずれか１つに記載のコンパレータ回路。
9. 請求項１〜８に記載のいずれか１つのコンパレータ回路を備えていることを特徴とする電子機器。

Images