JP7413082B2 - 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム - Google Patents
監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム Download PDFInfo
- Publication number
- JP7413082B2 JP7413082B2 JP2020034618A JP2020034618A JP7413082B2 JP 7413082 B2 JP7413082 B2 JP 7413082B2 JP 2020034618 A JP2020034618 A JP 2020034618A JP 2020034618 A JP2020034618 A JP 2020034618A JP 7413082 B2 JP7413082 B2 JP 7413082B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- circuit
- reset
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 title claims description 93
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 49
- 238000003672 processing method Methods 0.000 title description 5
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Description
特許文献1には、関連する技術として、電源電圧を監視する装置に関する技術が開示されている。
特許文献2には、電池に対する負荷の稼働状況に応じて2通りのしきい値を設けることによって、電池交換時期の早期誤判定を防止する技術が開示されている。
特許文献3には、関連する技術として、減圧信号に応じて分圧回路の出力電圧を変更する制御回路を用いる燃料噴射装置に関する技術が開示されている。
一般的には、最低動作電圧の異なる複数の回路が存在する場合、リセット回路がリセット信号を出力するか否かを判定するための値は、複数の回路の最低動作電圧のうち最も高い最低動作電圧を基準に設定される。
そのため、最低動作電圧の異なる複数の装置を備えるシステムにおいてリセット回路を用いる場合、システムの起動完了後に動作すればよく、システムの起動中には動作しなくてもよい装置の最低動作電圧を基準にリセット回路がリセット信号を出力する可能性がある。この場合、システムの起動中に望まないリセット信号がリセット回路から出力され、動作しなくなった装置と連携していた装置に望まないリセットが掛かってしまう可能性がある。
そこで、最低動作電圧の異なる複数の装置を備えるシステムにおいて、無駄なリセット信号の生成を抑制することのできる技術が求められている。
本発明の第1実施形態によるリセット監視システム1について説明する。
本発明の第1実施形態によるリセット監視システム1は、図1に示すように、制御信号生成回路10、リセット回路20、信号処理回路30、監視電圧閾値切替回路40を備える。リセット監視システム1は、リセット監視システム1の起動中にリセット回路20が受ける電圧と、リセット監視システム1の起動完了後にリセット回路20が受ける電圧とを切り替えるシステムである。リセット監視システム1の起動中とは、後述するトランジスタ406がオフ状態の期間のことである。また、リセット監視システム1の起動完了後とは、後述するトランジスタ406がオン状態になった後の期間のことである。
なお、本発明の第1実施形態では、リセット監視システム1の起動中において、制御信号生成回路10の出力端子は、高インピーダンスであるものとする。
例えば、リセット回路20は、電圧Vsenseが特定値Vth未満となったと判定した場合に、リセット信号を出力する。特定値Vthは、リセット回路20がリセット信号を出力するか否かを判定するためのしきい値である。
なお、本発明の第1実施形態におけるリセット信号は、図2に示す例の場合、Lowレベルの信号を指す。したがって、本発明の第1実施形態において、図2に示す例の場合、Highレベルの信号は、リセット信号の停止を示す。
第1抵抗401、第2抵抗402、第3抵抗403、第4抵抗404、第5抵抗405のそれぞれは、第1端子と第2端子とを有する。トランジスタ406は、第1端子と第2端子と第3端子とを有する。
第4抵抗404及び第5抵抗405は、トランジスタ406のオン状態とオフ状態とが切り替わる制御信号のレベルを決定する抵抗である。
また、第4抵抗404は、リセット監視システム1の起動中に、トランジスタ406をオフ状態にするための抵抗である。例えば、トランジスタ406がNPN接合のバイポーラトランジスタである場合、第4抵抗404は、トランジスタ406のベース端子をエミッタ端子にプルダウンしてトランジスタ406をオフ状態にするプルダウン抵抗の役割を果たす。この第4抵抗404が存在しない場合、トランジスタ406のベース電流は一般的に小さいため、トランジスタ406のベース端子の電位は制御信号生成回路10の出力電圧がほぼそのまま印加される。そして、この状態で、トランジスタ406のベース電流にノイズが重畳されると、制御信号生成回路10としてはトランジスタ406をオフ状態にする電圧を出力しているにも関わらず、そのノイズの影響によって、トランジスタ406がオン状態になる可能性がある。第4抵抗404は、このようなノイズなどの影響によってトランジスタ406がオン状態になる可能性をできるだけ低減するための抵抗である。
具体的には、トランジスタ406の第2端子とトランジスタ406の第3端子との間の電圧が所定のしきい値以上になった場合に、トランジスタ406はオン状態になる。この場合、第3抵抗403の第1端子と第3抵抗403の第2端子との間は、短絡状態になる。トランジスタ406がバイポーラトランジスタである場合、トランジスタ406の第2端子はベースであり、トランジスタ406の第3端子はエミッタである。また、トランジスタ406がFETである場合、トランジスタ406の第2端子はゲートであり、トランジスタ406の第3端子はソースである。
また、具体的には、トランジスタ406の第2端子とトランジスタ406の第3端子との間の電圧が所定のしきい値未満になった場合に、トランジスタ406はオフ状態になる。この場合、第3抵抗403の第1端子と第3抵抗403の第2端子との間は、開放状態になる。
また、リセット監視システム1では、図2に示すように、リセット監視システム1の起動完了後には、電源Vccの電圧VINが信号処理回路30の最低動作電圧V30min未満である場合、リセット回路20はリセット信号を出力する。また、リセット監視システム1の起動完了後には、電源Vccの電圧VINが信号処理回路30の最低動作電圧V30min以上である場合、リセット回路20はリセット信号の出力を停止するように設定されることが望まれる。
そのため、抵抗値R1と抵抗値R2は、電源Vccの電圧VINが制御信号生成回路10の最低動作電圧V10minに等しいときに、電圧VIN×R2/(R1+R2)が特定値Vthを超えるように決定すればよい。また、抵抗値R3は、電源Vccの電圧VINが信号処理回路30の最低動作電圧V30minに等しいときに、電圧VIN×(R2+R3)/(R1+R2+R3)が特定値Vthを超えるように、決定した抵抗値R1と抵抗値R2を用いて決定すればよい。
電源Vccの電圧が時刻t1に0ボルトから電圧VINまで立ち上がる。電源Vccの電圧がV10min以上になると、制御信号生成回路10は、動作を開始する。
この場合、電圧Vsenseは、電源Vccの電圧変動に連動して、時刻t2においてVIN×(R2+R3)/(R1+R2+R3)から低下を開始する。また、電圧Vsenseは、電源Vccの電圧変動に連動して、時刻t3から上昇を開始して、時刻t4において再びVIN×(R2+R3)/(R1+R2+R3)まで上昇する。そのため、時刻t2から時刻t5の期間において、電圧Vsenseは、特定値Vth以上である。したがって、リセット回路20は、時刻t2から時刻t4の期間に、Highレベルの電圧を出力する(すなわち、リセット信号の出力を停止する)。
この場合、電圧Vsenseは、電源Vccの電圧変動に連動して、時刻t5においてVIN×(R2+R3)/(R1+R2+R3)から低下を開始する。そして、電圧Vsenseは、時刻t6に特定値Vth未満となり、時刻t7まで低下し続ける。また、電圧Vsenseは、電源Vccの電圧変動に連動して、時刻t7から上昇を開始して、時刻t8に特定値Vthとなり、時刻t9において再びVIN×(R2+R3)/(R1+R2+R3)まで上昇する。したがって、リセット回路20は、時刻t6から時刻t8の期間に、Lowレベルの電圧を出力する(すなわち、リセット信号を出力する)。
この場合、電圧Vsenseは、電源Vccの電圧変動に連動して、時刻t11においてVIN×R2/(R1+R2)から低下を開始する。そして、電圧Vsenseは、時刻t12に特定値Vth未満となり、時刻t13まで低下し続ける。また、電圧Vsenseは、電源Vccの電圧変動に連動して、時刻t13から上昇を開始して、時刻t14に特定値Vthとなり、時刻t15において再びVIN×R2/(R1+R2)まで上昇する。したがって、リセット回路20は、時刻t12から時刻t14の期間に、Lowレベルの電圧を出力する(すなわち、リセット信号を出力する)。
本発明の第1実施形態によるリセット監視システム1において、監視電圧閾値切替回路40は、第1抵抗401、第2抵抗402、第3抵抗403、第4抵抗404、第5抵抗405、トランジスタ406を備える。第1抵抗401、第2抵抗402、第3抵抗403、第4抵抗404、第5抵抗405のそれぞれは、第1端子と第2端子とを有する。トランジスタ406は、第1端子と第2端子と第3端子とを有する。第1抵抗401の第2端子は、第2抵抗402の第1端子に接続される。第2抵抗402の第2端子は、第3抵抗403の第1端子とトランジスタ406の第1端子とに接続される。第3抵抗403の第2端子は、第4抵抗404の第2端子とトランジスタ406の第3端子とに接続される。第4抵抗404の第1端子は、第5抵抗405の第2端子とトランジスタ406の第2端子とに接続される。第1抵抗401の第1端子は、電源Vccに接続される端子である。第3抵抗403の第2端子は、基準電位GNDに接続される端子である。第5抵抗405の第1端子は、制御信号を受ける端子である。第1抵抗401の第2端子は、電圧Vsenseを出力する端子である。
本発明の第2実施形態によるリセット監視システム1aについて説明する。
本発明の第2実施形態によるリセット監視システム1aは、図4に示すように、制御信号生成回路10a、リセット回路20、信号処理回路30、監視電圧閾値切替回路40、バッファ回路50を備える。リセット監視システム1aは、本発明の第1実施形態によるリセット監視システム1の制御信号生成回路10を制御信号生成回路10aに置き換え、制御信号生成回路10aと監視電圧閾値切替回路40の間にバッファ回路50を備えるシステムである。
本発明の第1実施形態による制御信号生成回路10の出力端子は、リセット監視システム1の起動中において、高インピーダンスであるものとした。しかしながら、実際の制御信号生成回路の出力端子は、制御信号生成回路10aの出力端子のように、プルアップ抵抗やプルダウン抵抗などが接続される場合があり、高インピーダンスでない可能性がある。
このバッファ回路50によって、制御信号生成回路10aの出力端子からバッファ回路50を介して出力される制御信号を、本発明の第1実施形態による制御信号生成回路10の出力端子から出力される制御信号と同様に扱うことができるようになる。
本発明の第2実施形態によるリセット監視システム1aは、制御信号生成回路10aの出力端子のインピーダンスを、高インピーダンスに変換するバッファ回路50を備える。バッファ回路50は、制御信号生成回路10aが生成した制御信号を監視電圧閾値切替回路40に出力する。
こうすることにより、制御信号生成回路10aの出力端子が高インピーダンスでない場合であっても、第4抵抗404及び第5抵抗405によって、トランジスタ406のオン状態とオフ状態とが切り替わる制御信号のレベルを決定することができる。また、第4抵抗404によって、制御信号生成回路10aの出力端子が高インピーダンスでない場合であっても、リセット監視システム1の起動中に、トランジスタ406をオフ状態にすることができる。
第1抵抗401、第2抵抗402、第3抵抗403、第4抵抗404、第5抵抗405のそれぞれは、第1端子と第2端子とを有する。トランジスタ406は、第1端子と第2端子と第3端子とを有する。
このように監視電圧閾値切替回路40を構成することによって、システムの起動中に、電源の電圧がシステムの起動完了後に動作しなければならない回路の最低動作電圧未満となった場合であっても、リセット回路は、リセット信号を出力しない。
図6は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図6に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の制御信号生成回路10、10a、リセット回路20、信号処理回路30、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10、10a・・・制御信号生成回路
20・・・リセット回路
30・・・信号処理回路
40・・・監視電圧閾値切替回路
401・・・第1抵抗
402・・・第2抵抗
403・・・第3抵抗
404・・・第4抵抗
405・・・第5抵抗
Claims (3)
- システム起動中に動作しなければならない回路であって制御信号を生成する制御信号生成回路と、
システムの起動完了後に動作しなければならない回路であって信号処理を行う信号処理回路と、
リセット信号を出力するか否かを制御する回路であるリセット回路と、
該リセット回路に電圧Vsenseを出力する監視電圧閾値切替回路とを備えたリセット監視システムであって、
前記監視電圧閾値切替回路は、
第1端子と第2端子とを有して抵抗値がR1である第1抵抗と、
第1端子と第2端子とを有して抵抗値がR2である第2抵抗と、
第1端子と第2端子とを有して抵抗値がR3である第3抵抗と、
第1端子と第2端子とを有する第4抵抗と、
第1端子と第2端子とを有する第5抵抗と、
第1端子と第2端子(ベース又はゲート)と第3端子(エミッタ又はソース)とを有するトランジスタと、
を備え、
前記第1抵抗の前記第1端子は、電圧がVINである電源Vccに接続され、
前記第1抵抗の前記第2端子は、前記第2抵抗の前記第1端子に接続され、且つ前記リセット回路に前記電圧Vsenseを出力し、
前記第2抵抗の前記第2端子は、前記第3抵抗の前記第1端子と前記トランジスタの前記第1端子とに接続され、
前記第3抵抗の前記第2端子は、前記第4抵抗の前記第2端子と前記トランジスタの前記第3端子とに接続され、
前記第4抵抗の前記第1端子は、前記第5抵抗の前記第2端子と前記トランジスタの前記第2端子とに接続され、
前記第5抵抗の前記第1端子は、前記制御信号生成回路からの制御信号を受ける端子であり、
前記システムが起動中の場合には、前記トランジスタがオフとなって前記第3抵抗の前記第1端子と前記第3抵抗の前記第2端子との間が開放状態となり、「電圧VIN×(R2+R3)/(R1+R2+R3)」を前記電圧Vsenseとして前記リセット回路に出力し、且つ、前記制御信号生成回路の最低動作電圧を特定値Vthとし、前記電圧Vsenseが前記特定値Vth未満の期間に前記リセット回路はリセット信号を出力し、
前記システムが起動完了後の場合には、前記トランジスタがオンとなって前記第3抵抗の前記第1端子と前記第3抵抗の前記第2端子との間が短絡状態となり、「電圧VIN×R2/(R1+R2)」を前記電圧Vsenseとして前記リセット回路に出力し、且つ、前記信号処理回路の最低動作電圧を特定値Vthとし、前記電圧Vsenseが前記特定値Vth未満の期間に前記リセット回路はリセット信号を出力し、
前記システムは最低動作電圧の異なる複数の装置を備え、前記特定値Vthは最低動作電圧の異なる複数の回路が存在する場合に最も高い最低動作電圧を基準に設定されている
リセット監視システム。 - 第1端子と第2端子とを有するバッファ回路、
を備え、
前記バッファ回路の前記第2端子は、高インピーダンスであり、前記第5抵抗の前記第1端子に接続され、
前記第5抵抗の前記第1端子は、前記バッファ回路を介して前記制御信号を受ける、
請求項1に記載のリセット監視システム。 - 前記バッファ回路は、
スリーステートバッファ回路である、
請求項2に記載のリセット監視システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020034618A JP7413082B2 (ja) | 2020-03-02 | 2020-03-02 | 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020034618A JP7413082B2 (ja) | 2020-03-02 | 2020-03-02 | 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021141354A JP2021141354A (ja) | 2021-09-16 |
JP7413082B2 true JP7413082B2 (ja) | 2024-01-15 |
Family
ID=77669075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020034618A Active JP7413082B2 (ja) | 2020-03-02 | 2020-03-02 | 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7413082B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012205310A (ja) | 2011-03-24 | 2012-10-22 | Freescale Semiconductor Inc | 選択可能閾値リセット回路 |
-
2020
- 2020-03-02 JP JP2020034618A patent/JP7413082B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012205310A (ja) | 2011-03-24 | 2012-10-22 | Freescale Semiconductor Inc | 選択可能閾値リセット回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2021141354A (ja) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9244515B2 (en) | Semiconductor device comprising delay monitor and discrete supply switches | |
JPH0950350A (ja) | 記憶装置 | |
JP3604991B2 (ja) | 低電源電圧検知回路 | |
US8644103B2 (en) | Circuits, systems, and methods for reducing simultaneous switching output noise, power noise, or combinations thereof | |
JP7413082B2 (ja) | 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム | |
JP4020680B2 (ja) | 半導体集積回路 | |
JP4896472B2 (ja) | パワーオンリセット回路 | |
CN113050749B (zh) | 电压发生电路及包括该电压发生电路的半导体电路 | |
JP5193806B2 (ja) | コンパレータ回路および電子機器 | |
JP6419024B2 (ja) | 電源回路及び車載用電源システム | |
JP7222197B2 (ja) | スレーブ通信装置およびマスタ通信装置 | |
US8649237B2 (en) | Power-up signal generation circuit | |
US20070097587A1 (en) | Inductive load drive device and drive method | |
JP6874974B2 (ja) | 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム | |
US9753515B2 (en) | Anti-deadlock circuit for voltage regulator and associated power system | |
JP7388759B2 (ja) | 電源システム、処理方法、およびプログラム | |
JP6066872B2 (ja) | ディスク装置 | |
JP7164208B2 (ja) | 電源システム、及び処理方法 | |
US11955963B2 (en) | Output driving circuit for generating output voltage based on plurality of bias voltages and operating method thereof | |
KR20100089547A (ko) | 내부 전압을 발생하는 반도체 장치 및 그 장치를 포함하는 메모리 시스템 장치 | |
KR100583834B1 (ko) | 논 파워다운 모드에서 전류 소모 감소를 위한 반도체 메모리 장치 및 상기 메모리 장치를 이용한 메모리 시스템 | |
JP5695538B2 (ja) | 半導体装置 | |
JP2004079119A (ja) | 半導体記憶装置 | |
US20040250143A1 (en) | Microcomputer having power supply circuit switching low pass filter | |
CN116414207A (zh) | 数据保持电路和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221026 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7413082 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |