JP7388759B2 - 電源システム、処理方法、およびプログラム - Google Patents

電源システム、処理方法、およびプログラム Download PDF

Info

Publication number
JP7388759B2
JP7388759B2 JP2022042137A JP2022042137A JP7388759B2 JP 7388759 B2 JP7388759 B2 JP 7388759B2 JP 2022042137 A JP2022042137 A JP 2022042137A JP 2022042137 A JP2022042137 A JP 2022042137A JP 7388759 B2 JP7388759 B2 JP 7388759B2
Authority
JP
Japan
Prior art keywords
power supply
discharge circuits
selection
control signal
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022042137A
Other languages
English (en)
Other versions
JP2023136458A (ja
Inventor
徹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2022042137A priority Critical patent/JP7388759B2/ja
Publication of JP2023136458A publication Critical patent/JP2023136458A/ja
Application granted granted Critical
Publication of JP7388759B2 publication Critical patent/JP7388759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

本開示は、電源システム、処理方法、およびプログラムに関する。
近年、多くの分野において電気を使用する装置やシステムが使用されている。そのような装置やシステムでは、安定した複数の異なる電圧を供給する電源システムが使用される場合がある。特許文献１には、関連する技術として、複数のノードに蓄積されている電荷を放電させる技術が開示されている。
特開２０１８－０８５８５９号公報
ところで、特許文献１に記載の技術を用いて複数のノードに蓄積されている電荷を放電させる場合、複数のノードに蓄積されている電荷を所望の順に放電させることは困難である。
そこで、電源システムにおいて、複数のノードに蓄積されている電荷を所望の順に放電させることのできる技術が求められている。
本開示の各態様は、上記の課題を解決することのできる電源システム、処理方法、およびプログラムを提供することを目的の１つとしている。
上記目的を達成するために、本開示の一態様によれば、電源システムは、電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる複数の放電回路と、前記複数の放電回路を所望の順に動作させる制御信号を生成し、生成した前記制御信号を前記複数の放電回路それぞれに出力する制御手段と、複数の前記所望の順と、複数の選択メニューとの対応関係に基づいて、選択された選択メニューに応じた選択信号を前記制御手段に出力する受付手段と、を備える。
上記目的を達成するために、本開示の別の態様によれば、処理方法は、電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる複数の放電回路を備える電源システムが行う処理方法であって、前記複数の放電回路を所望の順に動作させる制御信号を生成することと、生成した前記制御信号を前記複数の放電回路それぞれに出力することと、複数の前記所望の順と、複数の選択メニューとの対応関係に基づいて、選択された選択メニューに応じた選択信号を出力することと、を含む。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる複数の放電回路を備える電源システムが備えるコンピュータに、前記複数の放電回路を所望の順に動作させる制御信号を生成することと、生成した前記制御信号を前記複数の放電回路それぞれに出力することと、複数の前記所望の順と、複数の選択メニューとの対応関係に基づいて、選択された選択メニューに応じた選択信号を出力することと、を実行させる。
本開示の各態様によれば、電源システムにおいて、複数のノードに蓄積されている電荷を所望の順に放電させることができる。
本開示の一実施形態によるレギュレータシステムの構成の一例を示す図である。 本開示の一実施形態による受付部が表示する選択メニューの一例を示す図である。 本開示の一実施形態による受付部が出力する信号と放電回路の動作開始順との対応関係の一例を示す図である。 本開示の一実施形態による放電回路の構成の一例を示す図である。 本開示の一実施形態によるレギュレータシステムの処理フローの一例を示す図である。 本開示の一実施形態における放電回路の制御信号の一例を示す図である。 本開示の別の実施形態による放電回路の構成の一例を示す図である。 本開示の実施形態によるレギュレータシステムの最小構成を示す図である。 本開示の実施形態による最小構成のレギュレータシステムの処理フローの一例を示す図である。 少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
図１は、本開示の一実施形態によるレギュレータシステム１（電源システムの一例）の構成の一例を示す図である。レギュレータシステム１は、図１に示すように、電源装置１０、電力源２０、受付部３０（受付手段の一例）、電源装置４０ａ、４０ｂ、キャパシタ５０ａ、５０ｂ、５０ｃ、放電回路６０ａ、６０ｂ、６０ｃを備える。
電源装置１０は、図１に示すように、電源回路１０１、制御部１０２（制御手段の一例）、および外部電圧管理部１０３を備える。電源回路１０１は、Ｖｉｎ端子から入力される電圧から所定の電圧Ｖｏｕｔ１を生成する。そして、電源回路１０１は、生成した電圧Ｖｏｕｔ１をＶｏｕｔ端子から出力する。電源回路１０１は、ＦＢ（ＦｅｅｄＢａｃｋ）処理回路１０１ａを備える。
ＦＢ処理回路１０１ａは、ＦＢ端子にフィードバックされたＶｏｕｔ端子の電圧Ｖｏｕｔ１に基づいて、Ｖｏｕｔ端子における電圧Ｖｏｕｔ１を所望の一定の電圧となるように電源回路１０１を制御する。具体的には、ＦＢ処理回路１０１ａは、ＦＢ端子にフィードバックされた電圧Ｖｏｕｔ１が所望の一定の電圧よりも高い場合、電源回路１０１に現在の出力よりも低い電圧を生成させる。また、ＦＢ処理回路１０１ａは、ＦＢ端子にフィードバックされた電圧Ｖｏｕｔ１が所望の一定の電圧よりも低い場合、電源回路１０１に現在の出力よりも高い電圧を生成させる。
制御部１０２は、受付部３０から入力される後述する信号ＳＥＬ１（選択信号の一例）、信号ＳＥＬ２（選択信号の一例）、信号ＳＥＬ３（選択信号の一例）に基づいて、放電回路６０ａ、６０ｂ、６０ｃの動作状態（すなわち、オン状態とオフ状態との間の遷移）を制御する制御信号を生成する。制御部１０２は、生成した制御信号を、Ｓｏｕｔ１端子、Ｓｏｕｔ２端子、Ｓｏｕｔ３端子を介して、放電回路６０ａ、６０ｂ、６０ｃのそれぞれに出力する。
外部電圧管理部１０３は、電源装置１０の外部で生成された電圧を管理する。例えば、外部電圧管理部１０３は、ＥＸＴ１端子およびＥＸＴ２端子のそれぞれにおける電圧を検出し、時刻と、その時刻におけるＥＸＴ１端子およびＥＸＴ２端子のそれぞれにおける電圧との対応関係を履歴データとして記憶する。
電力源２０は、電源装置１０の入力電圧を含む電力を、電源装置１０に供給する。受付部３０は、放電回路６０ａ、６０ｂ、６０ｃの動作を開始させる順番を受け付ける。図２は、本開示の一実施形態による受付部３０が表示する選択メニューの一例を示す図である。例えば、受付部３０がタッチパネルの機能を有するディスプレイであり、図２に示す選択メニューを表示したとする。ユーザは、所望の動作順に対応した選択メニューである選択１、選択２、選択３、選択４、選択５、選択６の中から１つを選択する操作（例えば、選択メニューをタッチする操作）をタッチパネルに対して行う。なお、図２に示す例では、放電回路６０ａ、６０ｂ、６０ｃの順に動作を開始させたい場合、ユーザは選択１を選択する操作を行えばよい。また、放電回路６０ａ、６０ｃ、６０ｂの順に動作を開始させたい場合、ユーザは選択２を選択する操作を行えばよい。また、放電回路６０ｂ、６０ａ、６０ｃの順に動作を開始させたい場合、ユーザは選択３を選択する操作を行えばよい。また、放電回路６０ｃ、６０ａ、６０ｂの順に動作を開始させたい場合、ユーザは選択４を選択する操作を行えばよい。また、放電回路６０ｂ、６０ｃ、６０ａの順に動作を開始させたい場合、ユーザは選択５を選択する操作を行えばよい。また、放電回路６０ｃ、６０ｂ、６０ａの順に動作を開始させたい場合、ユーザは選択６を選択する操作を行えばよい。
図３は、本開示の一実施形態による受付部３０が出力する信号と放電回路６０ａ、６０ｂ、６０ｃの動作開始順との対応関係の一例を示す図である。ユーザにより、選択メニューの中から１つを選択する操作が行われると、受付部３０は、その選択に応じた信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３を、電源装置１０のＳｉｎ１端子、Ｓｉｎ２端子、Ｓｉｎ３端子のそれぞれに出力する。例えば、受付部３０が出力する信号と放電回路６０ａ、６０ｂ、６０ｃの動作開始順とが図３に示す対応関係がある場合、ユーザが選択１を選択した場合には、受付部３０は、信号ＳＥＬ１としてＬｏｗレベルの信号、信号ＳＥＬ２としてＬｏｗレベルの信号、信号ＳＥＬ３としてＬｏｗレベルの信号を電源装置１０に出力する。また、ユーザが選択２を選択した場合には、受付部３０は、信号ＳＥＬ１としてＬｏｗレベルの信号、信号ＳＥＬ２としてＬｏｗレベルの信号、信号ＳＥＬ３としてＨｉｇｈレベルの信号を電源装置１０に出力する。また、ユーザが選択３を選択した場合には、受付部３０は、信号ＳＥＬ１としてＬｏｗレベルの信号、信号ＳＥＬ２としてＨｉｇｈレベルの信号、信号ＳＥＬ３としてＬｏｗレベルの信号を電源装置１０に出力する。また、ユーザが選択４を選択した場合には、受付部３０は、信号ＳＥＬ１としてＬｏｗレベルの信号、信号ＳＥＬ２としてＨｉｇｈレベルの信号、信号ＳＥＬ３としてＨｉｇｈレベルの信号を電源装置１０に出力する。また、ユーザが選択５を選択した場合には、受付部３０は、信号ＳＥＬ１としてＨｉｇｈレベルの信号、信号ＳＥＬ２としてＬｏｗレベルの信号、信号ＳＥＬ３としてＬｏｗレベルの信号を電源装置１０に出力する。また、ユーザが選択６を選択した場合には、受付部３０は、信号ＳＥＬ１としてＨｉｇｈレベルの信号、信号ＳＥＬ２としてＬｏｗレベルの信号、信号ＳＥＬ３としてＨｉｇｈレベルの信号を電源装置１０に出力する。
電源装置４０ａ、４０ｂのそれぞれは、電源装置１０の外部に存在する。電源装置４０ａは、電圧Ｖｏｕｔ２を生成し、生成した電圧Ｖｏｕｔ２を出力する。また、電源装置４０ｂは、電圧Ｖｏｕｔ３を生成し、生成した電圧Ｖｏｕｔ３を出力する。電源装置４０ａの出力端子は、電源装置１０のＥＸＴ１端子に接続される。電源装置４０ｂの出力端子は、電源装置１０のＥＸＴ２端子に接続される。
キャパシタ５０ａは、電源装置１０が出力する電圧Ｖｏｕｔ１を平滑化する。キャパシタ５０ｂは、電源装置４０ａが出力する電圧Ｖｏｕｔ２を平滑化する。キャパシタ５０ｃは、電源装置４０ｂが出力する電圧Ｖｏｕｔ３を平滑化する。
放電回路６０ａは、電源装置１０が動作を停止した場合に、電源装置１０のＶｏｕｔ端子におけるノードの電荷を放電させる。これにより、電源装置１０のＶｏｕｔ端子の電圧Ｖｏｕｔ１を０ボルトへ早急に低下させることができる。なお、電源装置１０のＶｏｕｔ端子におけるノードの主な電荷は、キャパシタ５０ａが蓄積している電荷である。
放電回路６０ｂは、電源装置４０ａが動作を停止した場合に、電源装置４０ａの出力端子におけるノードの電荷を放電させる。これにより、電源装置４０ａの出力端子の電圧Ｖｏｕｔ２を０ボルトへ早急に低下させることができる。なお、電源装置４０ａの出力端子におけるノードの主な電荷は、キャパシタ５０ｂが蓄積している電荷である。
放電回路６０ｃは、電源装置４０ｂが動作を停止した場合に、電源装置４０ｂの出力端子におけるノードの電荷を放電させる。これにより、電源装置４０ｂの出力端子の電圧Ｖｏｕｔ３を０ボルトへ早急に低下させることができる。なお、電源装置４０ｂの出力端子におけるノードの主な電荷は、キャパシタ５０ｃが蓄積している電荷である。以下、放電回路６０ａ、６０ｂ、６０ｃを総称して、放電回路６０という。
図４は、本開示の一実施形態による放電回路６０の構成の一例を示す図である。放電回路６０のそれぞれは、図４に示すように、ＰＭＯＳＦＥＴ（Ｐ－ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）６０１、抵抗６０２、６０３を備える。ＰＭＯＳＦＥＴ６０１のソースは、抵抗６０２の第１端子に接続される。ＰＭＯＳＦＥＴ６０１のゲートは、抵抗６０２の第２端子に接続される。ＰＭＯＳＦＥＴ６０１のドレインは、抵抗６０３の第１端子に接続される。抵抗６０３の第２端子は、グラウンドＧＮＤに接続される。
放電回路６０ａのＰＭＯＳＦＥＴ６０１のソースは、電源装置１０のＶｏｕｔ端子に接続される。また、放電回路６０ａのＰＭＯＳＦＥＴ６０１のゲートは、Ｓｏｕｔ１端子に接続される。また、放電回路６０ｂのＰＭＯＳＦＥＴ６０１のソースは、電源装置４０ａの出力端子に接続される。また、放電回路６０ｂのＰＭＯＳＦＥＴ６０１のゲートは、Ｓｏｕｔ２端子に接続される。また、放電回路６０ｃのＰＭＯＳＦＥＴ６０１のソースは、電源装置４０ｂの出力端子に接続される。また、放電回路６０ｃのＰＭＯＳＦＥＴ６０１のゲートは、Ｓｏｕｔ３端子に接続される。
放電回路６０ａのＰＭＯＳＦＥＴ６０１のゲートにＬｏｗレベルの電圧が印加された場合、ＰＭＯＳＦＥＴ６０１がオン状態になり放電回路６０ａは動作を開始する。すなわち、放電回路６０ａは、放電を開始する。また、放電回路６０ｂのＰＭＯＳＦＥＴ６０１のゲートにＬｏｗレベルの電圧が印加された場合、放電回路６０ｂは動作を開始する。すなわち、放電回路６０ｂは、放電を開始する。また、放電回路６０ｃのＰＭＯＳＦＥＴ６０１のゲートにＬｏｗレベルの電圧が印加された場合、放電回路６０ｃは動作を開始する。すなわち、放電回路６０ｃは、放電を開始する。なお、抵抗６０２は、ＰＭＯＳＦＥＴ６０１のゲートにＬｏｗレベル以外の電圧（オープン状態も含む）が印加された場合に、ＰＭＯＳＦＥＴ６０１をオフ状態にするためのプルアップ抵抗である。また、抵抗６０３は、ＰＭＯＳＦＥＴ６０１がオン状態の場合（すなわち、放電時）に流す電流を制限するための抵抗である。
次に、本開示の一実施形態によるレギュレータシステム１が行う処理について説明する。図５は、本開示の一実施形態によるレギュレータシステム１の処理フローの一例を示す図である。ここでは、電源装置１０、電源装置４０ａ、４０ｂのそれぞれは、誤差の範囲内で同時に電圧の出力を停止するものとする。例えば、図示しない上位制御装置が電源装置１０、電源装置４０ａ、４０ｂの電圧の出力の開始および停止を制御すればよい。また、受付部３０は、電源装置１０、電源装置４０ａ、４０ｂのそれぞれが電圧の出力を停止する前に、ユーザによる操作により選択された選択メニューに対応する信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３を制御部１０２に出力しているものとする。
電源回路１０１が動作を停止すると、制御部１０２は、その動作の停止に応じて、受付部３０が出力した信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３に基づいて、放電回路６０ａ、６０ｂ、６０ｃの動作状態（すなわち、オン状態とオフ状態との間の遷移）を制御する制御信号を生成する（ステップＳ１）。図６は、本開示の一実施形態における放電回路６０の制御信号の一例を示す図である。例えば、受付部３０が信号ＳＥＬ１としてＬｏｗレベルの信号、信号ＳＥＬ２としてＬｏｗレベルの信号、信号ＳＥＬ３としてＬｏｗレベルの信号を電源装置１０に出力した場合、制御部１０２は、電源回路１０１の動作の停止に応じて、放電回路６０ａを１番目に動作させ、放電回路６０ｂを２番目に動作させ、放電回路６０ｃを３番目に動作させる図６に示す制御信号を生成する。そして、制御部１０２は、生成した制御信号を、Ｓｏｕｔ１端子、Ｓｏｕｔ２端子、Ｓｏｕｔ３端子を介して、放電回路６０ａ、６０ｂ、６０ｃのそれぞれに出力する。
放電回路６０ａ、６０ｂ、６０ｃのそれぞれは、制御部１０２が生成した制御信号に基づいて、動作を開始する（ステップＳ２）。例えば、制御部１０２が生成した制御信号が、図６に示す制御信号である場合、放電回路６０ａが１番目に動作を開始し、放電回路６０ｂが２番目に動作を開始し、放電回路６０ｃが３番目に動作を開始する。
なお、放電回路６０ａ、６０ｂ、６０ｃが動作を開始する順番は、電源装置１０のＶｏｕｔ端子におけるノード、電源装置４０ａの出力端子におけるノード、電源装置４０ｂの出力端子におけるノードの３つのうち電圧の高い順または電圧の低い順の放電することが望ましい。
（利点）
以上、本開示の一実施形態によるレギュレータシステム１について説明した。レギュレータシステム１において、複数の放電回路６０は、電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる。制御部１０２は、前記複数の放電回路６０を所望の順に動作させる制御信号を生成し、生成した前記制御信号を前記複数の放電回路６０それぞれに出力する。このレギュレータシステム１により、複数のノードに蓄積されている電荷を所望の順に放電させることができる。
なお、本開示の一実施形態によるレギュレータシステム１では、放電回路６０は、図４に示すような、ＰＭＯＳＦＥＴ６０１、抵抗６０２、６０３から成るものとして説明した。しかしながら、本開示の別の実施形態によるレギュレータシステム１では、放電回路６０は、サイリスタのような制御電圧により動作の開始と停止を制御することのできる制御端子付きダイオードを用いて実現されるものであってもよい。図７は、本開示の別の実施形態による放電回路６０の構成の一例を示す図である。放電回路６０は、図７における（ａ）の部分に示すように、制御端子付きダイオード６０４を備えるものであってもよい。また、放電回路６０は、図７における（ｂ）の部分に示すように、制御端子付きダイオード６０４と、放電時の電流を制限する抵抗６０３とを備えるものであってもよい。
図８は、本開示の実施形態によるレギュレータシステム１の最小構成を示す図である。レギュレータシステム１（電源システムの一例）は、図８に示すように、複数の放電回路６０、および制御部１０２（制御手段の一例）を備える。複数の放電回路６０は、電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる。制御部１０２は、前記複数の放電回路６０を所望の順に動作させる制御信号を生成し、生成した前記制御信号を前記複数の放電回路６０それぞれに出力する。
図９は、本開示の実施形態による最小構成のレギュレータシステム１の処理フローの一例を示す図である。次に、本開示の実施形態による最小構成のレギュレータシステム１の処理について図９を参照して説明する。
複数の放電回路６０は、電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる回路である。制御部１０２は、前記複数の放電回路６０を所望の順に動作させる制御信号を生成し（ステップＳ１０１）、生成した前記制御信号を前記複数の放電回路６０それぞれに出力する（ステップＳ１０２）。
以上、本開示の実施形態による最小構成のレギュレータシステム１について説明した。このレギュレータシステム１により、複数のノードに蓄積されている電荷を所望の順に放電させることができる。
なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
本開示の実施形態について説明したが、上述のレギュレータシステム１、電源装置１０、電源回路１０１、制御部１０２、外部電圧管理部１０３、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図１０は、少なくとも１つの実施形態に係るコンピュータ５の構成を示す概略ブロック図である。コンピュータ５は、図１０に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述のレギュレータシステム１、電源装置１０、電源回路１０１、制御部１０２、外部電圧管理部１０３、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。
本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
１・・・レギュレータシステム
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０、４０ａ、４０ｂ・・・電源装置
２０・・・電力源
３０・・・受付部
５０ａ、５０ｂ、５０ｃ・・・キャパシタ
６０、６０ａ、６０ｂ、６０ｃ・・・放電回路
１０１・・・電源回路
１０１ａ・・・ＦＢ処理回路
１０２・・・制御部
１０３・・・外部電圧管理部
６０１・・・ＰＭＯＳＦＥＴ
６０２、６０３・・・抵抗
６０４・・・制御端子付きダイオード

Claims (5)

  1. 電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる複数の放電回路と、
    前記複数の放電回路を所望の順に動作させる制御信号を生成し、生成した前記制御信号を前記複数の放電回路それぞれに出力する制御手段と、
    複数の前記所望の順と、複数の選択メニューとの対応関係に基づいて、選択された選択メニューに応じた選択信号を前記制御手段に出力する受付手段と、
    を備える電源システム。
  2. 前記複数の放電回路の少なくとも１つは、
    前記制御信号に応じて動作する制御端子付きダイオードを備える、
    請求項１に記載の電源システム。
  3. 前記制御手段は、
    複数の前記所望の順と、複数の前記選択信号との対応関係に基づいて、前記受付手段が出力した選択信号に応じた前記制御信号を生成し、生成した前記制御信号を前記複数の放電回路それぞれに出力する、
    請求項１または請求項２に記載の電源システム。
  4. 電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる複数の放電回路を備える電源システムが行う処理方法であって、
    前記複数の放電回路を所望の順に動作させる制御信号を生成することと、
    生成した前記制御信号を前記複数の放電回路それぞれに出力することと、
    複数の前記所望の順と、複数の選択メニューとの対応関係に基づいて、選択された選択メニューに応じた選択信号を出力することと、
    を含む処理方法。
  5. 電圧が印加される複数のノードに対応し、前記複数のノードの電荷を放電させる複数の放電回路を備える電源システムが備えるコンピュータに、
    前記複数の放電回路を所望の順に動作させる制御信号を生成することと、
    生成した前記制御信号を前記複数の放電回路それぞれに出力することと、
    複数の前記所望の順と、複数の選択メニューとの対応関係に基づいて、選択された選択メニューに応じた選択信号を出力することと、
    を実行させるプログラム。
JP2022042137A 2022-03-17 2022-03-17 電源システム、処理方法、およびプログラム Active JP7388759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022042137A JP7388759B2 (ja) 2022-03-17 2022-03-17 電源システム、処理方法、およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022042137A JP7388759B2 (ja) 2022-03-17 2022-03-17 電源システム、処理方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2023136458A JP2023136458A (ja) 2023-09-29
JP7388759B2 true JP7388759B2 (ja) 2023-11-29

Family

ID=88145785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022042137A Active JP7388759B2 (ja) 2022-03-17 2022-03-17 電源システム、処理方法、およびプログラム

Country Status (1)

Country Link
JP (1) JP7388759B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226863A (ja) 2009-03-23 2010-10-07 Nec Corp 電源制御方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226863A (ja) 2009-03-23 2010-10-07 Nec Corp 電源制御方式

Also Published As

Publication number Publication date
JP2023136458A (ja) 2023-09-29

Similar Documents

Publication Publication Date Title
US9323263B2 (en) Low dropout regulator with hysteretic control
US7598807B2 (en) Differential amplifier circuit, voltage regulator using the differential amplifier circuit, and method for controlling the differential amplifier circuit
CA3033955C (en) Device and method to stabilize a supply voltage
US8046622B2 (en) Dynamically scaling apparatus for a system on chip power voltage
US11699954B2 (en) Multi-phase switching regulator including interleaving circuit and switching regulating method using the same
JP2011193579A (ja) 半導体装置
US7875996B2 (en) Multi-regulator power delivery system for ASIC cores
US7543162B2 (en) CPU frequency regulating circuit
US11404906B1 (en) Power failure protection system for solid state drives
JP7388759B2 (ja) 電源システム、処理方法、およびプログラム
US20090160256A1 (en) Multi-regulator power delivery system for ASIC cores
KR20150105809A (ko) 로드 스위치를 포함하는 제어 회로, 로드 스위치를 포함하는 전자 장치 및 그 스위치 제어 방법
US7603572B2 (en) Voltage stabilizer stabilizing the voltage of a power line wherein power consumption elements are individually activated based on a quantity of currents to be drained
JP2005285163A (ja) 電源回路及び該電源回路を備えた半導体記憶装置
CN112740559A (zh) 具有反馈控制的发送器
JP6419024B2 (ja) 電源回路及び車載用電源システム
EP2223420B1 (en) Multi-regulator power delivery system for asic cores
JP7413082B2 (ja) 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム
JP2019047173A (ja) 半導体装置、信号処理システム、及び信号処理方法
JP2005073437A (ja) 昇圧回路およびそれを用いたブリッジドライバ
JP2008158744A (ja) レギュレータ回路
JP2001337638A (ja) 表示装置
CN116700423A (zh) 一种控制电路电压稳定性的方法及电路
CN110912383A (zh) 基于多个输入电压来输出电压的电子电路
JP2005078141A (ja) 電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231109

R151 Written notification of patent or utility model registration

Ref document number: 7388759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151