JP2005073437A - 昇圧回路およびそれを用いたブリッジドライバ - Google Patents
昇圧回路およびそれを用いたブリッジドライバ Download PDFInfo
- Publication number
- JP2005073437A JP2005073437A JP2003302222A JP2003302222A JP2005073437A JP 2005073437 A JP2005073437 A JP 2005073437A JP 2003302222 A JP2003302222 A JP 2003302222A JP 2003302222 A JP2003302222 A JP 2003302222A JP 2005073437 A JP2005073437 A JP 2005073437A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】 電源からの入力電圧Vinが入力されると共に昇圧用クロック信号CLKAが入力され、入力電圧Vinを所定の出力電圧Voutに昇圧する昇圧部2と、この昇圧部2の出力電圧Voutを抵抗分割し分割電圧Vmを生成する第1の電圧分割回路5と、この第1の分割回路5の電圧出力からグラウンド電位に接続した定電流源6と、電源からの入力電圧Vinを抵抗分割して制御電圧Vconを生成する第2の電圧分割回路7と、分割電圧Vmと前記制御電圧Vconとを比較してその結果を出力する比較部4と、この比較部4からの出力信号Vc及び動作用クロック信号CLK1が入力され、昇圧用クロック信号CLKAを昇圧部2に供給する昇圧制御部3とを有する。
【選択図】 図1
Description
一般に、チャージポンプ方式の電源回路では、コンデンサに充電した電荷を電源からの入力電圧に加算する方式で昇圧を行うため、出力電圧は入力電圧の整数倍に固定される。
従来の昇圧回路91は、入力電圧Vinが入力されると共に昇圧用クロック信号CLKAが入力され、入力電圧Vinを所定の出力電圧Voutに昇圧する昇圧部92と、この昇圧部92の出力電圧Voutを抵抗Rc、抵抗Rsで抵抗分割する電圧分割回路95と、この電圧分割回路95により生成された分割電圧Vmと昇圧回路外部から印加される一定電圧の制御電圧Vconとを比較して、その結果を出力信号Vcとして出力する比較部94と、この比較部94からの出力信号Vc及び動作用クロック信号CLK1が入力され、昇圧用クロック信号CLKAを昇圧部92に供給する昇圧制御部93とを有する構成としている。
Vout = Vcon・(Rs + Rc)/Rs
となり、入力電圧Vinに依存せず、制御電圧Vcon、抵抗Rc、抵抗Rsで決まる一定電圧となる。
上記構成によれば、比較部が昇圧部の出力電圧と電源からの入力電圧とを比較して、その結果を信号出力し、昇圧制御部が動作用クロック信号に従って動作し、比較部からの出力信号に基づく昇圧用クロック信号を昇圧部に供給し、昇圧部がこの昇圧用クロック信号に基づいて電源からの入力電圧を所定の出力電圧に昇圧する。このため、チャージポンプ方式を用いながら電源からの入力電圧に一定の差電圧を加算した電圧を出力電圧として設定することが可能となる。
(第1の実施形態)
本発明の昇圧回路1は、例えばモータ駆動用LSIのドライブ回路に電源を供給するためのものであって、図1に示すように、外部電源入力端子11から入力電圧Vinが入力されると共に昇圧用クロック信号CLKAが入力され、入力電圧Vinを所定の出力電圧Voutに昇圧する昇圧部2と、この昇圧部2の出力電圧Voutを抵抗分割する第1の電圧分割回路5と、この第1の電圧分割回路5から生成された分割電圧Vmからグラウンド電位に接続された定電流源6と、入力電圧Vinを抵抗分割して制御電圧Vconを生成する第2の電圧分割回路7と、第1の電圧分割回路5から生成された分割電圧Vmと第2の電圧分割回路7から生成された制御電圧Vconとを比較して、その結果を出力信号Vcとして出力する比較部4と、この比較部4からの出力信号Vc及び動作用クロック信号CLK1が入力され、昇圧用クロック信号CLKAを昇圧部2に供給する昇圧制御部3とを有する。
図3はチャージポンプ回路30の構成を示しており、電圧入力端子31から入力電圧Vinが入力されると共に、昇圧用クロック信号入力端子32から昇圧用クロック信号CLK3が入力されスイッチング動作を行うハイサイドスイッチ部34及びローサイドスイッチ部35と、それらのスイッチ部34,35のスイッチング動作によって切り替えられる昇圧用フライングコンデンサ36及び出力用コンデンサ37とを有し、これらのコンデンサ36,37を用いて、入力電圧Vinを昇圧し、出力端子33に所定の出力電圧Voutを出力する。
まず、電圧入力端子31に入力電圧Vinが入力され、昇圧用クロック信号入力端子32に”Low”のCLK3信号が入力されると、ハイサイドスイッチ部34及びローサイドスイッチ部35はスイッチング動作によりL側の端子に接続される。したがって、昇圧用フライングコンデンサ36には入力電圧Vinが印加され、電荷が蓄えられる。次に、昇圧用クロック信号入力端子32に”High”のCLK3信号が入力されると、ハイサイドスイッチ部34及びローサイドスイッチ部35はスイッチング動作によりH側の端子に接続される。このとき、昇圧用フライングコンデンサ36と出力用コンデンサ37は電気的に接続され、先の動作で昇圧用フライングコンデンサ36に充電された電荷は出力用コンデンサ37へ送られる。この動作を繰り返すことによって昇圧動作が行われ、適正な昇圧用クロック信号CLK3で昇圧動作を繰り返した場合、出力端子33には出力電圧Voutとして入力電圧Vinの2倍の電圧が生じる。
チャージポンプ方式の昇圧部2は、図3に示すように、入力電圧Vinに対し最大2倍の昇圧を行えるようにしている。これは前述した説明のように、一般にデスクトップパソコンの光ディスクモータ電源電圧である入力電圧Vinが+12ボルト程度であるのに対し、モータ駆動用LSIのドライブ回路電圧として+17ボルト程度を必要とするためである。つまり、出力電圧Voutと入力電圧Vinとの差電圧をVaとすると
Vout = Vin + Va ・・・・・(1)
Va = Vout−Vin = 17ボルト−12ボルト = 5ボルト
となる。
上記定電流源6は、出力電圧Voutを、出力電圧Voutと入力電圧Vinとの差電圧Vaだけ電圧降下させるために接続する。ここで定電流源6の電流量をI0とする。
昇圧動作としては上述した図3のチャージポンプ回路30と同様であり、具体的には、図3に示すように、チャージポンプ回路30には、電圧入力端子31から入力電圧Vinが供給されると共に、昇圧用クロック信号入力端子32から昇圧用クロック信号CLK3が入力され、ハイサイドスイッチ部34及びローサイドスイッチ部35のスイッチング動作により、昇圧用フライングコンデンサ36から出力用コンデンサ37へ電荷が転送される。ここで、適正な昇圧用クロック信号CLK3により昇圧動作を繰り返した場合には、入力電圧Vinが2倍に昇圧された出力電圧Voutが生じる。
第1の電圧分割回路5は出力電圧Voutと分割電圧Vmとの間に接続される抵抗RC1と、分割電圧Vmとグラウンド電位間に接続されるRS1から構成される。分割電圧Vmとグラウンド間には定電流源6が接続されている。抵抗RC1に流れる電流をI1、抵抗RS1に流れる電流をI2とすると、
Vout = RC1 ・ I1 + RS1 ・ I2 ・・・・・(2)
I1 = I0 + I2 ・・・・・(3)
の2式を満たす。また、
Vm = RS1 ・ I2 ・・・・・(4)
である。
Vcon = {RS2/(RC2 + RS2)} ・ Vin・・・・(5)
である。
この比較部4は、例えば図4(a)で示す回路で構成されており、昇圧部2で昇圧された出力電圧Voutを第1の電圧分割回路5により抵抗分割して得られる分割電圧Vmと、電源からの入力電圧Vinを第2の電圧分割回路7により抵抗分割して得られる制御電圧Vconとが入力され、コンパレータ41で両者を比較し、その結果を信号Vconとして出力する。このコンパレータ41の動作は、図4(b)の表に示すように、Vcon > Vmのとき出力信号Vcは”High”となり、Vcon < Vmのとき出力信号Vcは”Low”となる。ここでは周辺回路を省略して示したが、実際には出力Vcの振れを抑えるため、周辺回路により、図4(c)で示すような入出力特性であり、コンパレータ41にヒステリシス幅Vwを持たせている。
Vcon = Vm ・・・・・(6)
である。式(2)から式(6)の関係から
Vout = Vin ・ {RS2(RC1 + RS1)}/{RS1(RC2 +
RS2)}+RC1 ・ I0・・・・・(7)
となる。ここで
RS2(RC1 + RS1) = RS1(RC2 + RS2)
RC1 ・ I0 = Va
となる抵抗RC1、RS1、RC2、RS2および定電流源I0を設定すると、式(7)は、
Vout = Vin + Va ・・・・・(8)
となり、出力電圧Voutには定常状態において入力電圧Vinに差電圧Vaを加えた電圧が出力される。
このとき、式(4)(6)より
Vcon = Vm = RS1 ・ I2 ・・・・・(9)
である。
Vout = Vin + 5 ・・・・・(10)
となる。
まず、図1に示す昇圧回路1に、入力電圧Vin(例えば+12ボルト)、動作用クロック信号CLK1(図6(a)参照)が入力されると、制御電圧Vcon = 2.4ボルトとなる。このとき、昇圧部2は動作していないので出力電圧Voutはゼロボルトである。よって分割電圧Vmもゼロボルトである。従って、比較部4は制御電圧Vconと分割電圧Vmの電圧比較を行い、Vcon > Vmであるので出力信号Vcとして”High”信号を出力する。
次に、Vcon < Vmとなったとき、比較部4の出力信号Vcは”Low”信号に変わる(図6(b)参照)。すると動作用クロック信号CLK1は昇圧制御部3でカットされ昇圧部2の動作は停止する。これにより、出力電圧Voutの上昇は停止し、昇圧部2にある図3に示す出力用コンデンサ37と負荷による放電特性によって出力電圧Voutは徐々に低下し、出力電圧Voutは分割電圧Vmが制御電圧Vconの値を下回るまで低下していく。これらの動作を繰り返すことによって、分割電圧Vmは、図6(d)に示すように、制御電圧Vconの値とヒステリシスの幅±(1/2)Vwの間に収まるように動作する。
また、図6(c)に示すように、符号T1と符号T2で示す期間は昇圧用クロック信号CLKAが停止しており昇圧動作が行われていない。よって、スイッチングによる電力の損失も発生しない。
前記(第1の実施形態)では、出力電圧Voutから分割電圧Vconを生成する第1の電圧分割回路5とグラウンド電位との間に定電流源6を接続して、電源からの入力電圧Vinと出力電圧Voutとの差電圧Vaを
Va = Rc1 ・ I0
を満たすように設定した。つまり、定電流源6によって出力電圧Voutをレベルシフトさせて分割電圧Vmを生成することにより実現している。
図7は(第2の実施形態)における昇圧回路1のブロックを示す。
Vout = Vin + Va ・・・・・(11)
Va = Vout − Vin = 17ボルト−12ボルト = 5ボルト
となる。
上記定電流源6は、入力電圧Vinを、出力電圧Voutと入力電圧Vinとの差電圧Vaだけ電圧上昇させるために接続する。
昇圧動作としては上述した図3のチャージポンプ回路30と同様であり、具体的には、図3に示すように、チャージポンプ回路30には、電圧入力端子31から入力電圧Vinが供給されると共に、昇圧用クロック信号入力端子32から昇圧用クロック信号CLK3が入力され、ハイサイドスイッチ部34及びローサイドスイッチ部35のスイッチング動作により、昇圧用フライングコンデンサ36から出力用コンデンサ37へ電荷が転送される。ここで、適正な昇圧用クロック信号CLK3により昇圧動作を繰り返した場合には、入力電圧Vinが2倍に昇圧された出力電圧Voutが生じる。
第1の電圧分割回路5は出力電圧Voutと分割電圧Vmとの間に接続される抵抗RC3と、分割電圧Vmとグラウンド電位間に接続されるRS3から構成される。よって
Vm = {RS3/(RC3 + RS3)} ・ Vout・・・(12)
を満たす。
第2の電圧分割回路7は電源からの入力電圧Vinと制御電圧Vconの間に接続される抵抗RC4と、制御電圧Vconとグラウンド電位間に接続されるRS4から構成される。また、電源からの入力電圧Vinと制御電圧Vconとの間に定電流源6が接続されている。抵抗RC4に流れる電流値をI4、抵抗RS4に流れる電流値をI5とすると、
Vin = RC4 ・ I4 + RS4 ・ I5 ・・・・・(13)
I3 + I4 = I5 ・・・・・(14)
の2式を満たす。また、
Vcon = RS4 ・ I5 ・・・・・(15)
である。
この比較部4は実施形態1と同様の動作を行う。比較部4は、例えば図4(a)で示す回路で構成されており、昇圧部2で昇圧された出力電圧Voutを第1の電圧分割回路5により抵抗分割して得られる分割電圧Vmと、電源からの入力電圧Vinを第2の電圧分割回路7により抵抗分割して得られる制御電圧Vconとが入力され、コンパレータ41で両者を比較し、その結果を信号Vconとして出力する。このコンパレータ41の動作は、図4(b)の表に示すように、Vcon > Vmのとき出力信号Vcは”High”となり、Vcon < Vmのとき出力信号Vcは”Low”となる。ここでは周辺回路を省略して示したが、実際には出力Vcの振れを抑えるため、周辺回路により、図4(c)で示すような入出力特性であり、コンパレータ41にヒステリシス幅Vwを持たせている。
Vcon = Vm ・・・・・(16)
である。式(12)から式(16)の関係から
Vout = [{RS4(RC3 + RS3)}/{RS3(RC4 + RS4)}]・ {Vin + RC4 ・ I3}・・・・・(17)
となる。ここで
RS4(RC3 + RS3) = {RS3(RC4 + RS4)}
RC4 ・ I3 = Va
となる抵抗RC3,RS3,RC4,RS4および定電流源I3を設定すると、式(17)は、
Vout = Vin + Va ・・・・・(18)
となり、出力電圧Voutには定常状態において入力電圧Vinに差電圧Vaを加えた電圧が出力される。
このとき、式(15)(16)より
Vcon = Vm = RS4 ・ I5 ・・・・・(19)
である。
Vout = Vin + 5 ・・・・・(20)
となる。
この昇圧制御部3は(第1の実施形態)と同様の動作を行う。昇圧制御部3は、例えば図5に示すようにANDゲート51で構成されており、動作用クロック信号CLK1と比較部4の出力信号Vcの論理積をとって昇圧用クロック信号CLKAを出力する。
ここで、昇圧回路の各定数が上記値の場合における、各部の動作に従って昇圧回路1全体の動作を電源投入時から順に説明する。まず、図7に示す昇圧回路1に、入力電圧Vin(例えば+12ボルト)、動作用クロック信号CLK1(図6(a)参照)が入力されると、制御電圧Vcon = 2.65ボルトとなる。このとき、昇圧部2は動作していないので出力電圧Voutはゼロボルトである。よって分割電圧Vmもゼロボルトである。従って、比較部4は制御電圧Vconと分割電圧Vmの電圧比較を行い、Vcon > Vmであるので出力信号Vcとして”High”信号を出力する。
電源からの入力電圧Vinおよび動作用クロック信号CLK1を入力とし、該入力電圧を所定の出力電圧Voutに昇圧する前記の何れかの昇圧回路1と、昇圧回路1と接続されドライブ駆動信号Vsを入力とし前記出力電圧Voutを電源電圧として使用しブリッジ駆動信号Vdを出力するドライブ回路81と、前記ドライブ回路81と接続され前記ブリッジ駆動信号Vdを入力とし前記電源からの入力電圧Vinをブリッジ回路電圧として使用するブリッジ回路82とを備えている。
2 昇圧部
3 昇圧制御部
4 比較部
5 第1の電圧分割回路
6 定電流源
7 第2の電圧分割回路
8 ブリッジドライバ
30 チャージポンプ回路
34 ハイサイドスイッチ部
35 ローサイドスイッチ部
36 フライングコンデンサ
37 出力用コンデンサ
41 コンパレータ
51 ANDゲート回路
81 ドライブ回路
82 ブリッジ回路
Vin 入力電圧
Vout 出力電圧
Vcon 制御電圧
Vm 分割電圧
Vc 比較部の出力信号
Vs ドライブ駆動信号
Vd ブリッジ駆動信号
CLK1 動作用クロック信号
CLKA,CLK3 昇圧用クロック信号
Claims (5)
- 電源からの入力電圧及び昇圧用クロック信号が入力され、該入力電圧を所定の出力電圧に昇圧する昇圧部と、
前記昇圧部の出力電圧を抵抗分割し分割電圧を生成する第1の電圧分割回路と、
前記第1の分割回路の電圧出力とグラウンド電位との間に接続した定電流源と、
電源からの入力電圧を抵抗分割して制御電圧を生成する第2の電圧分割回路と、
前記分割電圧と前記制御電圧とを比較してその結果を出力する比較部と、
前記比較部からの出力信号及び動作用クロック信号が入力され、昇圧用クロック信号を該昇圧部に供給する昇圧制御部と
を備えた昇圧回路。 - 電源からの入力電圧及び昇圧用クロック信号が入力され、該入力電圧を所定の出力電圧に昇圧する昇圧部と、
前記昇圧部の出力電圧を抵抗分割し分割電圧を生成する第1の電圧分割回路と、
電源からの入力電圧を抵抗分割して制御電圧を生成する第2の電圧分割回路と、
前記第2の分割回路の電圧出力で生成した制御電圧出力と電源からの入力電圧との間に接続した定電流源と、
前記分割電圧と前記制御電圧とを比較してその結果を出力する比較部と、
前記比較部からの出力信号及び動作用クロック信号が入力され、昇圧用クロック信号を該昇圧部に供給する昇圧制御部と
を備えた
昇圧回路。 - 前記比較部の比較結果として「制御電圧>分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを開始し、前記比較部の比較結果として「制御電圧<分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを停止する
請求項1または請求項2に記載の昇圧回路。 - 前記比較部の比較結果として「制御電圧<分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを開始し、前記比較部の比較結果として「制御電圧>分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを停止する
請求項1または請求項2に記載の昇圧回路。 - 電源からの入力電圧および動作用クロック信号を入力とし、該入力電圧を所定の出力電圧に昇圧する請求項1から請求項4のうちの一つに記載の昇圧回路と、
前記昇圧回路と接続されドライブ駆動信号を入力とし前記出力電圧を電源電圧として使用しブリッジ駆動信号を出力するドライブ回路と、
前記ドライブ回路と接続され前記ブリッジ駆動信号を入力とし前記電源からの入力電圧をブリッジ回路電圧として使用するブリッジ回路と
を備えたブリッジドライバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003302222A JP2005073437A (ja) | 2003-08-27 | 2003-08-27 | 昇圧回路およびそれを用いたブリッジドライバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003302222A JP2005073437A (ja) | 2003-08-27 | 2003-08-27 | 昇圧回路およびそれを用いたブリッジドライバ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005073437A true JP2005073437A (ja) | 2005-03-17 |
Family
ID=34406549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003302222A Pending JP2005073437A (ja) | 2003-08-27 | 2003-08-27 | 昇圧回路およびそれを用いたブリッジドライバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005073437A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160065060A1 (en) * | 2014-08-26 | 2016-03-03 | Silergy Semiconductor Technology (Hangzhou) Ltd | Control circuit and control method for charge pump circuit |
CN107979281A (zh) * | 2017-12-18 | 2018-05-01 | 上海艾为电子技术股份有限公司 | 一种输入电压分压模块及过压保护开关 |
-
2003
- 2003-08-27 JP JP2003302222A patent/JP2005073437A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160065060A1 (en) * | 2014-08-26 | 2016-03-03 | Silergy Semiconductor Technology (Hangzhou) Ltd | Control circuit and control method for charge pump circuit |
US9407138B2 (en) * | 2014-08-26 | 2016-08-02 | Silergy Semiconductor Technology (Hangzhou) Ltd | Control circuit and control method for charge pump circuit |
CN107979281A (zh) * | 2017-12-18 | 2018-05-01 | 上海艾为电子技术股份有限公司 | 一种输入电压分压模块及过压保护开关 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9417646B2 (en) | Power supply circuit | |
US8487689B2 (en) | Load switch system driven by a charge pump | |
US9013229B2 (en) | Charge pump circuit | |
JP5749551B2 (ja) | チャージポンプ型の昇圧システム及び半導体チップ | |
US7598807B2 (en) | Differential amplifier circuit, voltage regulator using the differential amplifier circuit, and method for controlling the differential amplifier circuit | |
JP2008054471A (ja) | 昇圧回路および電圧供給回路 | |
JP6344956B2 (ja) | 電源回路 | |
US6690148B2 (en) | Method and circuit for limiting a pumped voltage | |
JP3329541B2 (ja) | モータ制御装置とモータ制御方法 | |
JP5491609B2 (ja) | パワーオンリセット装置及びパワーオンリセット方法 | |
CN107800417B (zh) | 输出电压控制电路 | |
JP2005285163A (ja) | 電源回路及び該電源回路を備えた半導体記憶装置 | |
JP2003088103A (ja) | チャージポンプ方式電源回路 | |
JP3099189B2 (ja) | 高出力電圧生成用半導体回路 | |
JP2005073437A (ja) | 昇圧回路およびそれを用いたブリッジドライバ | |
US7986114B1 (en) | Fast startup supply for chip initialization | |
JP6419024B2 (ja) | 電源回路及び車載用電源システム | |
JP2010017013A (ja) | チャージポンプ回路 | |
JP2007295793A (ja) | レギュレータの適応制御によるバッテリ寿命延長のための方法と装置 | |
JP2004152441A (ja) | ディスク記憶装置及び同装置におけるスピンドルモータの駆動電圧制御方法 | |
JP4109831B2 (ja) | 半導体装置 | |
US8125266B2 (en) | Power supply circuit for charge pump circuit | |
JP7388759B2 (ja) | 電源システム、処理方法、およびプログラム | |
JP6072585B2 (ja) | 半導体装置 | |
JP2005044203A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050912 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080619 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080708 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20081125 Free format text: JAPANESE INTERMEDIATE CODE: A02 |