JP2008158744A

JP2008158744A - レギュレータ回路

Info

Publication number: JP2008158744A
Application number: JP2006345942A
Authority: JP
Inventors: Giichi Suzuki; 木義一鈴; Takashi Nakanishi; 西崇中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-12-22
Filing date: 2006-12-22
Publication date: 2008-07-10

Abstract

【課題】突入電流が流れる時間を効果的に低減する。
【解決手段】入力端子１に入力される電圧に基づいて基準電圧を生成し出力する基準電圧出力部３と、出力端子２に現れる電圧を分圧して分圧電圧Ｖ１及びＶ２を出力する抵抗分圧回路Ｒ１〜Ｒ３と、分圧電圧Ｖ２及び前記基準電圧が入力され、分圧電圧Ｖ２の検出結果を出力する電圧検出コンパレータ７と、それぞれ入力端子１と出力端子２の間に相互に並列に接続され、前記基準電圧及び分圧電圧Ｖ１が与えられて比較し、その比較結果に基づく電流を出力するアンプ回路５及びアンプ回路５より電流許容量が小さいアンプ回路６と、を備え、電圧検出コンパレータ７から出力される前記検出結果に基づいてアンプ回路５又は６のいずれか一方が駆動するレギュレータ回路。
【選択図】図１

Description

本発明は、レギュレータ回路に関するものである。

レギュレータ回路は電源電圧の入力変動に対し安定した電圧を生成し出力する回路である。通常、レギュレータ回路の出力端子には電圧安定化容量が接続されており、電源投入時にこの容量を充電するために大電流（突入電流）が流れる。このような突入電流が流れた場合、メタル配線のマイグレーション等の問題が生じる。

立ち上がり時の突入電流を低減するレギュレータ回路として、定電圧を出力する定電圧出力部と、電流制限値が大きい第１出力電流制限回路及び電流制限値が小さい第２出力電流制限回路を含む出力電流制限回路と、カウンタ回路と、切り替えスイッチと、を備えたものが提案されている。このレギュレータ回路ではカウンタ回路でレギュレータ回路がオン制御された時点からの時間を測定し、オン制御されてから所定時間内は切り替えスイッチによって第２電流出力制限回路が選択され、所定時間経過後は切り替えスイッチによって第１電流出力制限回路が選択される。第２電流出力制限回路の電流制限値は第１電流出力制限回路の電流制限値よりも小さい値となっているため、レギュレータ回路がオン制御されてから所定時間内は所定時間経過後よりも出力電流は低くなる。従って、立ち上がり時の突入電流を低減でき、所定時間経過後は出力電流を正規の最大出力電流値にすることが出来る（例えば特許文献１参照）。

しかし上記のようなレギュレータ回路は出力端子に接続されている容量の電圧を観測しておらず、オン制御からの経過時間に基づいて第２電流出力制限回路から第１電流出力制限回路への切り替えを行っているため、例えば経過時間（所定時間）が短いと、容量の充電が少なく突入電流が長時間流れる虞がある。
特開２００３−２７１２５１号公報

本発明は突入電流が流れる時間を効果的に低減できるレギュレータ回路を提供することを目的とする。

本発明の一態様によるレギュレータ回路は、入力端子に入力される電圧に基づいて基準電圧を生成し出力する基準電圧出力部と、出力端子に現れる電圧を分圧して第１の分圧電圧及び前記第１の分圧電圧より低い第２の分圧電圧を出力する抵抗分圧回路と、前記第２の分圧電圧及び前記基準電圧が入力され、前記第２の分圧電圧の検出結果を出力する電圧検出コンパレータと、前記入力端子及び前記出力端子に接続され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、その比較結果に基づく電流を出力する第１のアンプ回路と、前記第１のアンプ回路と並列に前記入力端子及び前記出力端子に接続され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、その比較結果に基づく電流を出力し、前記第１のアンプ回路より電流許容量が小さい第２のアンプ回路と、を備え、前記電圧検出コンパレータから出力された前記検出結果に基づいて前記第１のアンプ回路又は前記第２のアンプ回路のいずれか一方が駆動することを特徴とするものである。

また、本発明の一態様によるレギュレータ回路は、入力端子に入力される電圧に基づいて基準電圧を生成し出力する基準電圧出力部と、出力端子に現れる電圧を分圧して第１の分圧電圧及び前記第１の分圧電圧より低い第２の分圧電圧を出力する抵抗分圧回路と、前記第２の分圧電圧及び前記基準電圧が入力され、前記第２の分圧電圧の検出結果を出力する電圧検出コンパレータと、前記電圧検出コンパレータから出力された前記検出結果に基づいてオンオフ制御され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、比較結果を出力する第１のコンパレータと、ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第１のコンパレータから出力される比較結果が入力されこの比較結果に基づく電流を出力する第１の出力トランジスタと、前記入力端子に入力される電圧に基づいてオン制御され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、比較結果を出力する第２のコンパレータと、前記第１の出力トランジスタよりサイズが小さく、ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第２のコンパレータから出力される比較結果が入力されこの比較結果に基づく電流を出力する第２の出力トランジスタと、を備えることを特徴とするものである。

また、本発明の一態様によるレギュレータ回路は、入力端子に入力される電圧に基づいて基準電圧を生成し出力する基準電圧出力部と、出力端子に現れる電圧を分圧して第１の分圧電圧及び前記第１の分圧電圧より低い第２の分圧電圧を出力する抵抗分圧回路と、前記第２の分圧電圧及び前記基準電圧が入力され、前記第２の分圧電圧の検出結果を出力する電圧検出コンパレータと、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、比較結果を出力する第１のコンパレータと、前記第１のコンパレータの出力端子と接続され、前記電圧検出コンパレータから出力される前記検出結果に基づいてオンオフ制御される第１のスイッチ素子と、ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第１のコンパレータから出力される比較結果が前記第１のスイッチ素子を介して入力されこの比較結果に基づく電流を出力する第１の出力トランジスタと、前記基準電圧出力部の出力端子に接続され、前記電圧検出コンパレータから出力される前記検出結果に基づいてオンオフ制御される第２のスイッチ素子と、前記第１の出力トランジスタよりサイズが小さく、ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第２のスイッチ素子を介して前記基準電圧が入力される第２の出力トランジスタと、を備えることを特徴とするものである。

本発明によれば、突入電流が流れる時間を効果的に低減できる。

以下、本発明の実施の形態によるレギュレータ回路を図面に基づいて説明する。

（第１の実施形態）図１に本発明の第１の実施形態に係るレギュレータ回路の概略構成を示す。レギュレータ回路は入力端子１、出力端子２、基準電圧出力部３、アンプ回路５及び６、電圧検出コンパレータ７、抵抗Ｒ１〜Ｒ３を備える。また、出力端子２には接地された電圧安定化容量４が接続されている。

アンプ回路５はコンパレータ９及び出力トランジスタ１０を有する。同様にアンプ回路６はインバータ８、コンパレータ１１及び出力トランジスタ１２を有する。出力トランジスタ１０、１２は入力端子１と出力端子２との間に接続され、コンパレータ９、１１の出力がゲート電極に与えられる。出力トランジスタ１２より出力トランジスタ１０の方がサイズ（例えばゲート幅）が大きく電流許容量が大きいため、アンプ回路６よりアンプ回路５の方が駆動能力が高く、大きな負荷を駆動することができる。

基準電圧出力部３は、例えばバンドギャップリファレンス回路であり、基準電圧を生成、出力し、その出力は電圧検出コンパレータ７、コンパレータ９及び１１に入力される。抵抗Ｒ１〜Ｒ３は出力端子２とグランドとの間に直列接続され、出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２と抵抗Ｒ３とで分圧した分圧電圧Ｖ１をコンパレータ９及び１１に出力し、出力電圧Ｖｏｕｔを抵抗Ｒ１と抵抗Ｒ２及びＲ３とで分圧した分圧電圧Ｖ２を電圧検出コンパレータ７に出力する抵抗分圧回路となっている。電圧コンパレータ７の出力値に応じてアンプ回路５又は６のいずれか一方が駆動する。コンパレータ９、１１には基準電圧及び分圧電圧Ｖ１が入力され、それらを比較し、等しくなるように出力トランジスタ１０、１２のゲート電圧（オン抵抗）を制御する。これによりレギュレータ回路は定電圧を出力することができる。

このレギュレータ回路の動作について説明する。図２は入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、電圧検出コンパレータ７の出力レベルの経時変化を示すものである。レギュレータ回路は外部電源（図示せず）から３．３Ｖが投入されて、一定電圧として１．５Ｖを出力するものとする。時刻ｔ１に外部電源がオンし入力電圧Ｖｉｎが３．３Ｖになった時、電圧安定化容量４は電荷が蓄積しておらず出力電圧Ｖｏｕｔはグランドレベルである。このため電圧検出コンパレータ７の出力はローレベルとなり、コンパレータ１１がオンし、駆動能力が低いアンプ回路６が駆動される。アンプ回路６ではコンパレータ１１で基準電圧と分圧電圧Ｖ１を比較して出力トランジスタ１２のゲート電圧を制御し、徐々に電圧安定化容量４を充電していく。アンプ回路６（出力トランジスタ１２）の駆動能力は低いため、このとき流れる電流は小さい。

その後、充電により時刻ｔ２に電圧安定化容量４が所定の電圧（例えば１．４Ｖ）になると電圧検出コンパレータ１１の出力はハイレベルになり、コンパレータ９がオンし、駆動能力が高いアンプ回路５が駆動される。アンプ回路５ではコンパレータ９で基準電圧と分圧電圧Ｖ１を比較して出力トランジスタ１０のゲート電圧を制御し、電圧安定化容量４を１．５Ｖまで充電していく。出力トランジスタ１２の駆動能力は高いため、アンプ回路５が駆動されてから出力電圧Ｖｏｕｔが１．５Ｖになる時刻ｔ３までは大きな電流が流れることになるが、その時間は十分短いものである。

（比較例）比較例によるレギュレータ回路を図３に示す。このレギュレータ回路は入力端子１、出力端子２、基準電圧出力部３、抵抗Ｒ４、Ｒ５、コンパレータ９、出力トランジスタ１０を備える。抵抗Ｒ４、Ｒ５は出力端子２とグランドの間に直列に接続され、出力電圧Ｖｏｕｔを抵抗Ｒ４、Ｒ５により分圧した分圧電圧Ｖ３がコンパレータ９に入力される。コンパレータ９にはさらに基準電圧出力部３から出力される基準電圧が入力され、分圧電圧Ｖ３と比較し、両者が等しくなるように入力端子１と出力端子２との間に接続される出力トランジスタ１０のゲート電圧（オン抵抗）を制御する。また、出力端子２には電圧安定化容量４が接続されている。

この比較例によるレギュレータ回路の動作について説明する。図４は入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔの経時変化を示すものである。時刻ｔ４に外部電源Ｖをオンし入力電圧Ｖｉｎが３．３Ｖになった時、電圧安定化容量４は電荷が蓄積しておらず出力電圧Ｖｏｕｔはグランドレベルである。出力電圧Ｖｏｕｔが目的の電圧より低いため、電圧安定化容量４を急激に充電しようとし、出力電圧Ｖｏｕｔが１．５Ｖになる時刻ｔ５まで大電流（突入電流）が流れる。突入電流が長時間流れるとメタル配線のマイグレーションの問題など装置の信頼性に問題が生じる。

一方、上記第１の実施形態によるレギュレータ回路では電圧安定化容量４が所定の電圧（例えば１．４Ｖ）になるまでは駆動能力の低いアンプ回路６を駆動させ、その後駆動能力の高いアンプ回路５に切り替えるため、突入電流が流れる時間は時刻ｔ２〜ｔ３の間であり、これは比較例によるレギュレータ回路における突入電流が流れる時間（時刻ｔ４〜ｔ５）に比べ短いため、装置の信頼性が向上する。

このように、本発明の第１の実施形態によるレギュレータ回路により突入電流が流れる時間を効果的に低減し、装置の信頼性を向上させることが出来る。

本実施形態によるレギュレータ回路ではアンプ回路５、６の駆動を電圧検出コンパレータ７に出力に基づき切り替えていたが、図５に示すようにコンパレータ１１を常時オン状態にして駆動能力の低いアンプ回路６は駆動させたままで、電圧検出コンパレータ７の出力に基づき駆動能力の高いアンプ回路５を追加して駆動させるようにしても良い。このレギュレータ回路でも突入電流が流れる時間を低減することができる。また、この構成によればインバータ８を備える必要がなく、実装面積を小さくすることができる。

また、図６に示すようにアンプ回路５、６の駆動のオンオフ切り替えをスイッチＳ１、Ｓ２を用いて行うようにしてもよい。駆動能力の低いアンプ回路６は電圧安定化容量４が所定の電圧に充電されるまで駆動し、その後は駆動能力の高いアンプ回路５が駆動する。アンプ回路に設けられるコンパレータは分圧電圧Ｖ１と基準電圧を比較し出力トランジスタの出力抵抗を制御し出力電圧の安定化を図るものである。従って、図６に示すように、電圧安定化容量４が所定の電圧に充電されるまで駆動する駆動能力の低いアンプ回路６にはコンパレータを設けず、駆動能力の高いアンプ回路５にのみ設けるようにしても良い。

（第２の実施形態）本発明の第２の実施形態によるレギュレータ回路の概略構成を図７に示す。本実施形態によるレギュレータ回路は上記第１の実施形態によるレギュレータ回路にさらにカウンタ回路２１を備えたものである。電圧検出コンパレータ７の出力がカウンタ回路２１に入力され、カウンタ回路２１の出力に基づきアンプ回路５又は６のいずれか一方が駆動する。カウンタ回路２１は電圧検出コンパレータ７の出力がローレベルのときはローレベルを出力し、電圧検出コンパレータ７の出力がローレベルからハイレベルに変わったときにカウントを開始して所定時間遅れてカウンタ回路２１の出力をハイレベルにする。その他の構成は上記第１の実施形態と同様なので説明を省略する。

このレギュレータ回路の動作について説明する。図８は入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、電圧検出コンパレータ７の出力レベル及びカウンタ回路２１の出力レベルの経時変化を示すものである。レギュレータ回路は外部電源（図示せず）から３．３Ｖが投入されて、一定電圧として１．５Ｖを出力するものとする。時刻ｔ１に外部電源がオンし入力電圧Ｖｉｎが３．３Ｖになった時、電圧安定化容量４は電荷が蓄積しておらず出力電圧Ｖｏｕｔはグランドレベルである。このため電圧検出コンパレータ７、カウンタ回路２１の出力はローレベルとなり、駆動能力が低いアンプ回路６が駆動される。アンプ回路６ではコンパレータ１１で基準電圧と分圧電圧Ｖ１を比較して出力トランジスタ１２を制御し、徐々に電圧安定化容量４を充電していく。アンプ回路６（出力トランジスタ１２）の駆動能力は低いため、このとき流れる電流は小さい。

その後、充電により時刻ｔ２に電圧安定化容量４が所定の電圧（例えば１．４Ｖ）になると電圧検出コンパレータ１１の出力はハイレベルになる。この時刻ｔ２からカウンタ回路２１はカウントを開始し、所定時間経過した時刻ｔ３に出力をハイレベルにして、駆動能力が高いアンプ回路５が駆動される。アンプ回路５ではコンパレータ９で基準電圧と分圧電圧Ｖ１を比較して出力トランジスタ１０のゲート電圧を制御し、電圧安定化容量４を１．５Ｖまで充電していく。出力トランジスタ１２の駆動能力は高いため、電圧安定化容量４が時刻ｔ３から出力電圧Ｖｏｕｔが１．５Ｖになる時刻ｔ４までは大きな電流（突入電流）が流れることになる。本実施形態によるレギュレータ回路では、電圧安定化容量が１．４Ｖになってからさらに所定時間経過後に駆動能力が高いアンプ回路５を駆動するため、大きな電流（突入電流）が流れる時間は、上記第１の実施形態よりもさらに短くなる。

このように、本発明の第２の実施形態によるレギュレータ回路により突入電流が流れる時間をさらに効果的に低減し、装置の信頼性を向上させることが出来る。

上述した実施の形態はいずれも一例であって制限的なものではないと考えられるべきである。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の第１の実施形態によるレギュレータ回路の概略構成図である。同第１の実施形態によるレギュレータ回路の動作を説明するための各部の波形図である。比較例によるレギュレータ回路の概略構成図である。比較例によるレギュレータ回路の動作を説明するための各部の波形図である。同第１の実施形態の変形例によるレギュレータ回路の概略構成図である。同第１の実施形態の変形例によるレギュレータ回路の概略構成図である。本発明の第２の実施形態によるレギュレータ回路の概略構成図である。同第２の実施形態によるレギュレータ回路の動作を説明するための各部の波形図である。

符号の説明

１入力端子
２出力端子
３基準電圧出力部
４電圧安定化容量
５、６アンプ回路
７電圧検出コンパレータ
８インバータ
９、１１コンパレータ
１０、１２出力トランジスタ

Claims

入力端子に入力される電圧に基づいて基準電圧を生成し出力する基準電圧出力部と、
出力端子に現れる電圧を分圧して第１の分圧電圧及び前記第１の分圧電圧より低い第２の分圧電圧を出力する抵抗分圧回路と、
前記第２の分圧電圧及び前記基準電圧が入力され、前記第２の分圧電圧の検出結果を出力する電圧検出コンパレータと、
前記入力端子及び前記出力端子に接続され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、その比較結果に基づく電流を出力する第１のアンプ回路と、
前記第１のアンプ回路と並列に前記入力端子及び前記出力端子に接続され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、その比較結果に基づく電流を出力し、前記第１のアンプ回路より電流許容量が小さい第２のアンプ回路と、
を備え、
前記電圧検出コンパレータから出力された前記検出結果に基づいて前記第１のアンプ回路又は前記第２のアンプ回路のいずれか一方が駆動することを特徴とするレギュレータ回路。
前記第１のアンプ回路は、前記電圧検出コンパレータの出力値に基づいてオンオフ制御され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、比較結果を出力する第１のコンパレータと、ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第１のコンパレータから出力される比較結果が入力されこの比較結果に基づく電流を出力する第１の出力トランジスタと、を有し、前記第２のアンプ回路は、前記電圧検出コンパレータの出力値に基づいてオンオフ制御され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、比較結果を出力する第２のコンパレータと、前記第１の出力トランジスタよりサイズが小さく、ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第２のコンパレータから出力される比較結果が入力されこの比較結果に基づく電流を出力する第２の出力トランジスタと、を有することを特徴とする請求項１記載のレギュレータ回路。
前記電圧検出コンパレータの出力が入力され、前記電圧検出コンパレータの出力値に基づく値を出力し、前記出力値が反転した時点から所定時間経過後に出力値を反転させるカウンタ回路をさらに備え、
前記カウンタ回路の出力値に基づいて前記第１のアンプ回路又は前記第２のアンプ回路のいずれか一方が駆動することを特徴とする請求項１又は２に記載のレギュレータ回路。
入力端子に入力される電圧に基づいて基準電圧を生成し出力する基準電圧出力部と、
出力端子に現れる電圧を分圧して第１の分圧電圧及び前記第１の分圧電圧より低い第２の分圧電圧を出力する抵抗分圧回路と、
前記第２の分圧電圧及び前記基準電圧が入力され、前記第２の分圧電圧の検出結果を出力する電圧検出コンパレータと、
前記電圧検出コンパレータから出力された前記検出結果に基づいてオンオフ制御され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、比較結果を出力する第１のコンパレータと、
ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第１のコンパレータから出力される比較結果が入力されこの比較結果に基づく電流を出力する第１の出力トランジスタと、
前記入力端子に入力される電圧に基づいてオン制御され、前記基準電圧及び前記第１の分圧電圧が与えられて比較し、比較結果を出力する第２のコンパレータと、
前記第１の出力トランジスタよりサイズが小さく、ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第２のコンパレータから出力される比較結果が入力されこの比較結果に基づく電流を出力する第２の出力トランジスタと、
を備えることを特徴とするレギュレータ回路。
入力端子に入力される電圧に基づいて基準電圧を生成し出力する基準電圧出力部と、
出力端子に現れる電圧を分圧して第１の分圧電圧及び前記第１の分圧電圧より低い第２の分圧電圧を出力する抵抗分圧回路と、
前記第２の分圧電圧及び前記基準電圧が入力され、前記第２の分圧電圧の検出結果を出力する電圧検出コンパレータと、
前記基準電圧及び前記第１の分圧電圧が与えられて比較し、比較結果を出力する第１のコンパレータと、
前記第１のコンパレータの出力端子と接続され、前記電圧検出コンパレータから出力される前記検出結果に基づいてオンオフ制御される第１のスイッチ素子と、
ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第１のコンパレータから出力される比較結果が前記第１のスイッチ素子を介して入力されこの比較結果に基づく電流を出力する第１の出力トランジスタと、
前記基準電圧出力部の出力端子に接続され、前記電圧検出コンパレータから出力される前記検出結果に基づいてオンオフ制御される第２のスイッチ素子と、
前記第１の出力トランジスタよりサイズが小さく、ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記第２のスイッチ素子を介して前記基準電圧が入力される第２の出力トランジスタと、
を備えることを特徴とするレギュレータ回路。