JP2006191705A - 多出力電源装置 - Google Patents

Abstract

【課題】 複数の電源出力の起動または停止の順序を満足し、かつ必要最小限の時間で出力電圧を規定電圧に変化させる構成を、小型のＩＣに組み込み可能となるように簡素に構成する。
【解決手段】 多出力電源装置１は、入力電圧ＶＩＮを基に各種の電圧を発生する電圧変換部Ｐ０〜Ｐ２を備える。制御信号発生部ＶＭ１は、電圧変換部Ｐ０の出力電圧ＶＯＵＴ０が規定電圧に達すると、制御信号ＣＴＬ１をアクティブに変化させる。電圧変換部Ｐ１は、その制御信号ＣＴＬ１の変化によってオンして出力電圧ＶＯＵＴ１を出力する。制御信号発生部ＶＭ２は、出力電圧ＶＯＵＴ１が規定電圧に達すると、制御信号ＣＴＬ２をアクティブに変化させる。電圧変換部Ｐ２は、その制御信号ＣＴＬ２の変化によってオンして出力電圧ＶＯＵＴ２を出力する。
【選択図】 図１

Description

本発明は、携帯機器等に組み込まれる半導体集積回路に複数の電圧を与えるために用いられ、入力電圧から複数の所定電圧を生成する多出力電源装置に関するものである。

近年の電子機器やＩＣにおいては、各種の内部回路に異なる電圧を与える必要から、一定の入力電圧を基に複数の電圧を発生させて電源電圧として使用している。例えば、５Ｖの入力電圧に対して、３Ｖ、１２Ｖ、−５Ｖ等のように、機器に要求される電圧を発生させる必要がある。

入力電圧を複数の所定電圧に変換して出力する電源装置として、例えば非特許文献１に記載されているＩＣがある。図１３は、このＩＣの内部構成の概略構成を示すブロック図である。図１３に示す多出力電源ＩＣは、入力端子ＶＩＮから入力された電圧を変換し、所望の出力電圧として出力する電圧変換部Ｐ１１，Ｐ１２を備えている。電圧変換部Ｐ１１，Ｐ１２は、それぞれ、電圧を出力するための出力端子ＶＯＵＴ１１，ＶＯＵＴ１２と、オン／オフ制御信号入力端子ＣＴＬ１１，ＣＴＬ１２とを有している。電圧変換部Ｐ１１，Ｐ１２の出力は、オン／オフを外部より供給されるオン／オフ制御信号入力端子ＣＴＬ１１，ＣＴＬ１２に入力される制御信号により制御される。

電圧発生部としての電圧変換部Ｐ１１，Ｐ１２は、独立しているため、システムの電源投入時の初期においては状態が不定である。このため、電圧変換部Ｐ１１，Ｐ１２の起動または停止の順序を守らなければ不具合が起こる。

従来、図１３のような多出力電源装置を各出力電圧の投入順序に制約があるシステム上で使用する場合、ユーザは、電源出力の起動または停止の順序を守るために、各出力のオン／オフ制御信号に所定のディレイ時間を設けていた。電源出力の起動または停止の順序を守らなければならない理由は、下記の通りである。

例えば、ＣＣＤ（Charge Coupled Device）用電源では、ＶＯＵＴ１１を１５Ｖとし、ＶＯＵＴ１２を−８Ｖとする起動の場合、各電源出力の起動と停止とを以下の順序で行う必要がある。まず、起動時は、電圧変換部Ｐ１１をオンさせた後に、電圧変換部Ｐ１２をオンさせる。また、停止時は、電圧変換部Ｐ１２をオフさせた後に、電圧変換部Ｐ１１をオフさせる。この順序を守らない場合、例えば、起動時、負電圧を発生する電圧変換部Ｐ１２が、最初に正電圧を発生する電圧変換部Ｐ１１がオンする前にオンして、負電圧が先に定格電圧に達すると、電源装置が破壊する虞がある。

また、このような出力の投入順序を守るシステムは、例えば特許文献１に開示されている。この特許文献１は、半導体デバイスに設けられる複数の電源のオン／オフのシーケンス制御を必要最小限の待ち時間で自動的に行うために、各電源の出力電圧を監視しながら、各電源のオン／オフを制御する電源制御回路を備えた半導体デバイス検査装置を開示している。
特開平６−２７１８７号公報（１９９４年２月４日公開） "高耐圧３６Ｖ ２ｃｈ ＤＣ／ＤＣコントローラＩＣ ＢＤ９７７５ＦＶ"ローム株式会社 カタログ，２００２年１０月

ところが、ディレイ時間のみで投入順序の設定を行う場合、以下のような問題がある。

従来、正規の起動または停止の順序を守る為に、各電源出力の起動または停止にディレイを設けた制御信号をユーザが設定していた。しかしながら、出力電圧が０Ｖから定格電圧まで変化する速度は使用環境により変化する為、最適なディレイ時間を設定することは難しかった。例えば、出力電圧ＶＯＵＴ１１と出力電圧ＶＯＵＴ１２との間にディレイを設けていても、なんらかの要因で出力電圧ＶＯＵＴ１１の立ち上がりが遅くなった場合、所定のディレイ時間後に出力電圧ＶＯＵＴ１２が先に起動してしまい、出力電圧ＶＯＵＴ１１と出力電圧ＶＯＵＴ１２との投入順序の逆転が起こってしまう。

上記のような使用環境などの理由により、出力が本来のタイミングより遅く立ち上がったり、立ち上がらなかったりする。しかしながら、このような立ち上がりの異常が生じても、あらかじめ設定されたディレイ時間経過後には、次の出力を立ち上げてしまう為、電圧の投入順序を守れなくなる。この結果、電圧が印加されるデバイスにおいてラッチアップや、デバイスの破壊等の問題を引き起こす可能性がある。

また、迅速な起動が要求されるシステムで使用する場合、できるだけディレイ時間を短く設定したいところだが、使用する全ての素子特性ばらつきや使用環境の変化、その他あらゆる条件において最長のケースを考慮したディレイ時間を設定する必要がある。しかしながら、ディレイをあらゆる条件に備えて十分に設定しても、不慮の事態が発生した場合には、ディレイだけでは対応しきれない。

このように、非特許文献１に記載された多出力電源装置では、起動時または停止時に迅速に全ての出力電圧を定格電圧に変化させ、かつあらゆる条件下で起動または停止の順序を満足する設計は容易ではない。

一方、特許文献１に記載された半導体デバイス検査装置は、電源制御回路により、複数の電源の出力電圧を監視しながら、各電源のオン／オフを制御するので、正規の起動または停止の順序を守りながら迅速に全ての出力電圧を定格電圧に変化させることができる。しかしながら、上記の電源制御回路は、各電源の出力電圧を監視するために、複雑な回路構成を必要とする。このため、ＩＣにて構成される多出力電源装置は、上記の電源制御回路を内蔵すると大型にならざるを得ない。従って、多出力電源装置を小型のＩＣに組み込むには、出力電圧を監視する構成をより小さい規模の回路で形成する必要がある。

本発明は、上記従来技術の課題を鑑みてなされたものであり、複数の電源出力部の起動または停止の順序の逆転を防止する構成を、小型のＩＣに組み込み可能となるように簡素に構成することのできる多出力電源装置を提供することを目的とする。

本発明に係る多出力電源装置は、入力電圧を基に所定の電圧を出力する複数の電圧出力部を備えた多出力電源装置において、上記課題を解決するために、複数の電圧出力部の出力電圧のうちの１つと所定電圧とを比較して、比較される出力電圧が前記所定電圧に達したときに他の電圧出力部をオンさせるオン手段を備えていることを特徴としている。

上記の構成では、ある電圧出力部がオンして、その出力電圧が定格電圧に変化する過程で所定電圧に達すると、オン手段が他の電圧出力部をオンさせる。これにより、起動順序に従って電圧出力部をオンさせることができる。

また、オン手段は、出力電圧と所定電圧とを比較して電圧出力部をオンさせるので、例えば、比較器によって簡素に構成することができる。あるいは、前記オン手段は、前記出力電圧が入力され、その閾値電圧が前記所定電圧に設定されているインバータであってもよい。このような構成では、より簡素にオン手段を構成することができる。

前記多出力電源装置において、前記オン手段により所定電圧と比較される前記出力電圧が正電圧であり、前記オン手段によりオンされる前記電圧出力部の出力電圧が負電圧であることが好ましい。このような構成では、正の出力電圧が先に所定電圧に達してから負の出力電圧を出力させるように他の電圧出力部がオンするので、負の出力電圧が正の出力電圧より先に定格電圧に達することによる電源装置を破壊を回避することができる。

本発明に係る他の多出力電源装置は、入力電圧を基に所定の電圧を出力する複数の電圧出力部を備えた多出力電源装置において、上記課題を解決するために、複数の電圧出力部の出力電圧のうちの１つと所定電圧とを比較して、比較される出力電圧が前記所定電圧に達したときに他の電圧出力部をオフさせるオフ手段を備えていることを特徴としている。

上記の構成では、ある電圧出力部がオフして、その出力電圧が０Ｖに変化する過程で所定電圧に達すると、オフ手段が他の電圧出力部をオフさせる。これにより、停止順序に従って電圧出力部をオフさせることができる。

また、オフ手段は、出力電圧と所定電圧とを比較して電圧出力部をオフさせるので、例えば、比較器によって簡素に構成することができる。あるいは、前記オフ手段は、前記出力電圧が入力され、その閾値電圧が前記所定電圧に設定されているインバータであってもよい。このような構成では、より簡素にオフ手段を構成することができる。

前記多出力電源装置において、前記オフ手段により所定電圧と比較される前記出力電圧が負電圧であり、前記オフ手段によりオフされる前記電圧出力部の出力電圧が正電圧であることが好ましい。このような構成では、負の出力電圧が先に所定電圧に達してから正の出力電圧を停止させるように他の電圧出力部がオフするので、正の出力電圧が負の出力電圧より先に０Ｖに達することによる電源装置を破壊を回避することができる。

前記の多出力電源装置は、複数の前記オン手段または複数の前記オフ手段がすべて他の電源出力部をオンまたはオフさせる状態となったときに、他の電源出力部をオンまたはオフさせる制御手段を備えていることが好ましい。このような構成は、複数の電源出力部の出力の出力電圧に基づいて他の電圧出力部をオンさせる用途に好適に利用できる。

本発明に係るさらに他の多出力電源装置は、入力電圧を基に所定の電圧を出力する複数の電圧出力部を備えた多出力電源装置において、上記課題を解決するために、各電圧出力部の出力電圧を強制的に低下させる電圧低下手段を各電圧出力部毎に備え、各電圧出力部は同時にオフされると共に、各電圧低下手段による電圧低下速度が異なることを特徴としている。

上記の構成では、各電圧出力部が同時にオフされるが、各電圧低下手段による電圧低下速度が異なるので、先に０Ｖに低下させたい出力電圧について電圧低下速度を高く設定することにより、停止順序に従って電源出力の停止させることができる。また、各電圧出力部を同時にオフさせるので、電圧出力部間でオフの順序を決定するための回路が必要ない。それゆえ、停止順序を守ることができる多出力電源装置を簡素に構成することができる。

前記多出力電源装置において、前記電圧低下手段は、各電圧出力部の出力端子とグランドとの間に接続されるトランジスタであり、各電圧低下手段におけるトランジスタのオン抵抗が異なるように設定されていることが好ましい。このような構成では、電圧低下手段がトランジスタであるので、多出力電源装置の簡素化を容易に実現することができる。

本発明に係る多出力電源装置は、以上のように、電圧出力部の出力電圧と所定電圧との比較によって、出力電圧が所定電圧に達したときに他の電圧出力部をオンまたはオフさせるので、出力シーケンスに従って起動または停止する多出力電源装置を簡素に構成することができる。従って、多出力電源装置を小型のＩＣに容易に組み込むことができるという効果を奏する。

また、本発明に係る多出力電源装置は、以上のように、前記の電圧低下手段を各電圧出力部毎に備え、各電圧出力部は同時にオフされると共に、各電圧低下手段による電圧低下速度が異なることによって、出力シーケンスに従って起動または停止する多出力電源装置を簡素に構成することができる。従って、多出力電源装置を小型のＩＣに容易に組み込むことができるという効果を奏する。

〔実施形態１〕
本発明の一実施形態について図１ないし図１０に基づいて説明すると、以下の通りである。

図１は、本実施形態に係る多出力電源装置１の構成を示すブロック図である。

図１に示すように、多出力電源装置１は、電圧出力部としての複数の電圧変換部Ｐ０〜Ｐｎ（ｎは１以上の整数，ここではｎ＝２）と、制御信号発生部ＶＭ１〜Ｖｎとを備えている。

バッテリ電圧である入力電圧ＶＩＮは、入力端子ＶＴから入力される。電圧変換部Ｐ０〜Ｐ２は、入力電圧ＶＩＮを所定の電圧に変換し、それぞれの出力端子ＯＴ０〜ＯＴ２に出力電圧ＶＯＵＴ０〜ＶＯＵＴ２を出力する。初段に設けられる電圧変換部Ｖ０は、制御端子ＣＴから入力される制御信号ＣＴＬ０がアクティブであるときにオンして電圧変換動作を行う一方、制御信号ＣＴＬ０が非アクティブであるときにオフして電圧変換動作を停止する。また、第２段以降に設けられた電圧変換部Ｐ１，Ｐ２は、それぞれ対応する制御信号発生部ＶＭ１，ＶＭ２から与えられる制御信号ＣＴＬ１，ＣＴＬ２がアクティブであるときにオンして電圧変換動作を行う一方、制御信号ＣＴＬ１，ＣＴＬ２が非アクティブであるときにオフして電圧変換動作を停止する。

なお、電圧変換部Ｐ０〜Ｐ２の構成については、後に詳細に説明する。また、以降の説明では、電圧変換部Ｐ０〜Ｐ２を特定しない場合は単に電圧変換部Ｐと称し、出力端子ＯＴ０〜ＯＴ２も特定しない場合は同様に出力端子ＯＴと称し、制御信号発生部Ｖ１，Ｖ２も特定しない場合は同様に制御信号発生部ＶＭと称する。

制御信号発生部ＶＭ１は、初段の電圧変換部Ｐ０の出力電圧および制御信号ＣＴＬ０に基づいて制御信号ＣＴＬ１を発生する。制御信号発生部ＶＭ２は、第２段の電圧変換部Ｐ１の出力電圧および制御信号ＣＴＬ０に基づいて制御信号ＣＴＬ２を発生する。

図２に示すように、制御信号発生部ＶＭｎ（ｎ＝１，２）は、分圧器ＶＤｎ、比較器ＣＭＰｎ、基準電圧源Ｅｎおよび制御回路ＣＴｎ（制御手段）を有している。図２は、上記の制御信号発生部ＶＭｎの構成を示している。

分圧器ＶＤｎは、抵抗などによって構成され、電圧変換部Ｐｎ−１からの出力電圧ＶＯＵＴｎ−１を所定の比に分圧した電圧ＶＯＵＴｎ−１Ｂを出力する。尚、出力電圧ＶＯＵＴｎ−１が負電圧の場合は、分圧器ＶＤｎに入力される出力電圧ＶＯＵＴｎ−１が正電圧（０Ｖを含む）となるようにその極性を反転させる極性反転回路（図示せず）が分圧器ＶＤｎの入力側に挿入される。

比較器ＣＭＰｎは、反転入力端子に基準電圧源Ｅｎから出力される基準電圧ＶＲＥＦｎが入力され、非反転入力端子に電圧ＶＯＵＴｎ−１Ｂが入力される。この比較器ＣＭＰｎは、電圧ＶＯＵＴｎ−１Ｂを基準電圧ＶＲＥＦｎと比較し、出力電圧ＶＯＵＴｎ−１が所定電圧に達しているか否かを表す出力判定信号ＯＪｎを出力する。比較器ＣＭＰｎが起動時に対応するように設けられている場合、出力判定信号ＯＪｎは、電圧ＶＯＵＴｎ−１Ｂが基準電圧ＶＲＥＦｎ以上であるときにＨｉｇｈとなり、電圧ＶＯＵＴｎ−１Ｂが基準電圧ＶＲＥＦｎ未満であるときにＬｏｗとなる。また、比較器ＣＭＰｎが停止時に対応するように設けられている場合、出力判定信号ＯＪｎは、電圧ＶＯＵＴｎ−１Ｂが基準電圧ＶＲＥＦｎを越えるときにＨｉｇｈとなり、電圧ＶＯＵＴｎ−１Ｂが基準電圧ＶＲＥＦｎ以下であるときにＬｏｗとなる。

基準電圧ＶＲＥＦｎは、出力電圧ＶＯＵＴｎ−１が規定電圧に達したときの電圧ＶＯＵＴｎ−１Ｂと等しくなるように設定されている。規定電圧は、例えば、起動時には出力電圧ＶＯＵＴｎ−１の定格出力電圧の９０％であり、停止時にはその定格出力電圧の１０％である。また、基準電圧ＶＲＥＦｎは、基準電圧源Ｅｎの端子電圧を変えることにより、出力電圧ＶＯＵＴｎに応じて任意に設定可能である。

制御回路ＣＴｎは、出力反転信号ＯＪｎと制御信号ＣＴＬ０との論理積として制御信号ＣＴＬｎを出力する場合、ＡＮＤゲートで構成される。あるいは、制御回路ＣＴｎは、出力判定信号ＯＪｎと制御信号ＣＴＬ０との論理積否定として制御信号ＣＴＬｎを出力する場合、ＮＡＮＤゲートで構成される。このような制御回路ＣＴｎは、出力判定信号ＯＪｎおよび制御信号ＣＴＬ０がともにアクティブとなるときに、アクティブの（電圧変換部Ｐｎをオンさせる）制御信号ＣＴＬｎを出力する。また、このような制御回路ＣＴｎは、出力判定信号ＯＪｎまたは制御信号ＣＴＬ０のいずれか１つが非アクティブとなるときに、非アクティブの（電圧変換部Ｐｎをオフさせる）制御信号ＣＴＬｎを出力する。

制御信号発生部ＶＭｎにおいては、分圧器ＶＤｎを用いることにより、出力電圧ＶＯＵＴｎ−１が比較器ＣＭＰｎの入力ダイナミックレンジを超える場合に、出力電圧ＶＯＵＴｎ−１を比較器ＣＭＰｎのダイナミックレンジ内に入るように調整することができる。

あるいは、制御信号発生部ＶＭｎは、図３に示すように、上記の分圧器ＶＤｎ、比較器ＣＭＰｎおよび基準電圧源Ｅｎを有する代わりに、インバータＩＮＶｎを有していてもよい。インバータＩＮＶｎは、ｎ型のトランジスタＴＮとｐ型のトランジスタＴＰとがＣＭＯＳ構成となるように接続されて形成されている。図３は、上記の他の制御信号発生部ＶＭｎの構成を示している。

インバータＩＮＶｎは、起動時に対応するように設けられている場合、出力電圧ＶＯＵＴｎ−１がトランジスタＴＮに印加される電圧ＶＤＤの１／２（閾値，所定電圧）以上となったときに、トランジスタＴＮがオンしてＧＮＤレベルを有する出力判定信号ＯＪｎを出力する。また、インバータＩＮＶｎは、出力電圧ＶＯＵＴｎ−１が電圧ＶＤＤの１／２未満であるときに、トランジスタＴＰがオンして電圧ＶＤＤのレベルを有する出力判定信号ＯＪｎを出力する。

インバータＩＮＶｎは、停止時に対応するように設けられている場合、出力電圧ＶＯＵＴｎ−１がトランジスタＴＮに印加される電圧ＶＤＤの１／２（閾値、所定電圧）以下となったときに、トランジスタＴＰがオンして電圧ＶＤＤのレベルを有する出力判定信号ＯＪｎを出力する。また、インバータＩＮＶｎは、出力電圧ＶＯＵＴｎ−１が電圧ＶＤＤの１／２を越えるときに、トランジスタＴＮがオンしてＧＮＤレベルを有する出力判定信号ＯＪｎを出力する。

尚、インバータＩＮＶｎからの出力判定信号ＯＪｎは、比較器ＣＭＰｎからの出力判定信号ＯＪｎと極性が逆である。このため、インバータＩＮＶｎを含む制御信号発生部ＶＭｎにおいて、制御回路ＣＴｎは、インバータＩＮＶｎからの出力判定信号ＯＪｎ（ＧＮＤレベル）をアクティブとみなし、出力判定信号ＯＪｎ（ＶＤＤレベル）を非アクティブとみなしている。これを実現するため、例えば、制御回路ＣＴｎは、ＡＮＤゲートを含む場合、このＡＮＤゲートの一方の入力端に設けられ、インバータＩＮＶｎからの出力判定信号ＯＪｎを反転させるインバータを有していてもよい。

また、図３に示すように構成される制御信号発生部ＶＭｎも、出力電圧ＶＯＵＴｎ−１が負電圧の場合は、分圧器ＶＤｎに入力される出力電圧ＶＯＵＴｎ−１が正電圧となるようにその極性を反転させる極性反転回路（図示せず）がインバータＩＮＶｎの入力側にそれぞれ挿入される。

図３のように構成される制御信号発生部ＶＭｎを用いれば、出力電圧ＶＯＵＴｎ−１が規定電圧に達したか否かを図２の制御信号発生部ＶＭｎのように正確には判定できないが、実用上不都合がない程度に出力電圧ＶＯＵＴｎ−１が変化したことの判定を行うことができる。従って、より簡素な構成で制御信号発生部ＶＭｎを形成することができるので、多出力電源装置１の回路規模縮小を容易に図ることが可能になる。

図１は、多出力電源装置１の起動時に投入順に電圧変換部Ｐをオンさせる構成を示している。これに対し、多出力電源装置１の停止時に停止順に電圧変換部Ｐをオフさせる構成も同様である。停止順に電圧変換部Ｐをオフさせる構成は、電圧変換部Ｐをオフさせる順が電圧変換部Ｐをオンさせる順と一致する場合、投入順に電圧変換部Ｐをオンさせる構成と共通している。ただし、停止順に電圧変換部Ｐをオフさせる構成において、電圧変換部Ｐをオフさせる順が電圧変換部Ｐをオンさせる順と一致しない場合、電圧変換部Ｐをオフさせる順に従って別途電圧変換部Ｐが設けられ、図示はしないが、起動を指示するための制御信号ＣＴＬ０とは別に停止を指示するための制御信号が用いられる。

続いて、電圧変換部Ｐ０〜Ｐ２について説明する。図４は、電圧変換部Ｐ０〜Ｐ２を構成する、正電圧を出力する電圧変換部ＰＰの構成を示している。また、図５は、電圧変換部Ｐ１，Ｐ２を構成する、負電圧を出力する電圧変換部ＰＮの構成を示している。

図４に示すように、電圧変換部ＰＰは、制御回路ＣＣ１、コイルＬ１、スイッチＳＷ１，ＳＷ２、コンデンサＣ１および抵抗Ｒ１，Ｒ２を有している。

抵抗Ｒ１，Ｒ２は、出力端子ＯＴ（ＯＴ１〜ＯＴ２）とＧＮＤラインとの間に直列に接続されている。抵抗Ｒ１の一端は、出力端子ＯＴ、コンデンサＣ１の一端およびスイッチＳＷ２の一端に接続されている。コンデンサＣ１の他端はＧＮＤラインに接続されている。抵抗Ｒ１の他端とＲ２の一端との接続点には、出力電圧ＶＯＵＴｎ−１（または出力電圧ＶＯＵＴｎ）が抵抗Ｒ１，Ｒ２の比で分圧された電圧が現れている。この電圧は、フィードバック電圧として制御回路ＣＣ１に入力される。

スイッチＳＷ２の他端およびスイッチＳＷ１の一端は、ともにコイルＬ１の一端に接続されている。スイッチＳＷ１の他端はＧＮＤラインに接続されている。また、コイルＬ１の他端には入力電圧ＶＩＮが入力される。スイッチＳＷ１，ＳＷ２は、制御回路ＣＣ１によってオン／オフが制御される。

制御回路ＣＣ１は、制御信号ＣＴＬ０（またはＣＴＬｎ）の状態に基づいて、スイッチＳＷ１，ＳＷ２のオン／オフを制御する。具体的には、制御回路ＣＣ１は、制御信号ＣＴＬ０（またはＣＴＬｎ）が非アクティブであるときに、スイッチＳＷ１をオンさせるオン信号を出力する一方、スイッチＳＷ２をオフさせるオフ信号を出力する。また、制御回路ＣＣ１は、制御信号ＣＴＬ０（またはＣＴＬｎ）がアクティブであるときに、スイッチＳＷ１をオフさせるオフ信号を出力する一方、スイッチＳＷ２をオンさせるオン信号を出力する。さらに、制御回路ＣＣ１は、出力電圧ＶＯＵＴｎ−１を一定に保つように、抵抗Ｒ１，Ｒ２からのフィードバック電圧と基準電圧とを比較して、その差が０になるようにオン信号およびオフ信号のデューティ比を調整する。

これにより、制御信号ＣＴＬ０（またはＣＴＬｎ）が非アクティブであるときには、入力電圧ＶＩＮが印加されるコイルＬ１に電流が流れ、コイルＬ１にエネルギーが蓄えられる。そして、制御信号ＣＴＬ０（またはＣＴＬｎ）がアクティブであるときには、コイルＬ１からコンデンサＣ１に電流が流れ込み、コンデンサＣ１の両端に出力電圧ＶＯＵＴｎ−１（または出力電圧ＶＯＵＴｎ）が発生する。

図５に示すように、電圧変換部ＰＮは、制御回路ＣＣ２、コイルＬ１、スイッチＳＷ１，ＳＷ２、コンデンサＣ１および抵抗Ｒ１，Ｒ２を有している。

抵抗Ｒ１，Ｒ２は、出力端子ＯＴ（ＯＴ１〜ＯＴ２）と基準電圧Ｖｒｅｆが印加される基準電圧ラインとの間に直列に接続されている。抵抗Ｒ１の一端は、出力端子ＯＴ、コンデンサＣ１の一端およびスイッチＳＷ２の一端に接続されている。コンデンサＣ１の他端はＧＮＤラインに接続されている。電圧変換部ＰＮにおいては、コイルＬ１とスイッチＳＷ１との位置が、電圧変換部ＰＰにおけるコイルＬ１とスイッチＳＷ１との位置と逆転している。また、スイッチＳＷ１，ＳＷ２は、制御回路ＣＣ２によってオン／オフが制御される。

制御回路ＣＣ２は、制御信号ＣＴＬ０（またはＣＴＬｎ）の状態に基づいて、スイッチＳＷ１，ＳＷ２のオン／オフを制御する。具体的には、制御回路ＣＣ２は、制御信号ＣＴＬ０（またはＣＴＬｎ）が非アクティブであるときに、スイッチＳＷ１をオンさせるオン信号を出力する一方、スイッチＳＷ２をオフさせるオフ信号を出力する。また、制御回路ＣＣ２は、制御信号ＣＴＬ０（またはＣＴＬｎ）がアクティブであるときに、スイッチＳＷ１をオフさせるオフ信号を出力する一方、スイッチＳＷ２をオンさせるオン信号を出力する。さらに、制御回路ＣＣ２は、抵抗Ｒ１，Ｒ２からのフィードバック電圧に基づいて、前記の制御回路ＣＣ１と同様、オン信号およびオフ信号のデューティ比を調整する。

これにより、制御信号ＣＴＬ０（またはＣＴＬｎ）が非アクティブであるときには、入力電圧ＶＩＮが印加されるコイルＬ１に電流が流れ、コイルＬ１にエネルギーが蓄えられる。そして、制御信号ＣＴＬ０（またはＣＴＬｎ）がアクティブであるときには、コイルＬ１からコンデンサＣ１に電流が流れ込み、コンデンサＣ１の両端に出力電圧ＶＯＵＴｎ−１（または出力電圧ＶＯＵＴｎ）が発生する。

尚、上記の電圧変換部ＰＰは昇圧回路であるので、入力電圧ＶＩＮを昇圧する場合に用いられる。入力電圧ＶＩＮより低い電圧が必要である場合は、図示はしないが降圧回路が用いられる。また、電圧変換部ＰＮは反転回路であるので、正極性の入力電圧ＶＩＮから負極性の電圧を出力する場合に用いられる。

上記のように構成される多出力電源装置１の起動時および停止時の動作について説明する。図６は、多出力電源装置１の起動および停止の動作を示すタイミングチャートである。ここでは、多出力電源装置１の起動時および停止時における出力電圧ＶＯＵＴ０，ＶＯＵＴ１の変化について説明する。また、出力電圧ＶＯＵＴ０が正電圧（定格１５Ｖ）であり、出力電圧ＶＯＵＴ１が負電圧（定格−８Ｖ）であるとする。

図６に示すように、起動時は、まず、制御信号ＣＴＬ０がアクティブ（ＯＮ）になると、電圧変換部Ｐ０がオンすることにより、その出力電圧ＶＯＵＴ０が０Ｖから上昇していく。出力電圧ＶＯＵＴ０が電圧変換部Ｐ０のオンから時間ｔ１後に規定電圧Ｖｒ１に達すると、制御信号発生部ＶＭ１がそのことを判定して制御信号ＣＴＬ１をアクティブ（Ｈｉｇｈ）に変化させる。これにより、電圧変換部Ｐ１がオンして、その出力電圧ＶＯＵＴ１が０Ｖから下降していき定格電圧に達する。

尚、図６には示さないが、電圧変換部Ｐ２は、出力電圧ＶＯＵＴ１が規定電圧に達した時点で制御信号発生部ＶＭ２が制御信号ＣＴＬ２をアクティブ（Ｈｉｇｈ）に変化させることによりオンして、その出力電圧ＶＯＵＴ２を０Ｖから変化させる。

一方、停止時は、負電源出力を正電源出力より先に０Ｖに戻す必要があるので、電圧変換部Ｐ０よりも電圧変換部Ｐ１を先にオフさせる。この場合は、図１の構成ではなく、電圧変換部Ｐ１が、第１制御信号が停止を指示する状態となることによって停止し、電圧変換部Ｐ０が電圧変換部Ｐ１の出力電圧ＶＯＵＴ１の状態に基づいてオフする構成（図示せず）が用いられる。具体的には、電圧変換部Ｐ１は、直接上記の第１制御信号が入力されており、その第１制御信号が非アクティブ（Ｌｏｗ）となると、オフして、その出力電圧ＶＯＵＴ１を０Ｖに変化させる。電圧変換部Ｐ０のオフ動作は、電圧変換部Ｐ０に対応する制御電圧発生部ＶＭで発生する第２制御信号で制御される。従って、出力電圧ＶＯＵＴ１が規定電圧Ｖｒ２に達すると、電圧変換部Ｐ０に与えられる第２制御信号が非アクティブ（Ｌｏｗ）に変化することにより電圧変換部Ｐ０がオフして、出力電圧ＶＯＵＴ０が０Ｖへ変化していく。

このように、多出力電源装置１は、起動時に、定格規定の投入順序に従って、先にオンさせるべき電源出力が規定電圧に達したら次にオンさせるべき電源出力をオンさせると共に、停止時に、規定の停止順序に従って、先にオフさせるべき電源出力が規定電圧に達したら次にオフさせるべき電源出力をオフさせる。これにより、規定の順序に従って電源が投入されるので、本来後に投入されるべき電源出力が投入順序に反して先行して投入されることを防止できる。また、規定の順序に従って電源出力が停止されるので、本来後に停止されるべき電源が停止順序に反して先行して停止されることを防止できる。特に、負電源は、正電源の投入後に投入され、正電源の停止に先行して停止されなければならない。これに対し、多出力電源装置１によれば、このような規定シーケンスに従って、起動および停止を行うことができる。

また、規定シーケンスを実現するための制御信号発生部ＶＭは、先行してオンまたはオフする電圧変換部Ｐの出力電圧ＶＯＵＴが規定電圧に達したときに制御信号をアクティブまたは非アクティブにする構成であるため、簡素に形成することができる。それにより、多出力電源装置１の回路規模が小さくなるので、多出力電源装置１を組み込んだＩＣの小型化を容易に実現することができる。

停止については、各電圧変換部Ｐ０〜Ｐ２をオフさせる他に、下記のような簡易的な手法を用いることもできる。図７は、その手法による多出力電源装置１の停止の動作を示すタイミングチャートである。図８は、その手法を実現するための多出力電源装置１の要部の構成を示す回路図である。

図７に示すように、この手法では、制御信号ＣＴＬ０が非アクティブ（ＯＦＦ）になると同時に、各出力電圧ＶＯＵＴを０Ｖに戻すが、先に０Ｖに戻すべき出力電圧ＶＯＵＴの電圧変化速度を高くする。具体的には、出力電圧ＶＯＵＴ０，ＶＯＵＴ１は、制御信号ＣＴＬ０がＯＦＦになると共に同時に０Ｖに戻っていくが、出力電圧ＶＯＵＴ１が出力電圧ＶＯＵＴ０より早く０Ｖに達する。これにより、制御信号発生部ＶＭ１を用いることなく、負の出力電圧ＶＯＵＴ１を正の出力電圧ＶＯＵＴ０より先に０Ｖに戻すことができる。

上記の手法を実現するためには、図８に示すように、電圧変換部Ｐの出力端子ＯＴとＧＮＤラインとの間に強制放電回路ＤＣが設けられている。この強制放電回路ＤＣ（電圧低下手段）は、抵抗Ｒ３とｎ型ＭＯＳトランジスタであるトランジスタＴとからなる。抵抗Ｒ３は、一端が出力端子ＯＴに接続され、その他端とＧＮＤラインとの間にトランジスタＴが接続されている。また、トランジスタＴのゲートには、制御信号ＣＴＬ０が入力される。

尚、ｎ型ＭＯＳトランジスタで負電圧をＧＮＤラインに放電するために、トランジスタＴはバックゲートが任意の電圧ノードに接続できるタイプのトランジスタであることが必要である。

この強制放電回路ＤＣでは、制御信号ＣＴＬ０が非アクティブ（ＯＦＦ）になると、トランジスタＴがオンし、トランジスタＴのオン抵抗により、電圧変換部Ｐの出力が強制的に放電され（出力電圧ＶＯＵＴが強制的に低下させられ）、通常より早く出力電圧ＶＯＵＴが０Ｖに戻る。ここで、抵抗Ｒ３は、出力端子ＯＴとＧＮＤラインとの間の抵抗値を調整するために設けられている。図７に示す動作の例では、電圧変換部Ｐ１の出力端子ＯＴ１に強制放電回路ＤＣが接続されている。

従って、トランジスタＴのオン抵抗の大きさを異ならせることにより、出力電圧ＶＯＵＴが０Ｖに戻る速さを異ならせることができる。図７の例では、出力端子ＯＴ１に接続される強制放電回路ＤＣにおけるトランジスタＴのオン抵抗値が、出力端子ＯＴ０に接続される強制放電回路ＤＣにおけるトランジスタＴのオン抵抗値より大きく設定されている。これにより、負の出力電圧ＶＯＵＴ１が正の出力電圧ＶＯＵＴ０より早く（時間ｔ３）０Ｖに戻る。

ここで、本実施形態の変形例について説明する。図９および図１０は、その変形例の要部を示している。

図９に示す構成では、入力端子ＶＴと制御端子ＣＴとが短絡されている。これにより、入力電圧ＶＩＮを制御信号ＣＴＬ０として利用することができ、ユーザの設定により外部から制御信号ＣＴＬ０を与える必要がなくなる。それゆえ、入力電圧ＶＩＮの立ち上がりや立ち下がりを制御指示として電圧変換部Ｐ０のオンまたはオフを制御することができる。この構成は、制御信号ＣＴＬ０を必要としない場合に好適である。

図１０に示す構成では、入力端子ＶＴと制御端子ＣＴとの間に時定数回路ＴＣが設けられている。時定数回路ＴＣは、例えば、抵抗とコンデンサとを含む時定数を持った回路である。これにより、入力電圧ＶＩＮを制御信号ＣＴＬ０として利用することができるのは、図９の構成と同様である。しかも、この構成では、入力電圧ＶＩＮの変化から時定数回路ＴＣの時定数で決まる時間だけ遅延して制御信号ＣＴＬ０を変化させることができる。それゆえ、この構成は、入力電圧ＶＩＮの立ち上がりや立ち下がりから所定の時間経過した後に電圧変換部Ｐ０のオンまたはオフさせる場合に好適である。

〔実施形態２〕
本発明の他の実施形態について図１１に基づいて説明すると、以下の通りである。尚、本実施形態において、実施形態１の構成要素と同等の機能を有する構成要素については、同一の符号を付記し、その説明を省略する。

図１１は、本実施形態に係る多出力電源装置２の構成を示すブロック図である。本実施形態では、多出力電源装置２が、電圧変換部Ｐ０、電圧変換部Ｐ１、電圧変換部Ｐ２の順で起動すると共に停止するものとして説明する。

図１１に示すように、多出力電源装置２は、前記の多出力電源装置１（図１）と同様、複数の電圧変換部Ｐ０〜Ｐｎ（ｎは１以上の整数，ここではｎ＝２）を備えているが、制御信号発生部ＶＭ１〜Ｖｎは備えていない。

電圧変換部Ｐ０の出力電圧ＶＯＵＴ０は、電圧変換部Ｐ１をオンまたはオフさせるための制御信号として用いられる。また、電圧変換部Ｐ１の出力電圧ＶＯＵＴ１は、電圧変換部Ｐ２をオンまたはオフさせるための制御信号として用いられる。また、各電圧変換部Ｐ０〜Ｐ２には入力電圧ＶＩＮが入力されている。

このような構成では、前述のような外部からの制御を必要としない場合に制御信号ＣＴＬ０〜ＣＴＬ２の代わりに出力電圧ＶＯＵＴ０，ＶＯＵＴ１を用いることにより、多出力電源装置２の構成をより簡素化することができる。

尚、多出力電源装置２においては、前述の制御信号ＣＴＬ１，ＣＴＬ２のような規定のレベルと極性とを有する信号ではなく、レベルや極性が個々に異なる出力電圧ＶＯＵＴ０，ＶＯＵＴ１が電圧変換部Ｐ１，Ｐ２に制御信号として与えられる。このため、負の出力電圧ＶＯＵＴが入力される電圧変換部Ｐは、その出力電圧ＶＯＵＴの極性を判定する回路を備える必要がある。また、各電圧変換部Ｐは、入力される出力電圧ＶＯＵＴのレベルを一定に変換するレベル変換回路を備える必要がある。

〔実施形態３〕
本発明のさらに他の実施形態について図１２に基づいて説明すると、以下の通りである。尚、本実施形態において、実施形態１の構成要素と同等の機能を有する構成要素については、同一の符号を付記し、その説明を省略する。

図１２は、本実施形態に係る多出力電源装置３の構成を示すブロック図である。本実施形態では、多出力電源装置３が、電圧変換部Ｐ０、電圧変換部Ｐ１、電圧変換部Ｐ２の順で起動すると共に停止するものとして説明する。但し、多出力電源装置３は、電圧変換部Ｐ２が、電圧変換部Ｐ０，Ｐ１からの出力電圧ＶＯＵＴ０，ＶＯＵＴ１がともに規定電圧に達したときにオンまたはオフするように構成されている点が多出力電源装置１（図１）と異なる。

具体的には、制御信号発生部２は、図示はしないが、前述の分圧器ＶＤｎおよび比較器ＣＭＰｎ（図２）を出力電圧ＶＯＵＴ０，ＶＯＵＴ１について個々に有している。また、制御信号発生部２は、それぞれの比較器ＣＭＰｎからの出力判定信号ＯＪｎと制御信号ＣＴＬ０とに基づいて制御回路ＣＴｎから制御信号ＣＴＬｎを出力する。

この構成では、電圧変換部Ｐ０，Ｐ１はこの順にオンまたはオフするが、電圧変換部Ｐ２は、出力電圧ＶＯＵＴ０，ＶＯＵＴ１がともに規定電圧に達したときにオンまたはオフする。これにより、複数の電源出力がオンまたはオフしたときに他の電源出力をオンまたはオフさせる用途に好適である。

尚、本実施形態を含む各実施形態では、３出力構成の多出力電源装置１〜３について説明したが、出力数は３に限定されず、２や４以上であってもよい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の多出力電源装置は、電源出力の起動または停止の順序を満足しつつ最適な時間で出力を定格電圧にまで変化させることを簡素な構成で実現することができる。従って、本多出力電源装置は、小型化を図ることにより、電子機器、特に、携帯電話やＰＤＡをはじめとする携帯用の小型機器等に用いられる、電源用のＩＣもしくはＩＣ内の電源回路として好適に利用できる。

本発明の一実施形態に係る多出力電源装置の構成を示すブロック図である。 上記多出力電源装置における制御信号発生部の構成を示す回路図である。 上記多出力電源装置における他の制御信号発生部の構成を示す回路図である。 上記多出力電源装置における電圧変換部の構成を示す回路図である。 上記多出力電源装置における他の電圧変換部の構成を示す回路図である。 図１の多出力電源装置の起動時および停止時の動作を示すタイミングチャートである。 図１の多出力電源装置の他の停止時の動作を示すタイミングチャートである。 図７の動作を実現するための構成を示す回路図である。 本発明の一実施形態に係る変形例の構成を示すブロック図である。 本発明の一実施形態に係る他の変形例の構成を示すブロック図である。 本発明の他の実施形態に係る多出力電源装置の構成を示すブロック図である。 本発明のさらに他の実施形態に係る多出力電源装置の構成を示すブロック図である。 従来の多出力電源装置の構成を示すブロック図である。

符号の説明

１〜３ 多出力電源装置
Ｐ０〜Ｐ２ 電圧変換部（電圧出力部）
ＶＭ１，ＶＭ２，ＶＭｎ 制御信号発生部
ＶＯＵＴ０〜ＶＯＵＴ２ 出力電圧
ＣＭＰｎ 比較器
ＣＴＬ０〜ＣＴＬ２
ＣＴｎ 制御回路（制御手段）
ＤＶｎ 分圧器
ＩＮＶ インバータ
Ｔ トランジスタ
ＴＣ 時定数回路（電圧低下手段）

Claims (9)

1. 入力電圧を基に所定の電圧を出力する複数の電圧出力部を備えた多出力電源装置において、
   複数の電圧出力部の出力電圧のうちの１つと所定電圧とを比較して、比較される出力電圧が前記所定電圧に達したときに他の電圧出力部をオンさせるオン手段を備えていることを特徴とする多出力電源装置。
2. 入力電圧を基に所定の電圧を出力する複数の電圧出力部を備えた多出力電源装置において、
   複数の電圧出力部の出力電圧のうちの１つと所定電圧とを比較して、比較される出力電圧が前記所定電圧に達したときに他の電圧出力部をオフさせるオフ手段を備えていることを特徴とする多出力電源装置。
3. 複数の前記オン手段または複数の前記オフ手段がすべて他の電源出力部をオンまたはオフさせる状態となったときに、他の電源出力部をオンまたはオフさせる制御手段を備えていることを特徴とする請求項１または２に記載の多出力電源装置。
4. 前記オン手段または前記オフ手段は比較器であることを特徴とする請求項１または２に記載の多出力電源装置。
5. 前記オン手段または前記オフ手段は、前記出力電圧が入力され、その閾値電圧が前記所定電圧に設定されているインバータであることを特徴とする請求項１または２に記載の多出力電源装置。
6. 前記オン手段により所定電圧と比較される前記出力電圧が正電圧であり、前記オン手段によりオンされる前記電圧出力部の出力電圧が負電圧であることを特徴とする請求項１に記載の多出力電源装置。
7. 前記オフ手段により所定電圧と比較される前記出力電圧が負電圧であり、前記オフ手段によりオフされる前記電圧出力部の出力電圧が正電圧であることを特徴とする請求項２に記載の多出力電源装置。
8. 入力電圧を基に所定の電圧を出力する複数の電圧出力部を備えた多出力電源装置において、
   各電圧出力部の出力電圧を強制的に低下させる電圧低下手段を各電圧出力部毎に備え、
   各電圧出力部は同時にオフされると共に、各電圧低下手段の電圧低下速度が異なることを特徴とする多出力電源装置。
9. 前記電圧低下手段は、各電圧出力部の出力端子とグランドとの間に接続されるトランジスタであり、
   各電圧低下手段におけるトランジスタのオン抵抗が異なるように設定されていることを特徴とする請求項８に記載の多出力電源装置。

Images