JP2008178257A - スイッチングレギュレータの制御回路およびそれを利用したスイッチングレギュレータならびに電子機器 - Google Patents

Abstract

【課題】基準電圧を一定値としたまま、出力電圧を変化させる。
【解決手段】誤差増幅器１０は、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆの誤差電圧を生成する。コンパレータ１４は、スイッチングトランジスタＭ１に流れる電流に応じた検出電圧Ｖｄｅｔが誤差電圧Ｖｅｒｒに達すると所定レベルとなるオフ信号Ｓｏｆｆを出力する。スイッチング制御部（２０、３０）は、オフ信号Ｓｏｆｆとクロック信号ＣＫにもとづき、トランジスタＭ１、Ｍ２のオン、オフを切り替える。第１クランプ回路５０は、誤差増幅器１０から出力される誤差電圧Ｖｅｒｒを、所定のクランプ電圧以下にクランプする。起動時に、クランプ電圧を、時間とともに上昇させる。
【選択図】図１

Description

本発明は、スイッチングレギュレータに関し、特に出力電圧の制御技術に関する。

近年の携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの情報端末は、電池の出力電圧よりも高い電圧、あるいは低い電圧を必要とするデバイスを備える。この場合、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）を利用して電池電圧を昇圧、もしくは降圧し、各デバイスに供給すべき適切な電圧を生成している。

スイッチングレギュレータは、出力インダクタ、出力キャパシタ、スイッチングトランジスタおよびスイッチングトランジスタのオンオフを制御するための制御回路を備える。この制御回路がスイッチング素子を制御する方法として、出力のインダクタ（もしくはスイッチングトランジスタ）に流れるコイル電流（リアクトル電流）をモニタし、このコイル電流にもとづいてスイッチング素子のオン、オフを制御する方式が知られている。

こうしたスイッチングレギュレータの起動時において、出力電圧が低い状態から高い状態に切り替えると、出力キャパシタに突入電流が流れる。この突入電流を防止するために、出力電圧を設定するための基準電圧を徐々に上昇させる方法が考えられる。
特開平９−２６６６６４号公報 特開平６−００６９６９号公報

基準電圧には非常に高い精度が要求されるためバンドギャップレギュレータの出力を利用するの一般的である。しかし、バンドギャップレギュレータの出力を変化させるのは容易ではない。また、ＣＲ時定数回路によりバンドギャップレギュレータの出力をなまらせる場合、回路面積が大きくなる。同様に、高精度のＤ／Ａ変換回路を利用して基準電圧を変化させる場合でも、回路面積の増加は避けられない。

本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、基準電圧を一定値としたまま、出力電圧を変化させることができるスイッチングレギュレータの制御回路の提供にある。

本発明のある態様の制御回路は、スイッチングレギュレータの制御回路に関する。制御回路は、スイッチングレギュレータの出力電圧を、所定の基準電圧と比較し、２つの電圧の誤差電圧を生成する誤差増幅器と、スイッチングレギュレータの出力インダクタに流れるコイル電流に応じた検出電圧を、誤差増幅器からの誤差電圧と比較し、検出電圧が誤差電圧に達すると所定レベルとなるオフ信号を出力するコンパレータと、オフ信号が所定レベルとなると、スイッチングトランジスタをオフし、クロック信号が所定レベルに遷移すると、スイッチングトランジスタをオンする駆動回路と、誤差増幅器から出力される誤差電圧を、所定のクランプ電圧以下にクランプするクランプ回路と、を備え、スイッチングレギュレータの起動時に、クランプ電圧を時間とともに上昇させる。

この態様によると、起動直後に、誤差電圧が大きくなると、その誤差電圧がクランプ電圧以下にクランプされるため、スイッチングトランジスタのオフするタイミングは、クランプ電圧によって早められる。その結果、コイル電流に上限値が設定され、出力電圧を緩やかに上昇させることができる。

クランプ回路は、第１端子が接地され、第２端子が誤差増幅器の出力端子に接続されたクランプトランジスタと、出力端子がクランプトランジスタの制御端子に接続され、反転入力端子にクランプ電圧を設定する設定電圧が印加され、非反転入力端子が誤差増幅器の出力端子に接続された演算増幅器と、を含んでもよい。

クランプ回路は、第１端子が接地され、第２端子が誤差増幅器の出力端子に接続されたクランプトランジスタと、制御端子および第１端子が、クランプトランジスタの制御端子と共通に接続されており、第２端子にクランプ電圧を設定する設定電圧が印加されたミラートランジスタと、ミラートランジスタの第１端子に接続された定電流回路と、を含んでもよい。

制御回路は、デジタル信号をカウントアップするカウンタと、カウンタからの出力をアナログ電圧に変換するデジタルアナログ変換回路と、をさらに備え、デジタルアナログ変換回路の出力電圧を、設定電圧としてもよい。

制御回路は、スイッチングレギュレータの起動開始から時間計測を開始し、所定の起動時間の経過前に前記設定電圧を第１の値に設定し、起動時間の経過後に設定電圧を第１の値より高い第２の値に設定するクランプ電圧設定部をさらに備えてもよい。

本発明の別の態様もまた、制御回路である。この制御回路は、スイッチングレギュレータの出力電圧を、所定の基準電圧と比較し、２つの電圧の誤差電圧を生成する誤差増幅器と、スイッチングレギュレータの出力インダクタに流れるコイル電流に応じた検出電圧を、誤差増幅器からの誤差電圧と比較し、検出電圧が誤差電圧に達すると所定レベルとなるオフ信号を出力するコンパレータと、オフ信号が所定レベルとなると、スイッチングトランジスタをオフし、クロック信号が所定レベルに遷移すると、スイッチングトランジスタをオンする駆動回路と、誤差増幅器から出力される誤差電圧を、所定のクランプ電圧以上にクランプするクランプ回路と、を備える。

この態様では、クランプ電圧を高く設定すると、誤差電圧もそれに伴って増加し、スイッチングトランジスタのオン時間が長くなる。その結果、出力電圧を基準電圧とは無関係に上昇させることができる。さらに、オン時間がクロック信号の周期より長くなるように、クランプ電圧を設定すれば、スイッチングトランジスタを固定的にオンできるため、スイッチング動作を停止して入力電圧をそのまま出力することができる。

クランプ回路は、クランプ電圧を時間とともに上昇させてもよい。この場合、出力電圧を緩やかに上昇させることができる。

クランプ回路は、第１端子が電源端子に接続され、第２端子が誤差増幅器の出力端子に接続されたクランプトランジスタと、出力端子がクランプトランジスタの制御端子に接続され、反転入力端子にクランプ電圧を設定する設定電圧が印加され、非反転入力端子が誤差増幅器の出力端子に接続された演算増幅器と、を含んでもよい。

クランプ回路は、第１端子が電源端子に接続され、第２端子が誤差増幅器の出力に接続されたクランプトランジスタと、制御端子および第１端子が、クランプトランジスタの制御端子と共通に接続されており、第２端子にクランプ電圧を設定する設定電圧が印加されたミラートランジスタと、ミラートランジスタの第１端子に接続された定電流回路と、を含んでもよい。

本発明のさらに別の態様もまた、制御回路である。この制御回路は、スイッチングレギュレータの出力電圧を、所定の基準電圧と比較し、２つの電圧の誤差電圧を生成する誤差増幅器と、スイッチングレギュレータの出力インダクタに流れるコイル電流に応じた検出電圧を、誤差増幅器からの誤差電圧と比較し、検出電圧が誤差電圧に達すると所定レベルとなるオフ信号を出力するコンパレータと、オフ信号が所定レベルとなると、スイッチングトランジスタをオフし、クロック信号が所定レベルに遷移すると、スイッチングトランジスタをオンする駆動回路と、誤差増幅器から出力される誤差電圧を、所定のクランプ電圧以下にクランプするクランプ回路と、を備え、動作モードに応じて、クランプ電圧を変化させる。

この態様によると、クランプ電圧を変化させることにより、誤差電圧を出力電圧および基準電圧の値とは無関係に変化させることができるため、スイッチングトランジスタのオン時間（すなわちコイル電流）をコントロールできるため、出力電圧を変化させることができる。

ある態様の制御回路は、１つの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。制御回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。

本発明のさらに別の態様は、スイッチングレギュレータである。このスイッチングレギュレータは、出力インダクタおよび出力キャパシタを含むスイッチングレギュレータ出力回路と、出力インダクタの一端に、スイッチングトランジスタをオン、オフした結果生ずるスイッチング電圧を供給する上述のいずれかの態様の制御回路と、を備える。

本発明のさらに別の態様は、電子機器である。この電子機器は、負荷と、電池と、電池の電圧を入力電圧として受け、それを安定化して負荷に供給する上述のスイッチングレギュレータと、を備える。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様の制御回路によれば、基準電圧を一定としつつ、出力電圧を変化させることができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るスイッチングレギュレータ２００の構成を示す回路図である。本実施の形態に係るスイッチングレギュレータ２００は、制御回路１００と、スイッチングレギュレータ出力回路（以下、出力回路という）４０と、を含む降圧型ＤＣ／ＤＣコンバータである。このスイッチングレギュレータ２００は、入力端子２０２、出力端子２０４を備え、それぞれの端子に印加され、または現れる電圧を入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔという。スイッチングレギュレータ２００は、出力電圧Ｖｏｕｔが、目標値に一致するように入力電圧Ｖｉｎを降圧する。

図２は、図１のスイッチングレギュレータ２００を搭載する電子機器３００の構成を示すブロック図である。電子機器３００は、たとえば携帯電話端末や、デジタルカメラ、携帯ゲーム機器など電池駆動型の小型情報端末である。電子機器３００は、スイッチングレギュレータ２００、負荷２１０、電池２２０を含む。電池２２０は、リチウムイオン電池などであって、３Ｖ〜４Ｖ程度の電池電圧Ｖｂａｔを出力し、スイッチングレギュレータ２００の入力端子２０２へと出力する。

負荷２１０は、１．５Ｖ程度の電源電圧で動作するＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）などである。あるいは、携帯電話端末に搭載されるパワーアンプなどのアナログ回路であってもよい。負荷２１０の電源端子は、スイッチングレギュレータ２００の出力端子２０４に接続される。

スイッチングレギュレータ２００は、入力端子２０２に入力された電池電圧Ｖｂａｔを、負荷２１０が要求する電圧に安定化し、出力電圧Ｖｏｕｔとして出力する。以下、スイッチングレギュレータ２００、特にその制御回路１００の構成について詳細に説明する。

図１に戻る。出力回路４０は、出力インダクタＬ１、出力キャパシタＣ１を含む。出力キャパシタＣ１は、出力端子２０４と接地端子間に設けられる。出力インダクタＬ１は、出力端子２０４と制御回路１００のスイッチング端子１０４の間に設けられる。出力回路のトポロジーは、昇圧、降圧、昇降圧に応じて適宜変更すればよい。

制御回路１００は、出力インダクタＬ１の一端に、入力電圧Ｖｉｎと接地電圧（０Ｖ）の間をスイングするスイッチング電圧Ｖｓｗを出力する。

制御回路１００は、入力端子１０２、スイッチング端子１０４、帰還端子１０６を備える。入力端子１０２は、スイッチングレギュレータ２００の入力端子２０２と接続され、入力電圧Ｖｉｎが印加される。帰還端子１０６には、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔが帰還される。

制御回路１００は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、誤差増幅器１０、コンパレータ１４、スイッチング制御部２０、ドライバ回路３０、第１クランプ回路５０、第１クランプ電圧設定部６０を備える。
制御回路１００は、出力インダクタＬ１もしくはスイッチングトランジスタＭ１に流れる電流をモニタし、検出した電流のピーク値にもとづいてスイッチングトランジスタＭ１、同期整流トランジスタＭ２のオン、オフを制御する。この方式はピークカレントモードと呼ばれる。

スイッチングトランジスタＭ１は、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、同期整流トランジスタＭ２は、ＮチャンネルＭＯＳＦＥＴである。スイッチングトランジスタＭ１、同期整流トランジスタＭ２をバイポーラトランジスタで構成してもよい。

スイッチングトランジスタＭ１のソースは、入力端子１０２と接続される。同期整流トランジスタＭ２のソースは接地される。スイッチングトランジスタＭ１と同期整流トランジスタＭ２のドレイン同士は接続され、スイッチング端子１０４と接続される。スイッチングトランジスタＭ１がオンすると、スイッチング電圧Ｖｓｗは入力電圧Ｖｉｎとなり、同期整流トランジスタＭ２がオンすると、スイッチング電圧Ｖｓｗは接地電圧（０Ｖ）となる。

スイッチングトランジスタＭ１がオンのとき、入力端子２０２から、スイッチングトランジスタＭ１および出力インダクタＬ１を介して出力キャパシタＣ１が充電される。スイッチングトランジスタＭ１がオフすると、出力インダクタＬ１はスイッチングトランジスタＭ１がオンの期間に流れていた電流を流し続けようとするため、同期整流トランジスタＭ２を介して電流が流れる。

このように、スイッチングトランジスタＭ１、同期整流トランジスタＭ２が相補的にオンオフを繰り返すことによって、出力インダクタＬ１と出力キャパシタＣ１の間でエネルギの変換が行われて、入力電圧Ｖｉｎが降圧され、出力端子２０４からは、出力キャパシタＣ１によって平滑化された出力電圧Ｖｏｕｔが出力される。

誤差増幅器１０は、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔを、所定の基準電圧Ｖｒｅｆと比較し、２つの電圧の誤差電圧Ｖｅｒｒを生成する。誤差増幅器１０は、ｇｍアンプ１２、第２抵抗Ｒ２、第２キャパシタＣ２を含む。
ｇｍアンプ１２の反転入力端子には、帰還電圧Ｖｆｂが入力され、非反転入力端子には基準電圧Ｖｒｅｆが入力される。帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔであってもよいし、出力電圧Ｖｏｕｔを分圧した電圧であってもよい。

ｇｍアンプ１２は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆの差に応じた電流を出力する。第２抵抗Ｒ２および第２キャパシタＣ２は、ｇｍアンプ１２の出力端子と、接地端子間に直列に接続される。ｇｍアンプ１２の出力電流は、第２抵抗Ｒ２および第２キャパシタＣ２によって電圧に変換される。変換された電圧は、誤差電圧Ｖｅｒｒとして出力される。

検出電圧生成部１６は、出力インダクタＬ１に流れるコイル電流に応じた検出電圧Ｖｄｅｔを生成する。制御回路１００は、コイル電流のピーク値をモニタするため、入力端子１０２から出力端子２０４に至る経路上の電流のピーク値をモニタすればよい。

検出電圧Ｖｄｅｔの生成方法は特に限定されるものではなく、公知の技術を利用すればよい。いくつか例示すると、入力端子１０２から出力端子２０４に至る経路上に、検出抵抗を設け、検出抵抗に生ずる電圧降下を、検出電圧Ｖｄｅｔとしてもよい。あるいは、スイッチングトランジスタＭ１のオン抵抗は設計時に知ることができるため、スイッチングトランジスタＭ１に生ずる電圧降下を、検出電圧Ｖｄｅｔとしてもよい。あるいは、スイッチングトランジスタＭ１に対してカレントミラー回路を設け、コピーされた電流を電圧に変換してもよい。

検出電圧生成部１６は、スイッチングトランジスタＭ１（出力インダクタＬ１）に流れる電流を電圧に変換し、これを検出電圧Ｖｄｅｔとして出力する。

コンパレータ１４の反転入力端子には、誤差増幅器１０からの誤差電圧Ｖｅｒｒが入力され、非反転入力端子には、検出電圧生成部１６からの検出電圧Ｖｄｅｔが入力される。コンパレータ１４は、検出電圧Ｖｄｅｔが誤差電圧Ｖｅｒｒに達する（Ｖｄｅｔ＞Ｖｅｒｒ）と所定レベル（ハイレベル）となるオフ信号Ｓｏｆｆを出力する。

スイッチング制御部２０、ドライバ回路３０は、駆動回路を構成する。
スイッチング制御部２０は、コンパレータ１４からのオフ信号Ｓｏｆｆを受ける。駆動回路（２０、３０）は、オフ信号Ｓｏｆｆが所定レベル（ハイレベル）となると、スイッチングトランジスタＭ１をオフし、クロック信号ＣＫが所定レベル（ハイレベル）に遷移すると、スイッチングトランジスタＭ１をオンする。つまり、クロック信号ＣＫのポジティブエッジのタイミングから、コイル電流のピーク値に応じた検出電圧Ｖｄｅｔが誤差電圧Ｖｅｒｒに達するタイミングまでの期間が、スイッチングトランジスタＭ１のオン時間となる。

上記機能を実現するために、スイッチング制御部２０は、ＲＳフリップフロップ２２、オシレータ２４を含む。オシレータ２４は所定の周波数のクロック信号ＣＫを生成する。クロック信号ＣＫは、ＲＳフリップフロップ２２のセット端子に入力され、オフ信号Ｓｏｆｆは、リセット端子に入力される。

ＲＳフリップフロップ２２の出力信号Ｑは、クロック信号ＣＫがハイレベルとなるポジティブエッジのタイミングで、ハイレベルとなり、オフ信号Ｓｏｆｆがハイレベルとなるポジティブエッジのタイミングで、ローレベルとなる。

ドライバ回路３０は、インバータ３２、インバータ３４を含む。インバータ３２は、スイッチング制御部２０の出力信号Ｑを反転して、スイッチングトランジスタＭ１のゲートに与える。インバータ３４は、出力信号Ｑを反転して、同期整流トランジスタＭ２のゲートに与える。

出力信号Ｑがハイレベルとなると、スイッチングトランジスタＭ１がオン、同期整流トランジスタＭ２がオフとなる。また、出力信号Ｑがローレベルとなると、スイッチングトランジスタＭ１がオフ、同期整流トランジスタＭ２がオンする。

本実施の形態に係る制御回路１００は、第１クランプ回路５０を備える点を特徴とする。本実施の形態において、第１クランプ回路５０は、誤差増幅器１０から出力される誤差電圧Ｖｅｒｒを、所定のクランプ電圧Ｖｃｌ以下にクランプする。

本実施の形態において、第１クランプ電圧設定部６０は、クランプ電圧Ｖｃｌを設定するためのクランプ設定電圧Ｖｓ１を生成する。第１クランプ電圧設定部６０は、クランプ設定電圧Ｖｓ１をスイッチングレギュレータ２００の動作モードに応じて変化させる。
この機能を実現するために、第１クランプ電圧設定部６０は、Ｄ／Ａコンバータ６１、カウンタ６２を含む。

本実施の形態では、スイッチングレギュレータ２００は、起動時に出力電圧Ｖｏｕｔを０Ｖから徐々に立ち上げるソフトスタートモードと、出力電圧Ｖｏｕｔを一定値に安定化する通常モードで動作する。

カウンタ６２は、ソフトスタートモードが指示されると、デジタル値のカウントアップを開始する。カウンタ６２から出力されるデジタル値は、Ｄ／Ａコンバータ６１によって、アナログ電圧に変換する。Ｄ／Ａコンバータ６１の出力が、クランプ設定電圧Ｖｓ１となる。したがって、クランプ設定電圧Ｖｓ１は、時間とともにカウントアップが進むにつれて、上昇する。

第１クランプ電圧設定部６０は、通常モードにおいて、クランプ設定電圧Ｖｓ１を、所定の一定値に保持する。このとき、カウンタ６２のカウント値を一定値に保持すればよい。一定値は、カウンタの上限値であってもよい。この場合、カウントアップ中はソフトスタートとなり、カウントアップが完了すると、通常モードとなる。

第１クランプ回路５０は、演算増幅器５２、クランプトランジスタＭ３を含む。クランプトランジスタＭ３は、ＮチャンネルＭＯＳＦＥＴであり、第１端子（ソース）が接地され、第２端子（ドレイン）が誤差増幅器１０の出力端子に接続される。
演算増幅器５２は、その出力端子がクランプトランジスタＭ３の制御端子（ゲート）に接続され、反転入力端子にクランプ設定電圧Ｖｓ１が印加され、非反転入力端子が誤差増幅器１０の出力端子に接続される。この第１クランプ回路５０は、誤差電圧Ｖｅｒｒを、クランプ設定電圧Ｖｓ１以下にクランプする。

つまりコンパレータ１４の反転入力端子には、Ｖｅｒｒ＜Ｖｓ１のとき、Ｖｅｒｒが入力され、Ｖｅｒｒ＞Ｖｓ１となると、Ｖｓ１が入力される。

以上のように構成された制御回路１００の動作について説明する。
図３は、図１の制御回路１００の動作を示すタイムチャートである。なお、同図のＩＬは、出力インダクタＬ１に流れるコイル電流を示す。

まず、本実施の形態に係る制御回路１００の効果をより明確とするために、第１クランプ回路５０を設けない場合の動作について説明する。このときの波形は、一点鎖線のＶｅｒｒ’、破線のＶｏｕｔ’、破線のＩＬ’で示される。
時刻ｔ０に、スイッチングレギュレータ２００の起動が指示される。このとき、出力電圧Ｖｏｕｔ＝０Ｖであり、基準電圧Ｖｒｅｆとの差が大きいため、誤差電圧Ｖｅｒｒが大きくなる。

スイッチングトランジスタＭ１のオン時間は、検出電圧Ｖｄｅｔが誤差電圧Ｖｅｒｒ’に達するまで持続するから、誤差電圧Ｖｅｒｒが大きいほど、オン時間が長くなり、コイル電流ＩＬ’は増加する。その結果、起動直後に、出力インダクタＬ１に大電流が流れ、これが突入電流として問題となる。

次に、第１クランプ回路５０を有する制御回路１００の動作について説明する。
時刻ｔ０に起動が指示されると、ソフトスタートモードとなる。その結果、カウンタ６２のカウントアップに伴ってクランプ設定電圧Ｖｓ１が上昇する。第１クランプ回路５０は、誤差電圧Ｖｅｒｒをクランプ設定電圧Ｖｓ１以下に抑制する。その結果、誤差電圧Ｖｅｒｒは、クランプ設定電圧Ｖｓ１に沿うようにして上昇していく。クランプが有効となると、誤差電圧Ｖｅｒｒは、出力電圧Ｖｏｕｔおよび基準電圧Ｖｒｅｆには依存しない状態となる。

コイル電流ＩＬに比例した検出電圧Ｖｄｅｔが誤差電圧Ｖｅｒｒに達すると、スイッチングトランジスタＭ１がオフするから、誤差電圧Ｖｅｒｒが緩やかに上昇することにより、スイッチングトランジスタＭ１のオン時間も制限されてコイル電流ＩＬは緩やかに増加し、突入電流の発生が抑制される。

コイル電流ＩＬの増加とともに出力電圧Ｖｏｕｔが緩やかに上昇していく。出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに近づくにしたがい、誤差電圧Ｖｅｒｒは低下し、クランプ設定電圧Ｖｓ１より低くなって第１クランプ回路５０の影響を受けなくなる。その後、出力電圧Ｖｏｕｔが基準電圧Ｖｅｒｒに近づくように帰還がかかり、回路が安定する。

出力電圧Ｖｏｕｔが安定した時刻ｔ１以降、回路は通常モードとなりクランプ設定電圧Ｖｓ１が一定値に保たれる。通常モードにおいても、第１クランプ回路５０はアクティブであり、過電流を防止する回路として機能する。言い換えれば、クランプ設定電圧Ｖｓ１の一定値は、通常モードにおける電流の上限に応じて設定すればよい。

このように、本実施の形態に係る制御回路１００によれば、第１クランプ回路５０を設け、そのクランプ設定電圧Ｖｓ１を徐々に上昇させることにより、ソフトスタートを実現することができ、突入電流の発生を抑制できる。この回路では、基準電圧Ｖｒｅｆを変化させる必要がないため、回路が簡素化できるという利点もある。

（第２の実施の形態）
図４は、第２の実施の形態に係る制御回路１００ａの構成を示す回路図である。図４において、図１と同様の回路は簡略化または省略して示している。
図４の制御回路１００ａは、第２クランプ回路７０、第２クランプ電圧設定部８０を備える点を特徴とする。なお、図４の回路では、第１クランプ回路５０が省略されているが、これを設けてもよい。

第２クランプ回路７０は、誤差増幅器１０から出力される誤差電圧Ｖｅｒｒを、所定のクランプ電圧以上にクランプする。言い換えれば、図４の第２クランプ回路７０は、誤差電圧Ｖｅｒｒの下限値を設定する。これは、図１の第１クランプ回路５０が、誤差電圧Ｖｅｒｒの上限値を設定するのと対照的である。

第２クランプ回路７０は、クランプトランジスタＭ４、演算増幅器７１を含む。クランプトランジスタＭ４は、第１端子（ソース）が電源端子に接続され、第２端子（ドレイン）が誤差増幅器１０の出力端子に接続される。演算増幅器７１は、出力端子がクランプトランジスタＭ４の制御端子（ゲート）に接続され、反転入力端子にクランプ設定電圧Ｖｓ２が印加され、非反転入力端子が誤差増幅器１０の出力端子に接続される。

第２クランプ電圧設定部８０は、クランプ設定電圧Ｖｓ２を生成する。第２クランプ電圧設定部８０は、図１の第１クランプ電圧設定部６０と同様に、カウンタとＤ／Ａコンバータで構成してもよい。

第２の実施の形態に係る制御回路１００ａも、第１の実施の形態と同様に、複数の動作モードが切り替えられる。そして、動作モードに応じて、クランプ設定電圧Ｖｓ２を変化させる。

第２の実施の形態に係る制御回路１００ａは、スイッチングトランジスタＭ１のスイッチングによって基準電圧Ｖｒｅｆに応じた出力電圧Ｖｏｕｔを出力する通常モードと、スイッチングトランジスタＭ１を固定的にフルオンさせて、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎ付近まで上昇させるバイパスモードで動作する。

通常モードにおける誤差電圧Ｖｅｒｒの値をＶｅｒｒ１とすると、通常モードにおけるクランプ設定電圧Ｖｓ２は、Ｖｅｒｒ１より低く設定される。いまこの設定値を、Ｖｓ２ａとする。たとえば、クランプ設定電圧Ｖｓ２ａ＝０Ｖとしてもよい。

また、バイパスモードにおけるクランプ設定電圧Ｖｓ２ｂは、誤差電圧Ｖｅｒｒよりも高い値に設定する。
第２クランプ電圧設定部８０は、通常モードからバイパスモードに遷移する途中の遷移モードにおいて、クランプ設定電圧Ｖｓ２を、設定値Ｖｓ２ａからＶｓ２ｂに向かって緩やかに増加させる。これは、カウンタによるカウントアップにより実現できる。

以上のように構成された制御回路１００ａの動作を説明する。図５は、図４の制御回路１００ａの動作を示すタイムチャートである。図５において、時刻ｔ０〜ｔ２が通常モード、時刻ｔ２〜ｔ３が遷移モード、時刻ｔ３以降がバイパスモードに対応する。

通常モードでは、出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆにもとづいて安定化される。時刻ｔ１に遷移モードに変更されると、第２クランプ電圧設定部８０はクランプ設定電圧Ｖｓ２を、０Ｖから上昇し始める。時刻ｔ１〜ｔ２の間、Ｖｓ２＜Ｖｅｒｒであるため、第２クランプ回路７０は誤差電圧Ｖｅｒｒに影響を与えない。

時刻ｔ２に、クランプ設定電圧Ｖｓ２が、通常モードにおける誤差電圧Ｖｅｒｒを超えると、誤差電圧Ｖｅｒｒがクランプ設定電圧Ｖｓ２にともなって上昇していく。誤差電圧Ｖｅｒｒが上昇すると、検出電圧Ｖｄｅｔが誤差電圧Ｖｅｒｒに達するまでに長い時間を要するため、スイッチングトランジスタＭ１のオン時間が徐々に長くなっていき、出力電圧Ｖｏｕｔが増大する。

時刻ｔ３に、スイッチングトランジスタＭ１のオン時間が、クロック信号ＣＫの周期時間と等しくなり、オンデューティが１００％に達すると、スイッチングトランジスタＭ１は固定的にフルオンされた状態となる。このとき、Ｖｓｗ＝Ｖｉｎとなり、出力電圧Ｖｏｕｔも入力電圧Ｖｉｎ付近に安定化される。

このように、第２の実施の形態に係る制御回路１００ａによれば、第２クランプ回路７０を設けて、クランプ設定電圧Ｖｓ２を変化させることにより、基準電圧Ｖｒｅｆを変化させることなく出力電圧Ｖｏｕｔを変化させることができる。また、出力電圧Ｖｏｕｔを上昇させる遷移モードにおいて、クランプ設定電圧Ｖｓ２を緩やかに上昇させることにより、突入電流を抑制しつつ、出力電圧Ｖｏｕｔを変化させることができる。

図２の負荷２１０が携帯電話等のパワーアンプである場合、送信電力に応じて、電源電圧を切り替える必要がある。すなわち、大きな送信電力が要求される場合、電池電圧Ｖｂａｔ付近の高電圧が必要とされ、送信電力が小さい場合、低消費電力化のため、電源電圧を低下させる。このような用途に、第２の実施の形態に係る制御回路１００を好適に利用できる。すなわち、パワーアンプに大きな電源電圧を供給する場合には、バイパスモードに設定し、低い電源電圧を供給する場合には、通常モードに設定すればよい。

以上、第１、第２の実施の形態をもとに、本発明を説明した。
第１、第２の実施の形態は、誤差増幅器１０から出力される誤差電圧Ｖｅｒｒの上限値または下限値を設定するクランプ回路を設け、クランプの設定電圧を変化させている点で共通する。クランプの設定電圧を変化させることにより、出力電圧Ｖｏｕｔを自在に変化させることができる。

第１の実施の形態のように、誤差電圧Ｖｅｒｒの上限値を制限した場合、出力電圧Ｖｏｕｔを緩やかに立ち上げることができる。また、第２の実施の形態のように、誤差電圧Ｖｅｒｒの下限値を設定した場合、出力電圧Ｖｏｕｔを基準電圧Ｖｅｒｒと異なる値に安定化させることができる。さらに、第１の実施の形態の第１クランプ回路５０と、第２の実施の形態の第２クランプ回路７０を両方設ければ、それぞれの効果を得ることができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

第１、第２の実施の形態では、誤差増幅器１０としてｇｍアンプ１２を利用する場合について説明したが、電圧出力型の演算増幅器を利用してもよい。また、実施の形態では、同期整流型のスイッチングレギュレータについて説明したが、同期整流トランジスタＭ２をダイオードに置き換えたダイオード整流型のスイッチングレギュレータにも本発明は適用可能である。さらに、実施の形態では降圧型のスイッチングレギュレータについて説明したが、昇圧型のスイッチングレギュレータにも本発明は適用可能である。この場合、スイッチングトランジスタＭ１、同期整流トランジスタＭ２および出力回路４０のトポロジーを変更すればよい。

図１の第１クランプ回路５０や図４の第２クランプ回路７０の構成にも変形例がある。図６（ａ）、（ｂ）は、第１クランプ回路５０、第２クランプ回路７０の変形例を示す回路図である。
図６（ａ）の第１クランプ回路５０ａは、クランプトランジスタＭ５、ミラートランジスタＭ６、定電流回路９０を含む。クランプトランジスタＭ５はＰチャンネルＭＯＳＦＥＴであり、第１端子（ドレイン）が接地され、第２端子（ソース）が誤差増幅器１０の出力端子に接続される。ミラートランジスタＭ６は、制御端子（ゲート）および第１端子（ドレイン）が、クランプトランジスタＭ５の制御端子（ゲート）と共通に接続されており、第２端子（ソース）にクランプ設定電圧Ｖｓ１が印加される。定電流回路９０は、ミラートランジスタＭ６の第１端子（ドレイン）に接続される。第１クランプ回路５０ａは、誤差増幅器１０の出力端子の電圧を、クランプ設定電圧Ｖｓ１に応じた電圧以下にクランプする。さらに、第１クランプ回路５０は別の構成としてもよい。

図６（ｂ）の第２クランプ回路７０ａは、クランプトランジスタＭ７、ミラートランジスタＭ８、定電流回路９２を含む。
クランプトランジスタＭ７は、第１端子（ドレイン）が電源端子に接続され、第２端子（ソース）が誤差増幅器１０の出力に接続される。ミラートランジスタＭ８は、制御端子（ゲート）および第１端子（ドレイン）が、クランプトランジスタＭ７の制御端子（ゲート）と共通に接続されており、第２端子（ソース）にクランプ設定電圧Ｖｓ２が印加される。定電流回路９２は、ミラートランジスタＭ８の第１端子（ドレイン）に接続される。第２クランプ回路７０ａは、誤差増幅器１０の出力端子の電圧を、クランプ設定電圧Ｖｓ２に応じた電圧以上にクランプする。

図６（ａ）、（ｂ）のクランプ回路は、図１の回路に比べて、演算増幅器が不要となるため、回路面積の点で有利である。逆に、図１のクランプ回路は、クランプ電圧が、クランプ設定電圧の値と等しくなる点で好ましい。
クランプ回路には、ゲートにクランプ設定電圧を印可したバイポーラトランジスタなどを利用してもよい。

実施の形態では、スイッチングトランジスタＭ１、同期整流トランジスタＭ２が制御回路１００に内蔵される場合を説明したが、スイッチングトランジスタＭ１、同期整流トランジスタＭ２をディスクリート素子を利用した制御回路１００の外部に設けてもよい。

また、第１クランプ電圧設定部６０を別の構成としてもよい。図７は、第１クランプ電圧設定部の別の構成を示す回路図である。
図７の第１クランプ電圧設定部６０ａは、定電流源６４、スイッチＳＷ３、第３キャパシタＣ３、差動増幅器６６、トランジスタＭ９、第３〜第５抵抗Ｒ３〜Ｒ５を備える。
定電流源６４、スイッチＳＷ３、第３キャパシタＣ３は、電源端子と接地端子間に直列に接続される。スイッチＳＷ３がオンすると、定電流源６４により生成される電流によって第３キャパシタＣ３が充電され、第３キャパシタＣ３の電圧Ｖｘが時間とともに上昇する。差動増幅器６６は、電圧Ｖｘとしきい値電圧Ｖｔｈの誤差に応じた電圧Ｖｙを生成する。差動増幅器６６の出力Ｖｙは、電圧Ｖｘが低いほど高く、電圧Ｖｘの上昇にともない低下する。

第３抵抗Ｒ３、第４抵抗Ｒ４は電源端子と、接地端子間に直列に接続される。第５抵抗Ｒ５およびトランジスタＭ９は直列に接続されており、第４抵抗Ｒ４と並列な経路を形成する。トランジスタＭ９のゲートには、差動増幅器６６の出力電圧Ｖｙが印加される。トランジスタＭ９に流れる電流Ｉｃは、時間とともに減少する。第５抵抗Ｒ５とトランジスタＭ９の接続ノードの電圧が、第１設定電圧Ｖｓ１として出力される。

図７の第１クランプ電圧設定部６０ａでは、スイッチングレギュレータ２００の起動が指示されると、スイッチＳＷ３がオンし、電圧Ｖｘが上昇する。電圧Ｖｘが上昇するに従い、電流Ｉｃは減少するため、第１設定電圧Ｖｓ１は時間とともに上昇していく。

第１設定電圧Ｖｓ１の上昇速度は、第３キャパシタＣ３の容量値、あるいは定電流源６４の電流値、しきい値電圧Ｖｔｈによって調節できる。

本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

本発明の第１の実施の形態に係るスイッチングレギュレータの構成を示す回路図である。 図１のスイッチングレギュレータを搭載する電子機器の構成を示すブロック図である。 図１の制御回路の動作を示すタイムチャートである。 第２の実施の形態に係る制御回路の構成を示す回路図である。 図４の制御回路の動作を示すタイムチャートである。 図６（ａ）、（ｂ）は、第１クランプ回路、第２クランプ回路の変形例を示す回路図である。 第１クランプ電圧設定部の別の構成例を示す回路図である。

符号の説明

Ｃ１ 出力キャパシタ、 Ｌ１ 出力インダクタ、 １０ 誤差増幅器、 １２ ｇｍアンプ、 １４ コンパレータ、 １６ 検出電圧生成部、 ２０ スイッチング制御部、 ２２ ＲＳフリップフロップ、 ２４ オシレータ、 ３０ ドライバ回路、 ３２ インバータ、 ３４ インバータ、 ４０ 出力回路、 ５０ 第１クランプ回路、 ５２ 演算増幅器、 ６０ 第１クランプ電圧設定部、 ６１ Ｄ／Ａコンバータ、 ６２ カウンタ、 ７０ 第２クランプ回路、 ７１ 演算増幅器、 ８０ 第２クランプ電圧設定部、 ９０ 定電流回路、 ９２ 定電流回路、 １００ 制御回路、 １０２ 入力端子、 １０４ スイッチング端子、 １０６ 帰還端子、 ２００ スイッチングレギュレータ、 ２０４ 出力端子、 ２１０ 負荷、 ２０２ 入力端子、 Ｒ２ 第２抵抗、 Ｃ２ 第２キャパシタ、 Ｍ１ スイッチングトランジスタ、 Ｍ２ 同期整流トランジスタ、 Ｍ３ クランプトランジスタ、 Ｍ４ クランプトランジスタ、 Ｍ５ クランプトランジスタ、 Ｍ６ ミラートランジスタ、 Ｍ７ クランプトランジスタ、 Ｍ８ ミラートランジスタ。

Claims (12)

1. スイッチングレギュレータの制御回路であって、
   前記スイッチングレギュレータの出力電圧を、所定の基準電圧と比較し、２つの電圧の誤差電圧を生成する誤差増幅器と、
   前記スイッチングレギュレータの出力インダクタに流れるコイル電流に応じた検出電圧を、前記誤差増幅器からの誤差電圧と比較し、前記検出電圧が前記誤差電圧に達すると所定レベルとなるオフ信号を出力するコンパレータと、
   前記オフ信号が所定レベルとなると、スイッチングトランジスタをオフし、クロック信号が所定レベルに遷移すると、前記スイッチングトランジスタをオンする駆動回路と、
   前記誤差増幅器から出力される前記誤差電圧を、所定のクランプ電圧以下にクランプするクランプ回路と、
   を備え、前記スイッチングレギュレータの起動時に、前記クランプ電圧を時間とともに上昇させることを特徴とする制御回路。
2. 前記クランプ回路は、
   第１端子が接地され、第２端子が前記誤差増幅器の出力端子に接続されたクランプトランジスタと、
   出力端子が前記クランプトランジスタの制御端子に接続され、反転入力端子に前記クランプ電圧を設定する設定電圧が印加され、非反転入力端子が前記誤差増幅器の出力端子に接続された演算増幅器と、
   を含むことを特徴とする請求項１に記載の制御回路。
3. 前記クランプ回路は、
   第１端子が接地され、第２端子が前記誤差増幅器の出力端子に接続されたクランプトランジスタと、
   制御端子および第１端子が、前記クランプトランジスタの制御端子と共通に接続されており、第２端子に前記クランプ電圧を設定する設定電圧が印加されたミラートランジスタと、
   前記ミラートランジスタの前記第１端子に接続された定電流回路と、
   を含むことを特徴とする請求項１に記載の制御回路。
4. デジタル信号をカウントアップするカウンタと、
   前記カウンタからの出力をアナログ電圧に変換するデジタルアナログ変換回路と、
   をさらに備え、前記デジタルアナログ変換回路の出力電圧を、前記設定電圧とすることを特徴とする請求項２または３に記載の制御回路。
5. スイッチングレギュレータの制御回路であって、
   前記スイッチングレギュレータの出力電圧を、所定の基準電圧と比較し、２つの電圧の誤差電圧を生成する誤差増幅器と、
   前記スイッチングレギュレータの出力インダクタに流れるコイル電流に応じた検出電圧を、前記誤差増幅器からの誤差電圧と比較し、前記検出電圧が前記誤差電圧に達すると所定レベルとなるオフ信号を出力するコンパレータと、
   前記オフ信号が所定レベルとなると、スイッチングトランジスタをオフし、クロック信号が所定レベルに遷移すると、前記スイッチングトランジスタをオンする駆動回路と、
   前記誤差増幅器から出力される前記誤差電圧を、所定のクランプ電圧以上にクランプするクランプ回路と、
   を備えることを特徴とする制御回路。
6. 前記クランプ回路は、前記クランプ電圧を時間とともに上昇させることを特徴とする請求項５に記載の制御回路。
7. 前記クランプ回路は、
   第１端子が電源端子に接続され、第２端子が前記誤差増幅器の出力端子に接続されたクランプトランジスタと、
   出力端子が前記クランプトランジスタの制御端子に接続され、反転入力端子に前記クランプ電圧を設定する設定電圧が印加され、非反転入力端子が前記誤差増幅器の出力端子に接続された演算増幅器と、
   を含むことを特徴とする請求項６に記載の制御回路。
8. 前記クランプ回路は、
   第１端子が電源端子に接続され、第２端子が前記誤差増幅器の出力に接続されたクランプトランジスタと、
   制御端子および第１端子が、前記クランプトランジスタの制御端子と共通に接続されており、第２端子に前記クランプ電圧を設定する設定電圧が印加されたミラートランジスタと、
   前記ミラートランジスタの前記第１端子に接続された定電流回路と、
   を含むことを特徴とする請求項６に記載の制御回路。
9. スイッチングレギュレータの制御回路であって、
   前記スイッチングレギュレータの出力電圧を、所定の基準電圧と比較し、２つの電圧の誤差電圧を生成する誤差増幅器と、
   前記スイッチングレギュレータの出力インダクタに流れるコイル電流に応じた検出電圧を、前記誤差増幅器からの誤差電圧と比較し、前記検出電圧が前記誤差電圧に達すると所定レベルとなるオフ信号を出力するコンパレータと、
   前記オフ信号が所定レベルとなると、スイッチングトランジスタをオフし、クロック信号が所定レベルに遷移すると、前記スイッチングトランジスタをオンする駆動回路と、
   前記誤差増幅器から出力される前記誤差電圧を、所定のクランプ電圧以下にクランプするクランプ回路と、
   を備え、動作モードに応じて、前記クランプ電圧を変化させることを特徴とする制御回路。
10. １つの半導体基板に一体集積化されたことを特徴とする請求項１、５、９のいずれかに記載の制御回路。
11. 出力インダクタおよび出力キャパシタを含むスイッチングレギュレータ出力回路と、
    前記出力インダクタの一端に、スイッチングトランジスタをオン、オフした結果生ずるスイッチング電圧を供給する請求項１、５、９のいずれかに記載の制御回路と、
    を備えることを特徴とするスイッチングレギュレータ。
12. 負荷と、
    電池と、
    前記電池の電圧を入力電圧として受け、それを安定化して前記負荷に供給する請求項１１に記載のスイッチングレギュレータと、
    を備えることを特徴とする電子機器。

Images