JP2011045216A - スイッチング電源装置 - Google Patents

Abstract

【課題】三角波電圧や誤差増幅器のゲイン、スイッチング電源装置の動作周波数を制限することなく、出力電圧のオーバーシュートの低減を可能とする。
【解決手段】スイッチング制御ＩＣ５０は、三角波信号を出力する発振回路５１と、出力電圧ＶＯＵＴに対応した帰還信号と帰還用基準電圧Ｖ２との比較結果に応じた信号を出力する誤差増幅器５３と、基準電源５５と、第１及び第２のソフトスタート信号を出力するソフトスタート回路５２と、ＰＷＭコンパレータ５４とを具備し、パワートランジスタ１をＰＷＭ制御するパルス信号を出力するよう構成されており、発振回路５１は、ソフトスタート回路５２からの第２のソフトスタート信号に基づいて、起動時における三角波信号の上限レベルと下限レベルと振幅を通常時に対して変化せしめるよう構成され、それによって出力電圧ＶＯＵＴのオーバーシュートの低減が可能となっている。
【選択図】図１

Description

本発明は、スイッチング電源装置に係り、特に、起動時における動作の安定性の向上等を図ったものに関する。

従来、この種の回路としては、例えば、図６に示された昇圧型スイッチング電源装置が良く知られている。
以下、同図を参照しつつ、この従来のスイッチング電源装置について説明する。
この従来のスイッチング装置は、スイッチング制御ＩＣと、メインスイッチ素子となるパワートランジスタＭ１と、インダクタ素子Ｌ１と、ショットキーバリアダイオードＤ１と、出力コンデンサＣ１と、帰還抵抗器Ｒ１，Ｒ２を主たる構成要素として構成されてなり、入力された電源電圧より高い電圧を出力する一般的な昇圧型スイッチング装置である。

スイッチング制御ＩＣは、発振回路５１Ａと、ソフトスタート回路５２Ａと、誤差増幅器Ｘ２と、ＰＷＭコンパレータＸ１とを有して構成されたものとなっている。
発振回路５１Ａは、例えば、図７に示された構成を有してなるもので、同図を参照しつつ、この発振回路５１Ａについて説明すれば、まず、この発振回路５１Ａにおいては、内部基準電圧Ｖ３が抵抗器Ｒ３、Ｒ４、Ｒ５によって抵抗分割され、三角波信号の上限レベルと下限レベルが設定されるようになっている。

そして、コンパレータＸ３，Ｘ４による比較結果によってフリップフロップ回路１９Ａがトリガされる結果、上述の上限レベルと下限レベルの電位差を振幅とした三角波信号が、充電用電流源Ｉ１と充電用キャパシタＣ２との接続点に発生され、外部へ出力されるものとなっている。
一方、誤差増幅器Ｘ２においては、抵抗器Ｒ１，Ｒ２で抵抗分割された出力電圧に応じた帰還信号ＦＢと内部基準電圧Ｖ２との誤差を増幅した信号がＦＢ信号として出力されるものとなっている（図６参照）。

また、ソフトスタート回路５２Ａは、電源投入後、０Ｖから徐々に電圧上昇してゆく信号（ソフトスタート信号１）を出力するようになっている。
ＰＷＭコンパレータＸ１は、反転入力端子に発振回路５１Ａからの三角波信号が入力される一方、非反転入力端子には、上述したＦＢ信号、ソフトスタート信号１、及び、最大ＤＵＴＹを設定する内部基準電圧Ｖ１が、それぞれ印加されるようになっており、比較結果として、パルス電圧がスイッチング制御ＩＣの出力端子ＯＵＴから出力されるものとなっている。

かかる構成における動作について、図９に示されたタイミング波形図を参照しつつ説明する。
なお、図９は、図６に示された従来回路の主要部のタイミング波形図で、図９（Ａ）には、発振回路５１Ａから出力される三角波信号、ＦＢ信号、ソフトスタート信号１、及び、最大ＤＵＴＹ設定電圧の、それぞれのタイミング波形が示されており、図９（Ｂ）には、スイッチング制御ＩＣの出力電圧ＶＯＵＴのタイミング波形が示されている。

まず、電源電圧投入後、ソフトスタート信号１の電圧が徐々に上昇し、三角波電圧下限レベルを超えると、スイッチング制御ＩＣの出力端子ＯＵＴから出力されるパルス信号にＤＵＴＹが発生し、そのパルス信号に応じてパワートランジスタＭ１がＯＮ／ＯＦＦ制御されることで、出力に電力が供給され始めてゆき、出力電圧が上昇する。
ソフトスタート信号１の電圧が上昇するにつれてスイッチング制御ＩＣから出力されるパルス電圧のＤＵＴＹは広がり、ソフトスタート信号１が最大ＤＵＴＹ設定電圧Ｖ１を超えると、以後、パルス電圧のＤＵＴＹは、最大ＤＵＴＹに保持されることとなる（図９（Ａ）参照）。

そして、これ以後、出力電圧ＶＯＵＴが目標値に達するまでは、出力には、最大ＤＵＴＹで電力供給がなされることとなる。
一方、出力電圧ＶＯＵＴが目標値に達すると、出力電圧帰還信号（ＦＢ信号）は基準電圧Ｖ２を上回り、ＦＢ信号の電位は低下してくる（図９（Ａ）及び図９（Ｂ）参照）。その結果、ＦＢ信号が基準電圧Ｖ２よりも低くなると、スイッチング制御ＩＣのパルス電圧出力のＤＵＴＹがＦＢ信号により制御される定電圧制御が開始されることとなる。

ここで、出力電圧が目標値に達し、ＦＢ信号の電圧が三角波信号の電圧振幅範囲内に低下してくるまでは、出力への電力供給は、最大ＤＵＴＹで継続されるため、出力電圧が目標値よりも上昇するオーバーシュートが生ずる（図９（Ｂ）参照）。

このような出力電圧のオーバーシュートを低減する手段としては、例えば、特許文献１等において提案されたものなどがあり、図８には、かかる従来のオーバーシュート低減手段の一構成例が示されており、以下、この従来例について同図を参照しつつ説明する。
図６に示された従来のスイッチング電源装置における出力電圧のオーバーシュートは、先に述べたように、ＦＢ信号が三角波電圧の振幅範囲まで下がるまでの時間に供給された余分な電力が問題であった。

そのため、図８に示された抵抗分割回路によって、発振回路５１Ａ（図６及び図７参照）の基準電圧Ｖ３を抵抗分割することで、オーバーシュートの低減を図る方策が提案されている。
すなわち、発振回路５１Ａ（図６及び図７参照）の基準電圧Ｖ３を、三角波信号の上限レベル、三角波信号の下限レベル、及び、誤差増幅器Ｘ２（図６参照）の出力信号の最大値を制御する電圧レベルの３つに抵抗分割することで、誤差増幅器Ｘ２の出力電圧が三角波信号の電圧範囲まで下がり、ＤＵＴＹの制御が開始されるまでの時間を短縮し、オーバーシュートの低減を可能にしている。

特開２００７−４３８４７号公報（第４−５頁、図１−図２）

しかしながら、上述のような構成にあっては、三角波の下限レベルが比較的低く設定されている場合、出力電圧ＶＯＵＴのオーバーシュート発生時に、ＤＵＴＹを一旦０％にして電力の供給を止めるまでの時間が長くなるため、結局、オーバーシュートの低減ができなくなるという問題がある。
また、図８に示された方法以外によって、誤差増復帰Ｘ２の最大出力電圧が三角波電圧の上限レベルの僅か上に設定されている場合や、スイッチング電源装置の動作周波数が低く設定されている場合、さらには、誤差増幅器Ｘ２のゲインが低くパルス電圧のＤＵＴＹ制御速度が遅い場合などには、オーバーシュートの低減に対処できない。

そこで、例えば、オーバーシュートの低減を実現するため、動作周波数の設定にある程度制限を設けたり、誤差増幅器Ｘ２のゲインを上げると、スイッチング電源装置の回路動作の安定性が損なわれ、場合によっては、出力電圧の発振に至るという問題も生じてしまう。

本発明は、上記実状に鑑みてなされたもので、三角波電圧や誤差増幅器のゲイン、または、スイッチング電源装置の動作周波数を制限することなく、出力電圧のオーバーシュートの低減を可能とするスイッチング電源装置を提供するものである。

上記本発明の目的を達成するため、本発明に係るスイッチング電源装置は、
入力電圧が印加されるインダクタ及びメインスイッチ素子の直列回路と、前記メインスイッチ素子のオン・オフをパルス幅制御するスイッチング制御ＩＣとを有し、前記メインスイッチ素子のオン・オフにより前記直列回路に得られる電圧を整流平滑して出力可能に構成されてなるスイッチング電源装置であって、
前記スイッチング制御ＩＣは、三角波信号を出力する発振回路と、前記整流平滑された出力電圧に対応した帰還信号と帰還用基準電圧との比較を行い、その比較結果に応じた信号を出力する誤差増幅器と、前記メインスイッチ素子を駆動するパルス信号の最大ＤＵＴＹ値を設定する基準電圧回路と、回路の起動時から時間の経過と共に電圧上昇する第１のソフトスタート信号と前記発振回路の出力動作の制御に供される第２のソフトスタート信号を出力するソフトスタート回路と、ＰＷＭコンパレータとを有し、前記ＰＷＭコンパレータは、前記発振回路の出力信号と前記第１のソフトスタート信号、前記誤差増幅器の出力信号及び前記最大ＤＵＴＹ値とに基づいてパルス幅が制御されたパルス信号を出力するよう構成されてなる一方、前記発振回路は、前記ソフトスタート回路からの第２のソフトスタート信号に基づいて、起動時における三角波信号の上限レベルと下限レベルと振幅を通常時に対して変化せしめるよう構成されてなるものである。
かかる構成において、発振回路は、電源とグランドの間に直列接続された発振充電用電流源及び発振充電用キャパシタと、
前記発振充電用キャパシタと並列接続された発振用スイッチ素子と、
電圧レベル設定用基準電圧を抵抗分割し、三角波信号の上限レベル設定用電圧と下限レベル設定用電圧を出力可能に構成された複数の直列抵抗器と、
前記発振充電用電流源と前記発振充電用キャパシタの相互の接続点に得られる三角波信号と、前記上限レベル設定用電圧及び前記下限レベル設定用電圧との比較結果に応じて前記発振用スイッチ素子をオン・オフする充放電制御回路と、
前記複数の直列抵抗器の一つと並列接続されて前記第２のソフトスタート信号によりオン・オフされる抵抗制御用スイッチ素子とを具備してなるものが好適である。
また、上記構成において、充放電制御回路は、前記上限レベル設定用電圧が反転入力端子に印加される一方、前記三角波信号が非反転入力端子に印加された第１の比較器と、
前記下限レベル設定用電圧が非反転入力端子に印加される一方、前記三角波信号が反転入力端子に印加された第２の比較器と、
前記第１及び第２の比較器の出力が入力段に印加されるフリップフロップ回路とを具備してなるものが好適である。
さらに、上記構成において、ソフトスタート回路は、電源とグランドとの間に直列接続されたソフトスタート充電用電流源及びソフトスタート充電用キャパシタと、前記ソフトスタート充電用電流源と前記ソフトスタート充電用キャパシタの相互の接続点が非反転入力端子に接続される一方、反転入力端子には、ソフトスタート用基準電圧が印加されたソフトスタート比較器とを具備してなり、前記ソフトスタート充電用電流源と前記ソフトスタート充電用キャパシタの相互の接続点の電圧変化が第１のソフトスタート信号１として、前記ソフトスタート比較器の出力が第２のソフトスタート信号として、それぞれ出力されるよう構成されてなるものが好適である。

本発明によれば、起動時にのみ三角波信号の上限レベルと下限レベルとの双方を上昇させるようにしたので、出力電圧のオーバーシュート発生時において誤差増幅器の出力信号レベルが下がりパルス信号のＤＵＴＹが制御され始めるまでの時間を短縮できると共に、ＤＵＴＹを０％まで絞る時間をも短縮することができ、三角波信号の下限レベルの設定値に関わらずオーバーシュートを低減することができるという効果を奏するものである。
また、三角波信号の振幅も小さくすることができるので、スイッチング制御の発振周波数も上げることができ、それによってスイッチング電源装置全体の動作速度も上がり、さらに、誤差増幅器の出力信号によるＤＵＴＹの制御速度が上がることとなるため、見かけ上、誤差増幅器のゲインを上げるだけなので、通常動作時の安定動作には何ら影響を与えることがなく、スイッチング電源装置の動作周波数の設定値やスイッチング制御ＩＣにおける誤差増幅器のゲインに関わらずオーバーシュートの低減ができる。
さらに、最大ＤＵＴＹ設定を設定する回路の基準電圧を固定とすることで、三角波信号の上限レベル及び下限レベルが上昇する起動時にのみ最大ＤＵＴＹ値が実質的に下げられることとなり、出力電圧が目標値に達してパルス信号のＤＵＴＹが０％に絞られるまで供給される余分な電力量を減らすことができ、その結果としてオーバーシュートを低減することができるという効果を奏するものである。

本発明の実施の形態におけるスイッチング電源装置の構成例を示す回路図である。 図１に示された本発明の実施の形態におけるスイッチング電源装置に設けられる発振回路の回路構成例を示す回路図である。 図１に示された本発明の実施の形態におけるスイッチング電源装置に設けられるソフトスタート回路の回路構成例を示す回路図である。 本発明の実施の形態におけるスイッチング電源装置の起動時に最大ＤＵＴＹの設定が変化する際の主要部におけるタイミング波形を示すタイミング波形図である。 本発明の実施の形態におけるスイッチング電源装置の起動時から通常動作に移行するまでの動作を説明する主要部におけるタイミング波形図であって、図５（Ａ）は、発振回路から出力される三角波信号、誤差増幅器に入力されるＦＢ信号、ソフトスタート回路から出力されるソフトスタート信号１、及び、最大ＤＵＴＹ設定電圧の、それぞれのタイミング波形を示すタイミング波形図、図５（Ｂ）は、出力電圧ＶＯＵＴのタイミング波形を示すタイミング波形図である。 従来のスイッチング電源装置の回路構成例を示す回路図である。 図６に示された従来のスイッチング電源装置に用いられる発振回路の回路構成例を示す回路図である。 従来のスイッチング電源装置における出力電圧のオーバーシュート低減のための回路構成例を示す回路図である。 従来のスイッチング電源装置の起動時から通常動作に移行するまでの動作を説明する主要部におけるタイミング波形図であって、図９（Ａ）は、発振回路から出力される三角波信号、誤差増幅器に入力されるＦＢ信号、ソフトスタート回路から出力されるソフトスタート信号１、及び、最大ＤＵＴＹ設定電圧の、それぞれのタイミング波形を示すタイミング波形図、図９（Ｂ）は、出力電圧ＶＯＵＴのタイミング波形を示すタイミング波形図である。

以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスイッチング電源装置の回路構成について、図１乃至図３を参照しつつ説明する。
本発明の実施の形態におけるスイッチング電源装置は、スイッチング制御ＩＣ（図１においては「ＳＷ−ＩＣ」と表記）５０と、メインスイッチ素子となるパワートランジスタ（図１においては「Ｍ１」と表記）１と、インダクタ（図１においては「Ｌ１」と表記）２と、ショットキーバリアダイオード（図１においては「Ｄ１」と表記）３と、出力コンデンサ（図１においては「Ｃ１」と表記）４と、第１及び第２の帰還抵抗器（図１においては、それぞれ「Ｒ１」、「Ｒ２」と表記）５，６を主たる構成要素として構成されてなる、昇圧型のスイッチング電源装置である。

スイッチング制御ＩＣ５０は、出力電圧ＶＯＵＴのフィードバック信号（ＦＢ信号）に基づいて、パワートランジスタ１のオン・オフを制御するパルス信号を出力するよう構成されてなるもので（詳細は後述）、その出力信号は、パワートランジスタ１のゲートに印加されるようになっている。
本発明の実施の形態におけるパワートランジスタ１には、ＮチャンネルＭＯＳトランジスタ（以下「ＮＭＯＳ」と称する）が用いられており、ドレインは、インダクタ２を介して被昇圧電圧を供給する入力電圧供給用電源７の正極に接続される一方、ソースは、グランドに接続されたものとなっている。なお、入力電圧供給用電源７の正極は、スイッチング制御ＩＣ５０の電源端子ＶＩＮにも接続されたものとなっている。

さらに、パワートランジスタ１のドレインとインダクタ２の相互の接続点には、ショットキーバリアダイオード３のアノードが接続されており、このショットキーバリアダイオード３のカソードは、出力端子８に接続されて外部へ電圧出力可能とされている。
また、ショットキーバリアダイオード３のカソードとグランドとの間には、出力コンデンサ４が接続されると共に、第１及び第２の帰還抵抗器５，６が直列接続されて設けられている。
そして、第１及び第２の帰還抵抗器５，６の相互の接続点は、次述するスイッチング制御ＩＣ５０を構成する誤差増幅器５３の反転入力端子に接続されており、出力電圧ＶＯＵＴに対応したフィードバック信号（ＦＢ信号）がスイッチング制御ＩＣ５０へ帰還されるようになっている。

次に、スイッチング制御ＩＣ５０は、発振回路５１と、ソフトスタート回路５２と、誤差増幅器５３と、ＰＷＭコンパレータ５４とを主たる構成要素として構成されたものとなっている。
発振回路５１は、上限及び下限レベルが、ソフトスタート回路５２から入力されるソフトスタート信号２に応じて可変可能な三角波信号を発生するよう構成されてなるものである（詳細は後述）。

ソフトスタート回路５２は、ＰＷＭコンパレータ５４の動作制御に用いられるソフトスタート信号１と、発振回路５１の動作制御に用いられるソフトスタート信号２を生成、出力するよう構成されてなるものである（詳細は後述）。
誤差増幅器５３は、ＦＢ信号が反転入力端子に印加されるようになっている一方、非反転入力端子には、帰還用基準電源５６による帰還用基準電圧Ｖ２が印加されるようになっており、帰還用基準電圧Ｖ２とＦＢ信号との比較結果を出力するものとなっている。

ＰＷＭコンパレータ５４は、先の発振回路５１の出力信号が反転入力端子に印加される一方、ソフトスタート回路５２からのソフトスタート信号１、誤差増幅器５３の比較結果、及び、基準電圧回路としての基準電源５５の基準電圧Ｖ１が、それぞれ非反転入力端子に印加され、これらの信号に基づいて、ＤＵＴＹが制御されたパルス信号が出力可能に構成されたものとなっている（詳細は後述）。すなわち、ＰＷＭコンパレータ５４からは、パルス幅制御されたパルス信号がパワートランジスタ１へ出力されるようになっている。

図２には、スイッチング制御ＩＣ５０に用いられる発振回路５１の具体的回路構成例が示されており、以下、同図を参照しつつその回路構成について説明する。
本発明の実施の形態における発振回路５１は、電圧レベル設定用基準電圧Ｖ３を出力する電圧レベル設定用基準電源１１と、発振回路分圧用第１乃至第４の抵抗器（図２においては、それぞれ「Ｒ３」、「Ｒ４」、「Ｒ５」、「Ｒ６」と表記）１２〜１５と、発振回路用第１及び第２の比較器（図２においては、それぞれ「Ｘ３」、「Ｘ４」と表記）１６，１７と、抵抗制御用スイッチ素子としてのＮＭＯＳ（図２においては「Ｍ２」と表記）１８と、フリップフロップ回路１９と、放電用スイッチ素子としてのＮＭＯＳ（図２においては「Ｍ３」と表記）２０と、発振充電用電流源（図２においては「Ｉ１」と表記）２１と、発振充電用キャパシタ（図２においては「Ｃ２」と表記）２２とを有して構成されたものとなっている。

電圧レベル設定用基準電源１１は、その負極がグランドに接続される一方、正極とグランドとの間には、発振回路分圧用第１乃至第４の抵抗器１２〜１５が、正極側から順に直列接続されて設けられている。
さらに、発振回路分圧用第４の抵抗器１５には、ＮＭＯＳ１８が並列接続されている。すなわち、ＮＭＯＳ１８は、そのドレインが発振回路分圧用第３及び第４の抵抗器１４，１５の相互の接続点に接続される一方、ソースは、グランドに接続さたたものとなっている。そして、ＮＭＯＳ１８のゲートには、ソフトスタート回路５２からのソフトスタート信号２が印加されるようになっている（詳細は後述）。

一方、発振回路分圧用第１及び第２の抵抗器１２，１３の相互の接続点は、三角波信号の上限レベル設定用電圧が出力される接続点として、発振回路用第１の比較器１６の反転入力端子に、発振回路分圧用第２及び第３の抵抗器１３，１４の相互の接続点は、三角波信号の下限レベル設定用電圧が出力される接続点として、発振回路用第２の比較器１７の非反転入力端子に、それぞれ接続されている。
そして、発振回路用第１の比較器１６の出力端子は、フリップフロップ回路１９の一方の入力段に、発振回路用第２の比較器１７の出力端子は、フリップフロップ回路１９の他方の入力段に、それぞれ接続されたものとなっている。
これら発振回路用第１及び第２の比較器１６，１７とフリップフリップ回路１９は、放電用スイッチ素子としてのＮＭＯＳトランジスタ２０のオン・オフを行う充放電制御回路して機能するものとなっている（詳細は後述）。

フリップフロップ回路１９は、従来から良く知られている構成を有してなるもので、本発明の実施の形態においては、発振回路用第１の比較器１６から論理値Ｈｉｇｈに相当する信号が入力されると論理値Ｈｉｇｈに相当する信号を出力する一方、発振回路用第２の比較器１７から論理値Ｌｏｗに相当する信号が入力されると出力は論理値Ｌｏｗとなるよう構成されてなるものである。
かかるフリップフロップ回路１９の出力段は、ＮＭＯＳ２０のゲートに接続されたものとなっている。

ＮＭＯＳ２０は、そのソースがグランドに接続される一方、ドレインには、発振充電用電流源２１の一端と、発振充電用キャパシタ２２の一端が、それぞれ接続されると共に、先の発振回路用第１の比較器１６の非反転入力端子と発振回路用第２の比較器１７の反転入力端子が接続されており、これら相互の接続点から外部に対して発振出力可能とされている。
なお、発振充電用電流源２１は、他端側に電源電圧が印加されるようになっており、発振充電用キャパシタ２２の他端は、グランドに接続されたものとなっている。

ここで、再び、図１の説明に戻れば、上述した発振回路５１の出力信号は、ＰＷＭコンパレータ５４の反転入力端子に入力されるようになっている。
ソフトスタート回路５２は、従来同様にＰＷＭコンパレータ５４におけるＤＵＴＹ制御のためのソフトスタート信号１に加えて、新たにソフトスタート信号２を出力するよう構成されたものとなっている。

図３には、ソフトスタート回路５２の具体回路構成例が示されており、以下、同図を参照しつつ、その回路構成について説明する。
本発明の実施の形態におけるソフトスタート回路５２は、まず、図示されない回路動作用の電源とグランドとの間に、電源側からソフトスタート充電用電流源３１とソフトスタート充電用キャッパシタ（図３においては「Ｃ３」と表記）３２が直列接続されて設けられ、双方の相互の接続点は、ソフトスタート用比較器（図３においては「Ｘ５」と表記）３３の非反転入力端子に接続される一方、この接続点の電圧は、ソフトスタート信号１として外部、すなわち、ＰＷＭコンパレータ５４へ出力されるようになっている。

また、ソフトスタート用比較器３３の反転入力端子には、ソフトスタート用基準電源３４によるソフトスタート用基準電圧Ｖ４が印加されるようになっており、ソフトスタート用比較器３３からは、ソフトスタート信号１とソフトスタート用基準電圧Ｖ４との比較結果が、ソフトスタート信号２として外部、すなわち、発振回路５１へ出力されるようになっている。

次に、かかる構成における動作について、図４及び図５を参照しつつ説明する。
最初に、図４を参照しつつ、スイッチング制御ＩＣ５０から出力されるパルス信号に対する最大ＤＵＴＹの設定値の変化動作について説明する。
本発明の実施の形態におけるスイッチング電源装置においては、起動時にソフトスタート回路５２のソフトスタート用比較器３３の非反転入力端子の電圧は、ソフトスタート用基準電圧Ｖ４より低いため、ソフトスタート信号２は、論理値Ｌｏｗに相当するレベルとなり、発振回路５１のＮＭＯＳ１８のゲートに印加されることとなる。

そのため、ＮＭＯＳ１８は、非導通状態となるため、発振回路用第１の比較器１６の反転入力端子に印加される電圧、及び、発振回路用第２の比較器１７の非反転入力端子に印加される電圧は上昇し、その結果、発振回路５１から出力される三角波信号の上限レベルと下限レベルは、通常動作時よりも上昇することとなる（図４参照）。
ところが、発振回路５１から出力されるパルス信号の最大ＤＵＴＹを設定する基準電圧Ｖ１自体は、起動時、通常動作時の如何に関わらず一定値に固定されているため、上述のように三角波信号の上限レベルと下限レベルの上昇により、実質的に最大ＤＵＴＹが引き下げられたと等価な状態となり、起動時における三角波信号の最大ＤＵＴＹは、通常時よりも小さくなる（図４参照）。

次に、図５を参照しつつ、本発明の実施の形態におけるスイッチング電源装置の全体的な動作について説明する。
電源電圧が供給されると、まず、ソフトスタート信号１が０Ｖから徐々に上昇し始める（図５（Ａ）参照）。この起動時において、ソフトスタート信号１は、ソフトスタート用基準電圧Ｖ４よりも低いので、ソフトスタート信号２は、論地値Ｌｏｗに相当するレベルとなり、そのため、発振回路５１のＮＭＯＳ１８は、非導通状態となっている。
したがって、発振回路５１から起動時に出力される三角波信号の上限レベルと下限レベルは、通常動作時よりも上昇し、その振幅も小さくなっている。そして、この場合の発振周波数ｆは、下記する式によって表されるものとなる。

ｆ＝１／Ｔ＝ｉ／（Ｃ×Ｖ）

上記式中、Ｔは、周期であり、ｉは、発振回路５１の発振充電用電流源２１の電流値であり、Ｃは、発振回路５１の発振充電用キャパシタ２２の容量であり、Ｖは、三角波の振幅である。
そして、ソフトスタート信号１が三角波信号の下限レベルを超えると、その下限レベルを超えたレベルに応じたＤＵＴＹでＰＷＭコンパレータ５４からはパルス信号の出力が開始されることとなる（図５（Ａ）参照）。
このパルス信号により、パワートランジスタ１がオン・オフ制御され、出力側に電力が供給され出力電圧ＶＯＵＴが徐々に上昇し始めることとなる（図５（Ｂ）参照）。

出力電圧ＶＯＵＴが目標値に達するまでは、第１及び第２の帰還抵抗器５，６により得られたフィードバック信号は、帰還用基準電圧Ｖ２よりも低いため、誤差増幅器５３の出力信号は、三角波信号の上限レベルより高くなっており、パルス信号のＤＵＴＹは、ソフトスタート信号１の変化に伴い変化するようＰＷＭコンパレータ５４において制御される。
そして、ソフトスタート信号１が最大ＤＵＴＹに対応する基準電圧Ｖ１を超えると、出力電圧ＶＯＵＴは、目標値に達するまでの間、最大ＤＵＴＹに保持されて、出力への電力供給が継続されることとなる（図５（Ａ）及び図５（Ｂ）参照）。

この際、起動時においては、先に図４を参照しつつ説明したように、最大ＤＵＴＹの設定値は低くなっている。
一方、出力電圧ＶＯＵＴが目標値に達すると、ＦＢ信号が三角波信号のレベル範囲まで下降し始め、パルス信号のＤＵＴＹは、ＦＢ信号の変化に伴い変化するようＰＷＭコンパレータ５４において制御されることとなる（図５（Ａ）参照）。
ところが、ＦＢ信号に応じたＤＵＴＹ制御が始まるまでは、余分な電力が出力に供給されるため、オーバーシュートが発生する。また、オーバーシュートにより出力電圧ＶＯＵＴが目標値よりも高くなっているため、ＤＵＴＹを一旦、０％にして電力供給を止めなければ、出力電圧ＶＯＵＴは上昇し続け、オーバーシュートはさらに大きくなる。

そこで、本発明の実施の形態においては、三角波信号の上限レベルのみならず、下限レベルも上昇させると共に、振幅も小さくすることで、ＤＵＴＹを０％にするまでの時間の短縮を図り、それによって、従来に比してよりオーバーシュートの低減がなされものとなっている（図５（Ａ）及び図５（Ｂ）参照）。
そして、出力電圧ＶＯＵＴが目標値で安定し、ソフトスタート信号１がソフトスタート回路５２におけるソフトスタート用基準電圧Ｖ４を超えると、ソフトスタート信号２が論理値Ｈｉｇｈに相当するレベルとなり、それによって発振回路５１のＮＭＯＳ１８が導通状態となることで、三角波信号の上限レベルと下限レベルは、通常動作時の設定値となり、以後、通常動作に移行することとなる（図５（Ａ）参照）。

なお、本発明の実施の形態においては、スイッチング電源装置は、いわゆる昇圧型のものとして説明したが、本発明は、昇圧型に限定される必要はなく、降圧型や極性反転型のスイッチ電源装置にも同様に適用できるものである。

１…パワートランジスタ
２…インダクタ
５０…スイッチ制御ＩＣ
５１…発振回路
５２…ソフトスタート回路
５３…誤差増幅器
５４…ＰＷＭコンパレータ

Claims (5)

1. 入力電圧が印加されるインダクタ及びメインスイッチ素子の直列回路と、前記メインスイッチ素子のオン・オフをパルス幅制御するスイッチング制御ＩＣとを有し、前記メインスイッチ素子のオン・オフにより前記直列回路に得られる電圧を整流平滑して出力可能に構成されてなるスイッチング電源装置であって、
   前記スイッチング制御ＩＣは、三角波信号を出力する発振回路と、前記整流平滑された出力電圧に対応した帰還信号と帰還用基準電圧との比較を行い、その比較結果に応じた信号を出力する誤差増幅器と、前記メインスイッチ素子を駆動するパルス信号の最大ＤＵＴＹ値を設定する基準電圧回路と、回路の起動時から時間の経過と共に電圧上昇する第１のソフトスタート信号と前記発振回路の出力動作の制御に供される第２のソフトスタート信号を出力するソフトスタート回路と、ＰＷＭコンパレータとを有し、前記ＰＷＭコンパレータは、前記発振回路の出力信号と前記第１のソフトスタート信号、前記誤差増幅器の出力信号及び前記最大ＤＵＴＹ値とに基づいて、パルス幅が制御されたパルス信号を出力するよう構成されてなる一方、前記発振回路は、前記ソフトスタート回路からの第２のソフトスタート信号に基づいて、起動時における三角波信号の上限レベルと下限レベルと振幅を通常時に対して変化せしめるよう構成されてなることを特徴とするスイッチング電源装置。
2. 発振回路は、
   電源とグランドの間に直列接続された発振充電用電流源及び発振充電用キャパシタと、
   前記発振充電用キャパシタと並列接続された放電用スイッチ素子と、
   電圧レベル設定用基準電圧を抵抗分割し、三角波信号の上限レベル設定用電圧と下限レベル設定用電圧を出力可能に構成された複数の直列抵抗器と、
   前記発振充電用電流源と前記発振充電用キャパシタの相互の接続点に得られる三角波信号と、前記上限レベル設定用電圧及び前記下限レベル設定用電圧との比較結果に応じて前記放電用スイッチ素子をオン・オフする充放電制御回路と、
   前記複数の直列抵抗器の一つと並列接続されて前記第２のソフトスタート信号によりオン・オフされる抵抗制御用スイッチ素子とを具備してなることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記充放電制御回路は、前記上限レベル設定用電圧が反転入力端子に印加される一方、前記三角波信号が非反転入力端子に印加された第１の比較器と、
   前記下限レベル設定用電圧が非反転入力端子に印加される一方、前記三角波信号が反転入力端子に印加された第２の比較器と、
   前記第１及び第２の比較器の出力が入力段に印加されるフリップフロップ回路とを具備してなることを特徴とする請求項２記載のスイッチング電源装置。
4. 前記ソフトスタート回路は、電源とグランドとの間に直列接続されたソフトスタート充電用電流源及びソフトスタート充電用キャパシタと、前記ソフトスタート充電用電流源と前記ソフトスタート充電用キャパシタの相互の接続点が非反転入力端子に接続される一方、反転入力端子には、ソフトスタート用基準電圧が印加されたソフトスタート比較器とを具備してなり、前記ソフトスタート充電用電流源と前記ソフトスタート充電用キャパシタの相互の接続点の電圧変化が第１のソフトスタート信号１として、前記ソフトスタート比較器の出力が第２のソフトスタート信号として、それぞれ出力されるよう構成されてなることを特徴とする請求項３記載のスイッチング電源装置。
5. 前記基準電圧回路は、一定の固定電圧を出力する電圧源を用いてなることを特徴とする請求項３記載のスイッチング電源装置。

Images