JP2010081748A - 昇圧型ｄｃ−ｄｃコンバータの制御回路、昇圧型ｄｃ−ｄｃコンバータの制御方法及び昇圧型ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】突入電流の発生を抑制し、ソフトスタートを確実に実行することのできる昇圧型ＤＣ−ＤＣコンバータの制御回路、昇圧型ＤＣ−ＤＣコンバータの制御方法及び昇圧型ＤＣ−ＤＣコンバータを提供する。
【解決手段】ＤＣ−ＤＣコンバータ１は、チョークコイルＬ１とグランドとの間に設けられたメイン側トランジスタＱ１と、チョークコイルＬ１とメイン側トランジスタＱ１との間のノードＬＸと出力端子Ｔｏとの間に設けられた同期側トランジスタＱ２とを備えている。また、制御回路１０ａは、入力電圧Ｖｉｎに対する出力電圧Ｖｏの高低に応じて、同期側トランジスタＱ２のバックゲート電圧を制御するバックゲート電圧制御回路２０と、ＤＣ−ＤＣコンバータ１の起動時に、同期側トランジスタＱ２のゲートに供給される第２駆動信号ＳＧ２の電圧レベルを徐々に低下させる低電位電源電圧調整回路３０ａとを備えている。
【選択図】図１

Description

本発明は、昇圧型ＤＣ−ＤＣコンバータの制御回路、昇圧型ＤＣ−ＤＣコンバータの制御方法及び昇圧型ＤＣ−ＤＣコンバータに関するものである。

従来、パーソナルコンピュータ等の電子機器には、電源としてＤＣ−ＤＣコンバータが利用されている。このＤＣ−ＤＣコンバータは、スイッチング素子をオン・オフ制御して直流入力電圧を昇圧・降圧して所望の電圧レベルの出力電圧Ｖｏを生成する。

従来の同期整流方式の昇圧型ＤＣ−ＤＣコンバータの一例を図６に示す。このＤＣ−ＤＣコンバータ５は、チョークコイルＬ１と、平滑用コンデンサＣ１と、メイン側トランジスタＱ１と、同期側トランジスタＱ２と、これら両トランジスタＱ１，Ｑ２を略相補的にオン・オフ制御する制御回路６０とを備えている。

このようなＤＣ−ＤＣコンバータ５では、メイン側トランジスタＱ１をオンさせ、同期側トランジスタＱ２をオフさせることで、チョークコイルＬ１に対して入力電圧Ｖｉｎに応じたエネルギーを蓄積させる。次に、メイン側トランジスタＱ１をオフさせ、同期側トランジスタＱ２をオンさせることで、チョークコイルＬ１に蓄積されたエネルギーが同期側トランジスタＱ２を介して出力端子Ｔｏに向けて放電されるとともに、平滑用コンデンサＣ１によって平滑化される。このエネルギーの放電の際に、チョークコイルＬ１の電圧方向は、入力電圧Ｖｉｎと同方向であるため、入力電圧Ｖｉｎよりも昇圧された出力電圧Ｖｏが生成される。

その一方で、制御回路６０は、出力電圧Ｖｏに基づいてＰＷＭ信号を生成し、このＰＷＭ信号に基づいて、出力電圧Ｖｏが予め設定された目標電圧になるようにメイン側トランジスタＱ１及び同期側トランジスタＱ２をオン・オフ制御する（例えば、特許文献１参照）。
特開２００３−２４４９４３号公報

ところが、従来の昇圧型ＤＣ−ＤＣコンバータ５では、当該ＤＣ−ＤＣコンバータ５の起動時に、チョークコイルＬ１及び同期側トランジスタＱ２のボディダイオードＤ１を介してコンデンサＣ１へ突入電流が流れてしまう（破線矢印参照）。この突入電流により、出力電圧Ｖｏが０Ｖから急激に入力電圧Ｖｉｎまで上昇するため、このＤＣ−ＤＣコンバータ５では、入力電圧Ｖｉｎ以下の出力電圧Ｖｏを出力することができない。したがって、出力電圧Ｖｏを０Ｖから予め設定される目標電圧まで徐々に上昇させる、いわゆるソフトスタートを実現することができない。また、上記突入電流により、回路を構成する各素子が破壊されるおそれがあり問題となる。

本発明は上記問題点を解決するためになされたものであって、その目的は、突入電流の発生を抑制し、ソフトスタートを確実に実行することのできる昇圧型ＤＣ−ＤＣコンバータの制御回路、昇圧型ＤＣ−ＤＣコンバータ１の制御方法及び昇圧型ＤＣ−ＤＣコンバータを提供することにある。

上記目的を達成するため、請求項１に記載の昇圧型ＤＣ−ＤＣコンバータの制御回路、請求項６に記載の昇圧型ＤＣ−ＤＣコンバータの制御方法及び請求項７に記載の昇圧型ＤＣ−ＤＣコンバータでは、入力電圧に対する出力電圧の高低に応じて、同期側トランジスタのバックゲート電圧を制御し、ＤＣ−ＤＣコンバータの起動時に、前記同期側トランジスタが徐々にオンされるように、前記同期側トランジスタのゲートに供給されるゲート電圧を徐々に変動させる。

これらによれば、入力電圧に対する出力電圧の高低に応じて、同期側トランジスタのバックゲート電圧が制御される。このため、出力電圧の高低に応じて、同期側トランジスタのボディダイオードの向きを制御することができる。これにより、ＤＣ−ＤＣコンバータの起動時に、コイルから同期側トランジスタのボディダイオードを介して出力端子側に突入電流が流れることを抑制することができる。したがって、出力端子の出力電圧が急激に入力電圧まで上昇することも抑制することができる。

さらに、この起動時に、同期側トランジスタが徐々にオンされるように、同期側トランジスタのゲート電圧が徐々に変動される。これにより、起動時において同期側トランジスタを抵抗素子として機能させることができるため、出力電圧を０Ｖから徐々に上昇させることができる。すなわち、ソフトスタートを実行することができる。

また、請求項２に記載の昇圧型ＤＣ−ＤＣコンバータの制御回路では、前記バックゲート電圧制御回路は、前記同期側トランジスタの第２端子と前記同期側トランジスタのバックゲートとの間に設けられる第１スイッチング素子と、前記同期側トランジスタの第１端子と前記同期側トランジスタのバックゲートとの間に設けられる第２スイッチング素子と、前記入力電圧と前記出力電圧とを比較し、前記出力電圧が前記入力電圧よりも低いときに、前記第１スイッチング素子をオフし、且つ前記第２スイッチング素子をオンするとともに、前記出力電圧が前記入力電圧以上のときに、前記第１スイッチング素子をオンし、且つ前記第２スイッチング素子をオフする比較回路と、を備える。

この構成によれば、起動時のように出力電圧が入力電圧よりも低いときには、第１スイッチング素子がオフされ、第２スイッチング素子がオンされる。このため、同期側トランジスタの第１端子とバックゲートが接続され、同期側トランジスタの第２端子からバックゲートに向かう方向を順方向とするボディダイオードが形成される。このボディダイオードによって、起動時に、コイルからそのボディダイオードを介して出力端子側に突入電流が流れることを効果的に抑制することができる。

また、昇圧動作時のように出力電圧が入力電圧以上のときには、第１スイッチング素子がオンされ、第２スイッチング素子がオフされる。このため、同期側トランジスタの第２端子とバックゲートが接続され、同期側トランジスタの第１端子からバックゲートに向かう方向を順方向とするボディダイオードが形成される。これにより、図６に示した従来のＤＣ−ＤＣコンバータ５と同様の接続状態にて昇圧動作を行うことができるため、追加した回路によって効率が低下することを好適に抑制することができる。

また、請求項３に記載の昇圧型ＤＣ−ＤＣコンバータの制御回路では、前記ゲート電圧制御回路は、前記出力電圧が前記入力電圧よりも低いときに、前記同期側トランジスタに前記ゲート電圧を供給する駆動回路から、前記同期側トランジスタをオンさせるための第１レベルの信号を出力させるための信号を生成する回路と、前記起動時に、前記同期側トランジスタが徐々にオンされるように、前記第１レベルに対応する電源電圧を徐々に変動させ、該電源電圧を前記駆動回路に供給する電源電圧調整回路と、を備える。

この構成によれば、出力電圧が入力電圧よりも低いときには、駆動回路から同期トランジスタをオンさせるための第１レベルの信号、すなわち電源電圧調整回路にて生成される電源電圧が常時出力される。そして、この同期トランジスタのゲートに出力される電源電圧が徐々に変動されることによって、同期側トランジスタが徐々にオンされる。これによって、起動時に、出力電圧を０Ｖから徐々に上昇させるソフトスタートを確実に実行することができる。

また、請求項４に記載の昇圧型ＤＣ−ＤＣコンバータの制御回路では、前記電源電圧調整回路は、前記出力電圧が前記入力電圧以上のときに、一定電圧となる前記電源電圧を前記駆動回路に供給する。この構成によれば、出力電圧が入力電圧以上となる昇圧動作時に、駆動回路に供給される電源電圧を一定電圧にすることができる。これにより、昇圧動作時に、同期側トランジスタＱ２を安定してオンさせることができる。

また、請求項５に記載の昇圧型ＤＣ−ＤＣコンバータの制御回路では、前記出力電圧に比例したフィードバック信号と、前記起動時に電圧値が可変される基準電圧とを比較し該比較結果に応じた誤差信号を生成する誤差増幅回路と、前記誤差信号と三角波信号とを比較し、該比較結果に応じたデューティにて前記メイン側トランジスタと前記同期側トランジスタとをオン・オフ制御するためのＰＷＭ信号を生成するＰＷＭ比較回路と、を備え、
前記起動時における前記フィードバック信号の上昇スロープが前記基準電圧の上昇スロープよりも大きくなるように、前記基準電圧及び前記同期側トランジスタのゲート電圧がそれぞれ可変される。

この構成によれば、起動時において、フィードバック信号の上昇スロープが基準電圧の上昇スロープよりも大きくなるように、基準電圧及び同期側トランジスタのゲート電圧がそれぞれ可変される。これにより、起動時においては、常にフィードバック信号が基準電圧よりも高く維持される。このため、起動時において、メイン側トランジスタがオンされることを抑制でき、メイン側トランジスタをオフ状態に維持することができる。

以上説明したように、昇圧型ＤＣ−ＤＣコンバータの制御回路、昇圧型ＤＣ−ＤＣコンバータの制御方法及び昇圧型ＤＣ−ＤＣコンバータによれば、突入電流の発生を抑制し、ソフトスタートを確実に実行することができるという効果を奏する。

（第１実施形態）
以下、本発明を具体化した第１実施形態を図１及び図２に従って説明する。なお、本実施形態において、先の図６で示した従来と同様な構成部分については同一符号を付して説明する。

図１に示すＤＣ−ＤＣコンバータ１は、同期整流方式の昇圧型ＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ制御回路（制御回路）１０ａ及びコンバータ部を備えている。このコンバータ部は、メイン側トランジスタＱ１、同期側トランジスタＱ２、チョークコイルＬ１、平滑用コンデンサＣ１を含み、チョークコイルＬ１と平滑用コンデンサＣ１とによって平滑回路が構成されている。

ＮチャネルＭＯＳトランジスタからなるメイン側トランジスタＱ１のゲートには、制御回路１０ａから出力される第１駆動信号ＳＧ１が供給され、メイン側トランジスタのソースはグランドに接続されている。このメイン側トランジスタＱ１のドレインは、チョークコイルＬ１を介して入力端子Ｔｉｎに接続されている。この入力端子Ｔｉｎには、入力電圧Ｖｉｎが供給されている。また、メイン側トランジスタＱ１とチョークコイルＬ１との間のノードＬＸは、ＰチャネルＭＯＳトランジスタからなる同期側トランジスタＱ２のドレイン（第１端子）に接続されている。この同期側トランジスタＱ２は、そのゲートに制御回路１０ａから出力される第２駆動信号ＳＧ２が供給され、ソース（第２端子）が出力端子Ｔｏに接続されている。この出力端子Ｔｏは、平滑用コンデンサＣ１を介してグランドに接続されるとともに、ＣＰＵ等の負荷Ｌｏに接続される。

そして、制御回路１０ａからの第１及び第２駆動信号ＳＧ１，ＳＧ２に基づいて両トランジスタＱ１，Ｑ２がオン・オフ制御されることによって、入力電圧Ｖｉｎが昇圧されて出力電圧Ｖｏとして負荷Ｌｏに供給される。この出力電圧Ｖｏは、メイン側トランジスタＱ１のオン時間とオフ時間の比を変化させることにより予め定めた目標電圧に制御される。

また、上記出力端子Ｔｏは制御回路１０ａに接続され、出力電圧Ｖｏが制御回路１０ａに帰還される。制御回路１０ａは、帰還された出力電圧Ｖｏを抵抗Ｒ１，Ｒ２により分圧した分圧電圧Ｖ１を生成し、その分圧電圧Ｖ１に基づいて、メイン側トランジスタＱ１に供給する第１駆動信号ＳＧ１と、同期側トランジスタＱ２に供給する第２駆動信号ＳＧ２を生成する。

この制御回路１０ａは、誤差増幅回路１１と、ＰＷＭ比較回路１２と、三角波発振回路１３と、休止期間設定回路１４と、第１及び第２駆動回路１５，１６と、アンド回路１７と、バックゲート電圧制御回路２０と、低電位電源電圧調整回路３０ａとを備えている。

誤差増幅回路１１は、反転入力端子に上記分圧電圧Ｖ１（フィードバック信号）が入力され、非反転入力端子に目標電圧である第１基準電圧Ｖｒ１が入力される。なお、第１基準電圧Ｖｒ１は、第１基準電源ｅ１にて生成される電圧であり、起動時には電圧値が可変されるとともに、昇圧動作時には、出力電圧Ｖｏが規格値に達したときに分圧電圧Ｖ１と一致する電圧値に設定される。

誤差増幅回路１１は、分圧電圧Ｖ１と第１基準電圧Ｖｒ１とを比較し、両電圧の差電圧を増幅した誤差信号Ｓ１をＰＷＭ比較回路１２の非反転入力端子に出力する。
ＰＷＭ比較回路１２は、非反転入力端子に誤差信号Ｓ１が入力され、反転入力端子に三角波発振回路１３からの三角波信号Ｓ２が入力される。このＰＷＭ比較回路１２は、誤差信号Ｓ１と三角波信号Ｓ２のレベルを比較する。そして、ＰＷＭ比較回路１２は、その比較において、誤差信号Ｓ１よりも三角波信号Ｓ２のレベルが高くなる期間ではＬレベル、誤差信号Ｓ１よりも三角波信号Ｓ２のレベルが低くなる期間ではＨレベルとなるＰＷＭ信号Ｓ３を生成する。

休止期間設定回路１４は、ＰＷＭ比較回路１２からのＰＷＭ信号Ｓ３に基づいて、メイン側トランジスタＱ１と同期側トランジスタＱ２とが略相補的にオン・オフするとともに、両トランジスタＱ１，Ｑ２が同時にオンしない（この期間が休止期間）ように第１及び第２制御信号Ｓ４，Ｓ５を生成する。なお、このような休止期間は、システムの破壊を防ぐために設定される。そして、休止期間設定回路１４は、第１制御信号Ｓ４を第１駆動回路１５に出力するとともに、第２制御信号Ｓ５を、アンド回路１７を介して第２駆動回路１６に出力する。

第１駆動回路１５は、第１制御信号Ｓ４に基づいて生成した第１駆動信号ＳＧ１をメイン側トランジスタＱ１に供給する。第２駆動回路１６は、アンド回路１７からの出力信号Ｓ６に基づいて生成した第２駆動信号ＳＧ２を同期側トランジスタＱ２に供給する。

このＤＣ−ＤＣコンバータ１では、昇圧動作時に出力電圧Ｖｏが低くなると、ＰＷＭ比較回路１２のＰＷＭ信号Ｓ３のＨレベルのデューティが長くなるため、メイン側トランジスタＱ１のオン時間が長くなり、同期側トランジスタＱ２のオン時間が短くなる。この結果、ＤＣ−ＤＣコンバータ１の出力電圧Ｖｏが上昇する。そして、出力電圧Ｖｏが高くなると、ＰＷＭ比較回路１２のＰＷＭ信号Ｓ３のＨレベルのデューティが短くなるため、メイン側トランジスタＱ１のオン時間が短くなり、同期側トランジスタＱ２のオン時間が長くなる。この結果、ＤＣ−ＤＣコンバータ１の出力電圧Ｖｏが低下する。このような動作により、分圧電圧Ｖ１と第１基準電圧Ｖｒ１とが一致するように両トランジスタＱ１，Ｑ２のオン・オフが制御され、出力電圧Ｖｏが第１基準電圧Ｖｒ１に基づく目標電圧に維持される。

また、バックゲート電圧制御回路２０は、起動時に、同期側トランジスタＱ２のバックゲート電圧を、出力電圧ＶｏあるいはノードＬＸの電圧ＶＬに切り替える回路である。このバックゲート電圧制御回路２０は、比較回路２１と、第１スイッチング素子ＳＷ１と、第２スイッチング素子ＳＷ２とを備えている。なお、第１及び第２スイッチング素子ＳＷ１，ＳＷ２は、ＰチャネルＭＯＳトランジスタによって構成されている。

比較回路２１は、反転入力端子に出力電圧Ｖｏが入力され、非反転入力端子に入力電圧Ｖｉｎが入力される。この比較回路２１は、出力電圧Ｖｏと入力電圧Ｖｉｎのレベルを比較して非反転信号Ｓ７及び反転信号Ｓ８を生成する。具体的には、比較回路２１は、出力電圧Ｖｏが入力電圧Ｖｉｎ以上となる期間ではＬレベル、出力電圧Ｖｏが入力電圧Ｖｉｎよりも低くなる期間ではＨレベルとなる非反転信号Ｓ７を生成する。また、比較回路２１は、出力電圧Ｖｏが入力電圧Ｖｉｎ以上となる期間ではＨレベル、出力電圧Ｖｏが入力電圧Ｖｉｎよりも低くなる期間ではＬレベルとなる反転信号Ｓ８を生成する。そして、比較回路２１は、非反転信号Ｓ７を第１スイッチング素子ＳＷ１のゲートに供給し、反転信号Ｓ８を第２スイッチング素子ＳＷ２のゲートに供給する。

これら第１及び第２スイッチング素子ＳＷ１，ＳＷ２は、上記同期側トランジスタＱ２のソースとドレインとの間に直列に接続されている。詳述すると、第１スイッチング素子ＳＷ１は、同期側トランジスタＱ２のソース（出力端子Ｔｏ）と同期側トランジスタのバックゲートとの間に設けられている。すなわち、第１スイッチング素子ＳＷ１の第１端子が同期側トランジスタＱ２のソースに接続され、第１スイッチング素子ＳＷ１の第２端子が同期側トランジスタＱ２のバックゲートに接続されている。また、第２スイッチング素子ＳＷ２は、同期側トランジスタＱ２のバックゲートと同期側トランジスタＱ２のドレイン（ノードＬＸ）との間に設けられている。すなわち、第２スイッチング素子ＳＷ２の第１端子が同期側トランジスタＱ２のバックゲートに接続され、第２スイッチング素子ＳＷ２の第２端子が同期側トランジスタＱ２のドレインに接続されている。なお、これら第１及び第２スイッチング素子ＳＷ１，ＳＷ２のバックゲートは、同期側トランジスタＱ２のバックゲートに接続されている。

昇圧動作時には、出力電圧Ｖｏが入力電圧Ｖｉｎよりも高くなるため、比較回路２１からＬレベルの非反転信号Ｓ７及びＨレベルの反転信号Ｓ８が出力され、第１スイッチング素子ＳＷ１がオンされ、第２スイッチング素子ＳＷ２がオフされる。すると、同期側トランジスタＱ２のバックゲートが同トランジスタＱ２のソースに接続され、同期側トランジスタＱ２のバックゲートとドレインとの間に第１ボディダイオードＤ１が形成される。このとき、同期側トランジスタＱ２のバックゲート電圧が出力電圧Ｖｏに設定される。

一方、ＤＣ−ＤＣコンバータ１の起動時には、出力電圧Ｖｏが入力電圧Ｖｉｎよりも低くなるため、比較回路２１からＨレベルの非反転信号Ｓ７及びＬレベルの反転信号Ｓ８が出力され、第１スイッチング素子ＳＷ１がオフされ、第２スイッチング素子ＳＷ２がオンされる。すると、同期側トランジスタＱ２のバックゲートが同トランジスタＱ２のドレインに接続され、同期側トランジスタＱ２のバックゲートとソースとの間に第２ボディダイオードＤ２が形成される。このとき、同期側トランジスタＱ２のバックゲート電圧がノードＬＸの電圧ＶＬに設定される。このように、バックゲート電圧制御回路２０によって、入力電圧Ｖｉｎに対する出力電圧Ｖｏの高低に応じて、同期側トランジスタＱ２のバックゲート電圧を切り替えることができる。

また、上記比較回路２１の非反転信号Ｓ７は、上記アンド回路１７の反転入力端子に入力される。このアンド回路１７は、Ｌレベルの非反転信号Ｓ７が入力されているときには、休止期間設定回路１４からの第２制御信号Ｓ５を出力信号Ｓ６として第２駆動回路１６に出力する。一方、アンド回路１７は、Ｈレベルの非反転信号Ｓ７が入力されているときには、休止期間設定回路１４からの第２制御信号Ｓ５の信号レベルに関わらず、常にＬレベルの出力信号Ｓ６を第２駆動回路１６に出力する。すなわち、このアンド回路１７は、出力電圧Ｖｏが入力電圧Ｖｉｎよりも低いときに、常にＬレベルの出力信号Ｓ６（同期側トランジスタＱ２をオンさせる信号）を第２駆動回路１６に出力する回路である。

この第２駆動回路１６には、高電位電源電圧として同期側トランジスタＱ２のバックゲート電圧が供給されるとともに、低電位電源電圧調整回路３０ａにて生成される低電位電源電圧Ｖｓが供給される。このため、起動時には、上記低電位電源電圧Ｖｓが同期側トランジスタＱ２のゲートに供給される。

ここで、上記低電位電源電圧調整回路３０ａは、電圧増幅回路３１と、第２基準電圧Ｖｒ２を生成する第２基準電源ｅ２と、ＮチャネルＭＯＳトランジスタＱ３とを備えている。

入力電圧Ｖｉｎが電源電圧として供給される電圧増幅回路３１は、第２基準電源ｅ２の第２基準電圧Ｖｒ２とトランジスタＱ３のドレイン電圧との差を増幅し、その増幅電圧をトランジスタＱ３のゲートに供給する。トランジスタＱ３は、そのソースがグランドに接続され、ドレインが第２駆動回路１６の低電位電源端子に接続されている。このため、トランジスタＱ３のドレイン電圧が低電位電源電圧Ｖｓとして第２駆動回路１６に供給される。このように構成された低電位電源電圧調整回路３０ａでは、上記低電位電源電圧Ｖｓと第２基準電圧Ｖｒ２とが一致するように、電圧増幅回路３１によってトランジスタＱ３のゲート電圧が制御される。すなわち、第２基準電圧Ｖｒ２が低電位電源電圧Ｖｓとして第２駆動回路１６に供給される。このため、起動時には上記第２基準電圧Ｖｒ２が同期側トランジスタＱ２のゲートに供給されることになる。したがって、第２基準電源ｅ２にて第２基準電圧Ｖｒ２を可変させることにより同期側トランジスタＱ２のオン抵抗を調整することができる。なお、この第２基準電圧Ｖｒ２は、起動時において、同期側トランジスタＱ２が徐々にオンするように（同期側トランジスタＱ２のオン抵抗が徐々に減少するように）、入力電圧Ｖｉｎから徐々に低下されるように設定される。また、第２基準電圧Ｖｒ２は、昇圧動作時において一定電圧に設定される。

本実施形態では、バックゲート電圧制御回路２０、アンド回路１７及び低電位電源電圧調整回路３０ａによってソフトスタート回路が構成されている。すなわち、起動時において、同期側トランジスタＱ２のバックゲートをドレインに接続して第２ボディダイオードＤ２を形成させ、且つアンド回路１７から常にＬレベルの出力信号Ｓ６を出力させる。さらに、第２駆動回路１６からＬレベルの第２駆動信号ＳＧ２（低電位電源電圧Ｖｓ）を同期側トランジスタＱ２のゲートに供給させることで、同期側トランジスタＱ２のゲート電圧を徐々に低下させて同期側トランジスタＱ２を徐々にオンさせる。これにより、起動時に、入力電圧Ｖｉｎから同期側トランジスタＱ２のオン抵抗分だけ電圧降下された出力電圧Ｖｏを生成することができるため、出力電圧Ｖｏを０Ｖから徐々に上昇させることができる。

このように構成されたＤＣ−ＤＣコンバータ１の起動時の動作について図２にしたがって説明する。
今、時刻ｔ０において、外部から入力されるコントロール信号（図示略）に応答してＤＣ−ＤＣコンバータ１が起動される。すると、このときの出力電圧Ｖｏは入力電圧Ｖｉｎよりも低いため、比較回路２１からＨレベルの非反転信号Ｓ７及びＬレベルの反転信号Ｓ８が出力される。これらの信号Ｓ７，Ｓ８に応答して、第１スイッチング素子ＳＷ１がオフされ、第２スイッチング素子ＳＷ２がオンされるため、同期側トランジスタＱ２のバックゲートが同トランジスタＱ２のドレインに接続される。この接続によって同期側トランジスタＱ２のソースからバックゲートに向かう方向が順方向になる第２ボディダイオードＤ２が形成される。このため、同期側トランジスタＱ２のドレイン電圧（ここでは、入力電圧Ｖｉｎ）がソース電圧（ここでは、出力電圧Ｖｏ）よりも大きくなっても、この第２ボディダイオードＤ２を介して電流が流れることが抑制される。このため、同期側トランジスタＱ２がオンしない限り出力電圧Ｖｏは上昇しない。

ここで、この同期側トランジスタＱ２のゲートには、Ｌレベルの第２駆動信号ＳＧ２（低電位電源電圧調整回路３０ａにて生成される低電位電源電圧Ｖｓ）が供給される。すなわち、上記比較回路２１から出力されるＨレベルの非反転信号Ｓ７に応答して、アンド回路１７から常にＬレベルの出力信号Ｓ６が第２駆動回路１６に出力される。このため、この第２駆動回路からはＬレベルの第２駆動信号ＳＧ２、すなわち低電位電源電圧Ｖｓが同期側トランジスタＱ２のゲートに出力される。この低電位電源電圧Ｖｓは、第２基準電圧Ｖｒ２の可変に伴って、入力電圧Ｖｉｎから徐々に低下される。したがって、同期側トランジスタＱ２のゲート電圧が徐々に低下され、同期側トランジスタＱ２のオン抵抗が徐々に減少される（同期側トランジスタＱ２が徐々にオンされる）。このとき、出力電圧Ｖｏは、ノードＬＸの電圧ＶＬ（入力電圧Ｖｉｎ）から同期側トランジスタＱ２のオン抵抗分だけ電圧降下した電圧となる。このため、同期側トランジスタＱ２のオン抵抗を徐々に減少させることにより、図２に示すように、出力電圧Ｖｏを０Ｖから入力電圧Ｖｉｎまで徐々に上昇させることができる（時刻ｔ０〜ｔ１）。

そして、出力電圧Ｖｏが入力電圧Ｖｉｎまで上昇すると（時刻ｔ１）、比較回路２１からＬレベルの非反転信号Ｓ７及びＨレベルの反転信号Ｓ８が出力される。これらの信号Ｓ７，Ｓ８に応答して、第１スイッチング素子ＳＷ１がオンされ、第２スイッチング素子ＳＷ２がオフされるため、同期側トランジスタＱ２のバックゲートが同トランジスタＱ２のソースに接続される。この接続によって同期側トランジスタＱ２のドレインからバックゲートに向かう方向が順方向になる第１ボディダイオードＤ１が形成され、従来のＤＣ−ＤＣコンバータ５と同様の接続状態になる。また、アンド回路１７は、比較回路２１から出力されるＬレベルの非反転信号Ｓ７に応答して、休止期間設定回路１４からの第２制御信号Ｓ５を出力信号Ｓ６として第２駆動回路１６に出力するようになる。

この時刻ｔ１においては、出力電圧Ｖｏが目標電圧（具体的には、Ｖｒ１×（１＋Ｒ１／Ｒ２）：一点鎖線参照）よりも高くなっているため、ＰＷＭ比較回路１２からはＬレベルのＰＷＭ信号Ｓ３が出力されてメイン側トランジスタＱ１のオフ状態が維持される。詳述すると、本実施形態では、出力電圧Ｖｏの目標電圧になる第１基準電圧Ｖｒ１が、起動後（時刻ｔ０）から徐々に上昇するように可変される。具体的には、この第１基準電圧Ｖｒ１及び同期側トランジスタＱ２のゲート電圧となる第２基準電圧Ｖｒ２は、起動時（時刻ｔ０〜ｔ１）において、分圧電圧Ｖ１（出力電圧Ｖｏ）の上昇スロープが第１基準電圧Ｖｒ１（目標電圧）の上昇スロープよりも大きくなるように、それぞれ可変される。このため、時刻ｔ１においては未だ出力電圧Ｖｏが目標電圧よりも高いため、メイン側トランジスタＱ１のオフ状態が維持される。なお、このようにメイン側トランジスタＱ１がオフ状態に維持されているため、ノードＬＸの電圧ＶＬは、入力電圧Ｖｉｎ一定に維持されている。

やがて、時刻ｔ２において、上記目標電圧が出力電圧Ｖｏよりも高くなると、ＰＷＭ比較回路１２からＨレベルのＰＷＭ信号Ｓ３が出力されメイン側トランジスタＱ１がオンされて、スイッチング動作（昇圧動作）が開始される。この昇圧動作によって、出力電圧Ｖｏが第１基準電圧Ｖｒ１に基づく目標電圧に維持される。なお、昇圧動作が開始されると、第２基準電圧Ｖｒ２は一定電圧に設定されるため、第２駆動回路１６に供給される低電位電源電圧Ｖｓも一定電圧に設定される。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）アンド回路１７、バックゲート電圧制御回路２０及び低電位電源電圧調整回路３０ａから構成されるソフトスタート回路を設けた。これにより、ＤＣ−ＤＣコンバータ１の起動時に、同期側トランジスタＱ２のバックゲートが同トランジスタＱ２のドレインに接続され、同期側トランジスタＱ２のソースからバックゲートに向かう方向を順方向とする第２ボディダイオードＤ２が形成される。この第２ボディダイオードＤ２によって、ノードＬＸから出力端子Ｔｏに向かって電流が流れるのを防止することができる。このため、起動時における突入電流の発生を抑制することができる。

さらに、起動時において、同期側トランジスタＱ２のゲート電圧が徐々に低下される。これによって、同期側トランジスタＱ２のオン抵抗が徐々に減少されるため、出力電圧Ｖｏを０Ｖから徐々に上昇させることができる。

（２）第１基準電圧Ｖｒ１及び第２基準電圧Ｖｒ２を、起動時において、分圧電圧Ｖ１（出力電圧Ｖｏ）の上昇スロープが第１基準電圧Ｖｒ１（目標電圧）の上昇スロープよりも大きくなるように、それぞれ可変するようにした。これにより、起動時において、ＰＷＭ比較回路１２からＨレベルの信号が出力されることが抑制され、メイン側トランジスタＱ１がオンされることを抑制することができる。したがって、メイン側トランジスタＱ１がオンされることによって、メイン側トランジスタＱ１及び同期側トランジスタＱ２の双方が同時にオンされることを防止することができる。

（３）本実施形態のＤＣ−ＤＣコンバータ１のようにソフトスタートを実現する回路としては、図５に示すような低ドロップアウト電圧レギュレータ（ＬＤＯ）５０を昇圧ＤＣ−ＤＣコンバータ部４０の後段（あるいは前段）に設けるＤＣ−ＤＣコンバータ３が考えられる。このＤＣ−ＤＣコンバータ３では、昇圧ＤＣ−ＤＣコンバータ部４０の出力電圧Ｖｏ１がＬＤＯ５０の出力トランジスタＱ１０に入力され、そのＬＤＯ５０によって出力電圧Ｖｏ１が所望の電圧に降下されて出力電圧Ｖｏが生成される。そして、このＬＤＯ５０において、起動時に出力電圧Ｖｏ１からの電圧降下分を調整させることで、起動時に出力電圧Ｖｏを０Ｖから徐々に上昇させることができる。

しかし、このＤＣ−ＤＣコンバータ３では、ＬＤＯ５０内の出力トランジスタＱ１０には大電流である負荷電流Ｉｏが流れるため、その出力トランジスタＱ１０のサイズを大きくする必要があり、チップ面積の増大やコスト増加につながる。

これに対して、本実施形態のＤＣ−ＤＣコンバータ１では、第１及び第２スイッチング素子ＳＷ１，ＳＷ２が追加されているものの、これら両スイッチング素子ＳＷ１，ＳＷ２には負荷電流Ｉｏが流れないため、サイズの小さいトランジスタで形成することができる。したがって、本実施形態のＤＣ−ＤＣコンバータ１では、サイズの大きいトランジスタを追加する必要がないため、チップ面積の増大やコスト増加を好適に抑制することができる。

また、図５に示したＤＣ−ＤＣコンバータ３では、ＬＤＯ５０における電力損失があるため効率が低下する。これに対して、本実施形態のＤＣ−ＤＣコンバータ１では、昇圧動作時に従来のＤＣ−ＤＣコンバータ５と同様の接続状態で昇圧動作が行われるため、電力損失させることなく昇圧動作を行うことができる。したがって、ＤＣ−ＤＣコンバータ１では、追加した回路による効率低下を好適に抑制することができる。

（第２実施形態）
以下、本発明を具体化した第２実施形態について、図３及び図４に従って説明する。この実施形態のＤＣ−ＤＣコンバータ２は、低電位電源電圧調整回路３０ｂの内部構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。

図３に示すように、低電位電源電圧調整回路３０ｂ内の電圧増幅回路３１の反転入力端子には、スイッチＳＷ３の共通端子が接続されている。このスイッチＳＷ３は、比較回路２１からの非反転信号Ｓ７に応じて、共通端子に接続される端子が切り替えられ、第２基準電源ｅ２にて生成される第２基準電圧Ｖｒ２あるいは一定電圧Ｖ２を電圧増幅回路３１の反転入力端子に出力する。すなわち、比較回路２１からＨレベルの非反転信号Ｓ７が出力されると、第２基準電圧Ｖｒ２がスイッチＳＷ３を介して電圧増幅回路３１の反転入力端子に入力される。また、比較回路２１からＬレベルの非反転信号Ｓ７が出力されると、一定電圧Ｖ２がスイッチＳＷ３を介して電圧増幅回路３１の反転入力端子に入力される。なお、この一定電圧Ｖ２は、昇圧動作時に同期側トランジスタＱ２を確実にフルオンさせることのできる電圧値に設定されている。

このＤＣ−ＤＣコンバータ２では、図４に示すように、出力電圧Ｖｏが入力電圧Ｖｉｎよりも低くなる起動時（時刻ｔ０〜ｔ１１）には、比較回路２１からＨレベルの非反転信号Ｓ７が出力されるため、第２基準電圧Ｖｒ２が電圧増幅回路３１に入力される。この第２基準電圧Ｖｒ２は、上記第１実施形態と同様に、入力電圧Ｖｉｎから徐々に低下される。これによって、起動時に出力電圧Ｖｏを０Ｖから徐々に上昇させることができる。

そして、時刻ｔ１１において、出力電圧Ｖｏが入力電圧Ｖｉｎ以上になると、比較回路２１からＬレベルの非反転信号Ｓ７が出力されるため、一定電圧Ｖ２が電圧増幅回路３１に入力される。これによって、時刻ｔ１１以降における第２駆動回路１６の低電位電源電圧Ｖｓを一定電圧Ｖ２に確実に維持することができる。この結果、昇圧動作時に、同期側トランジスタＱ２を確実にフルオンさせることができるため、同期側トランジスタＱ２のスイッチング動作を安定して行うことができる。

なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態において、起動時においてメイン側トランジスタＱ１のオフ状態を維持するための回路を設けるようにしてもよい。例えば、休止期間設定回路１４と第１駆動回路１５との間に、休止期間設定回路１４からの第１制御信号と比較回路２１からの反転信号Ｓ８とが入力されるアンド回路を設けるようにしてもよい。この場合には、起動時に第１基準電圧Ｖｒ１を可変させることを省略してもよい。

・上記各実施形態において、起動時に出力電圧Ｖｏが入力電圧Ｖｉｎ以上になるまで休止期間設定回路１４から常時Ｌレベルの第２制御信号Ｓ５が出力されるように、第１及び第２基準電圧Ｖｒ１，Ｖｒ２が設定されているのであれば、アンド回路１７を省略してもよい。

・上記各実施形態では、第１及び第２スイッチング素子ＳＷ１，ＳＷ２をＰチャネルＭＯＳトランジスタで構成するようにしたが、スイッチング素子であれば特に制限されない。例えば、第１及び第２スイッチング素子ＳＷ１，ＳＷ２をＮチャネルＭＯＳトランジスタやバイポーラトランジスタで構成するようにしてもよい。

・上記各実施形態では、同期側トランジスタＱ２をＰチャネルＭＯＳトランジスタで構成するようにしたが、例えばＮチャネルＭＯＳトランジスタで構成するようにしてもよい。

・上記各実施形態では、ＰＷＭ制御方式のＤＣ−ＤＣコンバータに具体化したが、ＰＦＭ制御方式のＤＣ−ＤＣコンバータに具体化してもよい。

第１実施形態のＤＣ−ＤＣコンバータを示す回路図。 第１実施形態のＤＣ−ＤＣコンバータの動作を説明するための波形図。 第２実施形態のＤＣ−ＤＣコンバータを示す回路図。 第２実施形態のＤＣ−ＤＣコンバータの動作を説明するための波形図。 比較例のＤＣ−ＤＣコンバータを示す回路図。 従来のＤＣ−ＤＣコンバータを示す回路図。

符号の説明

１，２ ＤＣ−ＤＣコンバータ
１０ａ，１０ｂ ＤＣ−ＤＣコンバータの制御回路
１１ 誤差増幅回路
１２ ＰＷＭ比較回路
１５ 第１駆動回路
１６ 第２駆動回路
１７ アンド回路（ゲート電圧制御回路）
２０ バックゲート電圧制御回路
２１ 比較回路
３０ａ，３０ｂ 低電位電源電圧調整回路（ゲート電圧制御回路）
Ｑ１ メイン側トランジスタ
Ｑ２ 同期側トランジスタ
ＳＷ１ 第１スイッチング素子
ＳＷ２ 第２スイッチング素子

Claims (7)

1. 入力電圧が供給される入力端子に第１端子が接続されるコイルの第２端子とグランドとの間に設けられたメイン側トランジスタと、前記コイルの第２端子に第１端子が接続され、出力端子に第２端子が接続される同期側トランジスタと、をオン・オフ制御することにより、前記入力電圧を昇圧した出力電圧を前記出力端子に生成する昇圧型ＤＣ−ＤＣコンバータの制御回路において、
   前記ＤＣ−ＤＣコンバータの起動時に、前記出力電圧を徐々に上昇させるソフトスタート回路を備え、
   前記ソフトスタート回路は、
   前記入力電圧に対する前記出力電圧の高低に応じて、前記同期側トランジスタのバックゲート電圧を制御するバックゲート電圧制御回路と、
   前記起動時に、前記同期側トランジスタが徐々にオンされるように、前記同期側トランジスタのゲートに供給されるゲート電圧を徐々に変動させるゲート電圧制御回路と、を備えることを特徴とする昇圧型ＤＣ−ＤＣコンバータの制御回路。
2. 前記バックゲート電圧制御回路は、
   前記同期側トランジスタの第２端子と前記同期側トランジスタのバックゲートとの間に設けられる第１スイッチング素子と、
   前記同期側トランジスタの第１端子と前記同期側トランジスタのバックゲートとの間に設けられる第２スイッチング素子と、
   前記入力電圧と前記出力電圧とを比較し、前記出力電圧が前記入力電圧よりも低いときに、前記第１スイッチング素子をオフし、且つ前記第２スイッチング素子をオンするとともに、前記出力電圧が前記入力電圧以上のときに、前記第１スイッチング素子をオンし、且つ前記第２スイッチング素子をオフする比較回路と、を備えることを特徴とする請求項１に記載の昇圧型ＤＣ−ＤＣコンバータの制御回路。
3. 前記ゲート電圧制御回路は、
   前記出力電圧が前記入力電圧よりも低いときに、前記同期側トランジスタに前記ゲート電圧を供給する駆動回路から、前記同期側トランジスタをオンさせるための第１レベルの信号を出力させるための信号を生成する回路と、
   前記起動時に、前記同期側トランジスタが徐々にオンされるように、前記第１レベルに対応する電源電圧を徐々に変動させ、該電源電圧を前記駆動回路に供給する電源電圧調整回路と、を備えることを特徴とする請求項１又は２に記載の昇圧型ＤＣ−ＤＣコンバータの制御回路。
4. 前記電源電圧調整回路は、前記出力電圧が前記入力電圧以上のときに、一定電圧となる前記電源電圧を前記駆動回路に供給することを特徴とする請求項３に記載の昇圧型ＤＣ−ＤＣコンバータの制御回路。
5. 前記出力電圧に比例したフィードバック信号と、前記起動時に電圧値が可変される基準電圧とを比較し該比較結果に応じた誤差信号を生成する誤差増幅回路と、
   前記誤差信号と三角波信号とを比較し、該比較結果に応じたデューティにて前記メイン側トランジスタと前記同期側トランジスタとをオン・オフ制御するためのＰＷＭ信号を生成するＰＷＭ比較回路と、を備え、
   前記起動時における前記フィードバック信号の上昇スロープが前記基準電圧の上昇スロープよりも大きくなるように、前記基準電圧及び前記同期側トランジスタのゲート電圧がそれぞれ可変されることを特徴とする請求項１〜４のいずれか１つに記載の昇圧型ＤＣ−ＤＣコンバータの制御回路。
6. 入力電圧が供給される入力端子に第１端子が接続されるコイルの第２端子とグランドとの間に設けられたメイン側トランジスタと、前記コイルの第２端子と出力端子との間に設けられた同期側トランジスタと、をオン・オフ制御することにより、前記入力電圧を昇圧した出力電圧を生成する昇圧型ＤＣ−ＤＣコンバータの制御方法において、
   前記入力電圧に対する前記出力電圧の高低に応じて、前記同期側トランジスタのバックゲート電圧を制御し、
   前記ＤＣ−ＤＣコンバータの起動時に、前記同期側トランジスタが徐々にオンされるように、前記同期側トランジスタのゲートに供給されるゲート電圧を徐々に変動させることを特徴とする昇圧型ＤＣ−ＤＣコンバータの制御方法。
7. 請求項１〜５のいずれか１つに記載の昇圧型ＤＣ−ＤＣコンバータの制御回路を備えた昇圧型ＤＣ−ＤＣコンバータ。

Images