JP5251455B2 - Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータの制御方法及び電子機器 - Google Patents

Description

この発明はＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータの制御方法及び電子機器に関するものである。

デジタルカメラ等、可搬性の電子機器（例えばデジタルカメラ等）には、ＤＣ−ＤＣコンバータが搭載されている。ＤＣ−ＤＣコンバータは、リチウムイオン電池や乾電池等からの入力電圧を昇圧・降圧して所望の電圧レベルの出力電圧を生成し、その出力電圧を電源として電子機器内の各半導体装置等の電子部品（負荷）に供給する。

ＤＣ−ＤＣコンバータは、スイッチング素子をオン・オフ制御して電池からの入力電圧を昇圧・降圧して所望の出力電圧を生成するために、誤差増幅回路、コンパレータを備えている。そして、ＤＣ−ＤＣコンバータは、これら誤差増幅回路、コンパレータにて出力電圧が所望の電圧レベルに保持されているか判定し、出力電圧が予め設定された目標電圧になるようにスイッチング素子のオン時間・オフ時間を設定して、スイッチング素子をオン・オフ制御している。

また、この種のＤＣ−ＤＣコンバータは、生成した出力電圧を供給している負荷が何らかの原因で短絡した時、該出力電圧の変化を検出して動作を停止させる短絡保護回路が設けられ種々提案されている（例えば、特許文献１）。
特開２００４−４０８５８号公報

ところで、ＤＣ−ＤＣコンバータに備えられた誤差増幅回路やコンパレータ等は、出力電圧を生成するための電子機器に内蔵した電池の入力電圧を利用して動作する。これら誤差増幅回路やコンパレータ等は、正常に動作させるには入力電圧が所定電圧（例えば、２．５ボルト）以上の電圧を必要としていた。従って、電子機器が長時間使用され電池の放電が進み、入力電圧が所定電圧未満になると誤差増幅回路やコンパレータ等が正常に動作できないことになる。その結果、ＤＣ−ＤＣコンバータは、所望の出力電圧を生成して各負荷に出力することができなくなる。

そこで、乾電池やＮＩＭＨバッテリ等を使用する低電圧システムでは最低入力電圧が例えば１．８Ｖと低いため、その入力電圧を自身で昇圧し所定電圧以上の動作電源電圧を生成し、その生成した動作電源電圧を誤差増幅回路、コンパレータ等に供給するようにした自己電源型ＤＣ−ＤＣコンバータが知られている。

図５は、従来の自己電源型ＤＣ−ＤＣコンバータの一例を示す回路図である。
このＤＣ−ＤＣコンバータ５０は、チョークコイルＬ１、平滑コンデンサＣ１、メイン側トランジスタＴｒ１、同期側トランジスタＴｒ２、これら両トランジスタＴｒ１，Ｔｒ２を略相補的にオン・オフ制御する制御回路５１を備えている。

このＤＣ−ＤＣコンバータ５０において、メイン側トランジスタＴｒ１をオンさせ、同期側トランジスタＴｒ２をオフさせることで、チョークコイルＬ１に対して入力電圧ＶＩＮ（電池電圧）に応じたエネルギーを蓄積させる。次に、メイン側トランジスタＴｒ１をオフさせ、同期側トランジスタＴｒ２をオンさせることで、チョークコイルＬ１に蓄積されたエネルギーが同期側トランジスタＴｒ２を介して出力端子Ｔａに向けて放電されるとともに、平滑コンデンサＣ１によって平滑化される。このエネルギーの放電の際に、チョークコイルＬ１の電圧方向は、入力電圧ＶＩＮ（電池電圧）と同方向であるため、入力電圧ＶＩＮよりも昇圧された出力電圧ＶＯが生成される。

制御回路５１は、出力電圧ＶＯを動作電源電圧ＶＣＣとして入力する誤差増幅回路５２、ＰＷＭ比較回路５３等を備え、生成された出力電圧ＶＯに基づいて誤差増幅回路５２、ＰＷＭ比較回路５３等でＰＷＭ信号ＳＧ１を生成し、このＰＷＭ信号ＳＧ１に基づいて、出力電圧ＶＯが予め設定された目標電圧になるようにメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２をオン・オフ制御する。

また、制御回路５１は、生成された出力電圧ＶＯを動作電源電圧ＶＣＣとし入力し、出力電圧ＶＯ（動作電源電圧ＶＣＣ）を電圧比較回路５４にて予め定めた基準電圧Ｖｋと比較する。そして、電圧比較回路５４は、動作電源電圧ＶＣＣが基準電圧Ｖｋ以下に低下したと判断すると、入力電圧ＶＩＮ（電池電圧）が誤差増幅回路５２やＰＷＭ比較回路５３等を正常に動作させることができなくなる直前の電圧まで放電したとして、リングオシレータ５５の発振パルス信号ＳＰにてメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２をオン・オフ制御して出力電圧ＶＯを昇圧させる。これによって、ＤＣ−ＤＣコンバータ５０は、電池の放電が進み、電池電圧が基準電圧Ｖｋ未満になっても、誤差増幅回路５２やＰＷＭ比較回路５３等が正常に動作させることができ、所望の出力電圧ＶＯを生成することができることになる。

しかしながら、この自己電源型ＤＣ−ＤＣコンバータ５０において、出力電圧ＶＯを供給している負荷が何らかの原因で短絡した時、従来の保護回路を設けることができず、以下の問題が生じる。

すなわち、負荷が何らかの原因で短絡すると、出力電圧ＶＯが低下する。すると、電圧比較回路５４は、入力電圧ＶＩＮ（電池電圧）が誤差増幅回路５２やＰＷＭ比較回路５３等を正常に動作させることができなくなる直前の電圧まで放電した低下したと誤検出する。この誤検出によって、リングオシレータ５５の発振パルス信号ＳＰを使ってメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２をオン・オフ制御して出力電圧ＶＯを昇圧させる。その結果、短絡しているにも拘わらず、負荷に益々電流が流れてしまうという問題が生じていた。

ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータの制御方法及び電子機器は、短絡電流を遮断でき、遮断後も出力電圧を生成することができる。

ＤＣ−ＤＣコンバータの制御回路は、一端がコイルに接続され他端がグランドに接続された第１のスイッチと、一端が前記コイルと前記第１のスイッチとの接続ノードに接続され他端が出力端子に接続された第２のスイッチとを有し、前記出力端子に前記コイルに入力される入力電圧のレベルを変換した出力電圧を生成し、前記出力電圧を帰還電圧として基準電圧と比較し、該比較結果に基づいて前記第１のスイッチと前記第２のスイッチとを制御するＤＣ−ＤＣコンバータの制御回路であって、前記第２のスイッチと前記出力端子との間であって前記第２のスイッチ側の第１の位置と前記出力端子側の第２の位置との間に設けられ、前記第１の位置及び前記第２の位置の間に予め定めた過電流が流れた場合、前記第１の位置及び前記第２の位置の間を電気的に遮断する第３のスイッチと、前記第３のスイッチがオンの場合に前記第２の位置の電圧を前記帰還電圧とし、前記第３のスイッチがオフの場合に前記第１の位置の電圧を前記帰還電圧とする切替回路とを有する。

この構成によれば、第３のスイッチをオフさせることにより、負荷の短絡による短絡電流を遮断できる。しかも、遮断後も、第２の位置の電圧に代わって第１の位置の電圧を帰還電圧として基準電圧と比較することができ、出力電圧を生成することができる。

また、ＤＣ−ＤＣコンバータの制御回路において、前記切替回路は、一端が前記第２の位置に接続され前記第３のスイッチがオンの時にオンして、前記第２位置の電圧を前記帰還電圧として他端から出力する第４のスイッチと、一端が前記第１の位置に接続され前記第３のスイッチがオフの時にオンして、前記第１の位置の電圧を前記帰還電圧として他端から出力する第５のスイッチとを備えた。

この構成によれば、負荷が短絡しておらず第３のスイッチがオンしているとき、第４のスイッチはオンして第２位置の電圧が帰還電圧として制御回路部に出力される。負荷が短絡して第３のスイッチがオフしたとき、第５のスイッチはオンして第１位置の電圧が帰還電圧として出力される。

また、ＤＣ−ＤＣコンバータの制御回路において、第１の位置の電圧は、動作電源電圧として前記制御回路に出力される。
この構成によれば、第１の位置の電圧は、負荷が短絡しても、負荷への電源供給が停止されても、第１位置の電圧が動作電源電圧として制御回路に出力される。

ＤＣ−ＤＣコンバータの制御方法は、一端がコイルに接続され他端がグランドに接続された第１のスイッチと、一端が前記コイルと第１のスイッチの間に接続され他端が出力端子に接続された第２のスイッチとを備え、前記第１のスイッチと前記第２のスイッチを、相補的にオン・オフさせて、前記出力端子に前記コイルに入力された入力電圧のレベルを変換した出力電圧を生成して負荷に出力するとともに、前記出力電圧を帰還電圧として制御回路部の基準電圧と比較し、その比較結果に基づいて前記第１のスイッチと前記第２のスイッチとがオン・オフ制御されるＤＣ−ＤＣコンバータの制御方法であって、前記第２のスイッチと前記出力端子との間であって前記第２のスイッチ側の第１の位置と前記出力端子側の第２の位置との間に第３のスイッチを設け、両位置に予め定めた過電流が流れた時、第３のスイッチをオンからオフするとともに、前記帰還電圧を、前記第２の位置の電圧から前記第１の位置の電圧に切り替えてして、前記基準電圧と比較させる。

ＤＣ−ＤＣコンバータの制御方法は、一端がコイルに接続され他端がグランドに接続された第１のスイッチと、一端が前記コイルと前記第１のスイッチとの接続ノードに接続され他端が出力端子に接続された第２のスイッチとを有し、前記出力端子に前記コイルに入力された入力電圧のレベルを変換した出力電圧を生成し、前記出力電圧を帰還電圧として基準電圧と比較し、該比較結果に基づいて前記第１のスイッチと前記第２のスイッチとを制御するＤＣ−ＤＣコンバータの制御方法であって、前記第２のスイッチと前記出力端子との間に予め定めた過電流が流れた場合に前記第２スイッチと出力端子とを電気的に遮断し、前記第２スイッチの出力を前記帰還電圧として前記基準電圧と比較する。

この構成によれば、第３のスイッチをオフさせることにより、負荷の短絡による短絡電流を遮断できる。しかも、遮断後も、第２の位置の電圧に代わって第１の位置の電圧を帰還電圧として基準電圧と比較することができ、出力電圧を生成することができる。

開示されたＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータの制御方法及び電子機器は、短絡電流を遮断でき、遮断後も出力電圧を生成することができる。

以下、実施形態を図１及び図２に従って説明する。
図１に示すＤＣ−ＤＣコンバータ１は、自己電源型のＤＣ−ＤＣコンバータであって、本実施形態では電子機器としてのデジタルカメラに実装されている。ＤＣ−ＤＣコンバータ１は、コンバータ部２及び制御回路部３を備える。

（コンバータ部２）
コンバータ部２は、第１のスイッチとしてのメイン側トランジスタＴｒ１、第２のスイッチとしての同期側トランジスタＴｒ２、第３のスイッチとしての電流カット用トランジスタＴｒ３、チョークコイルＬ１、第１平滑用コンデンサＣ１を有している。

メイン側トランジスタＴｒ１は、ＮチャネルＭＯＳトランジスタよりなり、そのゲートには制御回路部３から出力されるＰＷＭ信号ＳＧ１が供給される。メイン側トランジスタＴｒ１は、そのソースがグランドに接続され、ドレインが第１入力端子Ｔ１を介してチョークコイルＬ１に接続されている。この第１入力端子Ｔ１は、デジタルカメラに内蔵した電池からの入力電圧ＶＩＮ（例えば、１．８ボルト）がチョークコイルＬ１を介して供給される。

同期側トランジスタＴｒ２は、ＰチャネルＭＯＳトランジスタよりなり、そのゲートには制御回路部３から出力されるＰＷＭ信号ＳＧ１が供給される。同期側トランジスタＴｒ２は、そのドレインがメイン側トランジスタＴｒ１のドレインに接続され、ソースが電流カット用トランジスタＴｒ３を介して出力端子Ｔａに接続されている。出力端子Ｔａは、第１平滑用コンデンサＣ１を介してグランドに接続されるとともに、外部出力端子Ｔｘを介してＣＰＵ等の負荷５に接続されている。なお、同期側トランジスタＴｒ２は、バックゲートとソースとが接続されていて、オフ時のボディダイオードを形成する。

電流カット用トランジスタＴｒ３は、ＰチャネルＭＯＳトランジスタよりなり、そのゲートには制御回路部３の短絡判定回路１９ｂから出力される短絡判定信号ＳＸが供給される。なお、電流カット用トランジスタＴｒ３は、バックゲートとドレインとが接続されていて、オフ時のボディダイオードを形成する。

そして、制御回路部３からのＰＷＭ信号ＳＧ１に基づいてメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２が相補的にオン・オフされることによって、第１入力端子Ｔ１から入力される入力電圧ＶＩＮが昇圧されて出力電圧ＶＯとして出力端子Ｔａ（外部出力端子Ｔｘ）から負荷５に供給される。この出力電圧ＶＯは、メイン側トランジスタＴｒ１のオン時間とオフ時間の比（デュティー比）を変化させることにより予め定めた目標電圧（例えば、５ボルト）に制御される。

また、負荷５が短絡していて制御回路部３から出力されるＨレベルの短絡判定信号ＳＸに基づいて電流カット用トランジスタＴｒ３がオフされることによって、同期側トランジスタＴｒ２及び出力端子Ｔａを介して負荷５に流れる負荷電流Ｉｏｕｔが遮断される。この負荷電流Ｉｏｕｔの遮断は、負荷５が何らかの要因で短絡して、その短絡によって負荷５に過電流が流れるのを、電流カット用トランジスタＴｒ３をオフさせることによって防止する。

なお、同期側トランジスタＴｒ２と電流カット用トランジスタＴｒ３との間の第１の位置又は第２の位置としての第１ノードＮ１は、動作電源電圧出力端子Ｔｂに接続され、その動作電源電圧出力端子Ｔｂは、第２平滑用コンデンサＣ２を介してグランドに接続されている。そして、制御回路部３からのＰＷＭ信号ＳＧ１に基づいてメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２が相補的にオン・オフされることによって、第１入力端子Ｔ１から入力される入力電圧ＶＩＮが昇圧されて動作電源電圧ＶＣＣ（出力電圧ＶＯより電流カット用トランジスタＴｒ３のオン時の電圧降下分低い電圧）として動作電源電圧出力端子Ｔｂから第２平滑用コンデンサＣ２に出力される。なお、この動作電源電圧ＶＣＣは、後記する制御回路部３に備えた誤差増幅回路１２、ＰＷＭ比較回路１４、電圧比較回路１７ａ等に動作電源として供給されるようになっている。

（制御回路部３）
制御回路部３は、切替回路８、分圧回路１１、誤差増幅回路１２、基準電圧回路１３、ＰＷＭ比較回路１４、三角波発振回路１５、オア回路１６を有している。

切替回路８は、第１スイッチングトランジスタＴｒ４、第２スイッチングトランジスタＴｒ５、第３スイッチングトランジスタＴｒ６、インバータ回路９を有している。
第４のスイッチとしての第１スイッチングトランジスタＴｒ４は、ＰチャネルＭＯＳトランジスタよりなり、そのゲートには制御回路部３の短絡判定回路１９ｂから出力される短絡判定信号ＳＸが供給される。第１スイッチングトランジスタＴｒ４は、そのドレインが電流カット用トランジスタＴｒ３と出力端子Ｔａとの間の第２の位置又は第１の位置としての第２ノードＮ２に接続され、そのソースがフィードバック出力端子Ｔｃに接続されている。なお、第１スイッチングトランジスタＴｒ４は、バックゲートとソースが接続されていて、オフ時のボディダイオードを形成する。

第５のスイッチを構成する第２スイッチングトランジスタＴｒ５、ＰチャネルＭＯＳトランジスタよりなり、そのゲートにはインバータ回路９を介して短絡判定信号ＳＸが供給される。第２スイッチングトランジスタＴｒ５は、そのドレインが第１ノードＮ１に接続され、そのソースが第３スイッチングトランジスタＴｒ６のドレインに接続されている。なお、第２スイッチングトランジスタＴｒ５は、バックゲートとソースが接続されていて、オフ時のボディダイオードを形成する。

同じく第５のスイッチを構成する第３スイッチングトランジスタＴｒ６は、ＰチャネルＭＯＳトランジスタよりなり、そのゲートには同じくインバータ回路９を介して短絡判定信号ＳＸが供給される。第３スイッチングトランジスタＴｒ６は、そのソースがフィードバック出力端子Ｔｃに接続されている。なお、第３スイッチングトランジスタＴｒ６は、バックゲートとドレインが接続されていて、オフ時のボディダイオードを形成する。

そして、制御回路部３の短絡判定回路１９ｂからの短絡判定信号ＳＸに基づいて、第１スイッチングトランジスタＴｒ４と第２スイッチングトランジスタＴｒ５及び第３スイッチングトランジスタＴｒ６とが相補的にオン・オフする。

つまり、短絡判定信号ＳＸがＬレベルのとき（正常時）、第１スイッチングトランジスタＴｒ４がオン（第２スイッチングトランジスタＴｒ５及び第３スイッチングトランジスタＴｒ６は共にオフ）し、第２ノードＮ２の電圧（出力電圧ＶＯ）を帰還電圧としてフィードバック出力端子Ｔｃを介して制御回路部３の分圧回路１１に出力する。

反対に、短絡判定信号ＳＸがＨレベルのとき（短絡時）、第２スイッチングトランジスタＴｒ５及び第３スイッチングトランジスタＴｒ６は共にオン（第１スイッチングトランジスタＴｒ４がオフ）し、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）を帰還電圧としてフィードバック出力端子Ｔｃを介して制御回路部３の分圧回路１１に出力する。

分圧回路１１は、第１抵抗Ｒ１と第２抵抗Ｒ２の直列回路からなり、その直列回路の一端（第１抵抗Ｒ１側）が第２入力端子Ｔ２に接続され、その直列回路の他端（第２抵抗Ｒ２側）がグランドに接続されている。第２入力端子Ｔ２は、前記切替回路８のフィードバック出力端子Ｔｃに接続され、切替回路８を介して第１ノードＮ１又は第２ノードＮ２のいずれかと接続されるようになっている。つまり、分圧回路１１は、切替回路８を介して、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）又は第２ノードＮ２の電圧（出力電圧ＶＯ）のいずれかが印加されるようになっている。

さらに、詳述すると、分圧回路１１は、負荷５が短絡していない正常な時、第２ノードＮ２の電圧（出力電圧ＶＯ）が帰還電圧として供給され、反対に負荷５が短絡している時、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）が帰還電圧として供給されようになっている。そして、分圧回路１１において、第１抵抗Ｒ１及び第２抵抗Ｒ２により分圧された分圧電圧Ｖｄは、誤差増幅回路１２に出力される。

なお、第１抵抗Ｒ１と第２抵抗Ｒ２の合成抵抗値は、第１スイッチングトランジスタＴｒ４のオン抵抗値に比べて、また、第２スイッチングトランジスタＴｒ５のオン抵抗と第３スイッチングトランジスタＴｒ６のオン抵抗の合成抵抗値に比べて遙かに大きな値になるように設定している。従って、分圧電圧Ｖｄは、第１スイッチングトランジスタＴｒ４のオン抵抗による電圧降下や、第２スイッチングトランジスタＴｒ５のオン抵抗と第３スイッチングトランジスタＴｒ６のオン抵抗の合成抵抗による電圧降下による影響が非常に小さい。

誤差増幅回路１２は、反転入力端子に前記分圧電圧Ｖｄが入力され、非反転入力端子に目標電圧である第１基準電圧Ｖｋ１が入力される。第１基準電圧Ｖｋ１は、パワーオン信号に応答して第３入力端子Ｔ３から入力されるＨレベルのコントロール信号ＣＴＬに応答して基準電圧回路１３が生成する電圧である。基準電圧回路１３は、出力電圧ＶＯが規格値（目標電圧）に達したときの分圧電圧Ｖｄと一致する電圧値に第１基準電圧Ｖｋ１を設定されるようになっている。

そして、誤差増幅回路１２は、分圧電圧Ｖｄと第１基準電圧Ｖｋ１とを比較し、その分圧電圧Ｖｄと第１基準電圧Ｖｋ１の差電圧を増幅した誤差電圧ＶｓをＰＷＭ比較回路１４に出力する。

ＰＷＭ比較回路１４は、非反転入力端子に前記誤差電圧Ｖｓが入力され、反転入力端子に三角波発振回路１５から三角波形の第２基準電圧Ｖｋ２が入力される。ＰＷＭ比較回路１４は、誤差電圧Ｖｓと三角波形の第２基準電圧Ｖｋ２のレベルを比較する。そして、ＰＷＭ比較回路１４は、三角波形の第２基準電圧Ｖｋ２のレベルが誤差電圧Ｖｓのレベルより高くなる期間ではＨレベル、反対に三角波形の第２基準電圧Ｖｋ２のレベルが誤差電圧Ｖｓのレベル以下になる期間ではＬレベルとなるＰＷＭ信号ＳＧ１を生成する。ＰＷＭ比較回路１４は、生成したＰＷＭ信号ＳＧ１を、オア回路１６を介して前記したメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２のゲートに出力する。

つまり、ＤＣ−ＤＣコンバータ１において、昇圧動作時に出力電圧ＶＯが目標電圧より低くなると、ＰＷＭ比較回路１４からのＰＷＭ信号ＳＧ１のＨレベルのデューティが長くなるため、メイン側トランジスタＴｒ１のオン時間が長くなり、同期側トランジスタＴｒ２のオン時間が短くなる。その結果、ＤＣ−ＤＣコンバータ１の出力電圧ＶＯは上昇する。反対に、出力電圧ＶＯが目標電圧より高くなると、ＰＷＭ比較回路１４からのＰＷＭ信号ＳＧ１のＨレベルのデューティが短くなるため、メイン側トランジスタＴｒ１のオン時間が短くなり、同期側トランジスタＴｒ２のオン時間が長くなる。その結果、ＤＣ−ＤＣコンバータ１の出力電圧ＶＯは低下する。

このような動作により、分圧電圧Ｖｄと第１基準電圧Ｖｋ１とが一致するように、メイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２のオン・オフが制御されて、出力電圧ＶＯが、第１基準電圧Ｖｋ１に基づく目標電圧に維持されることになる。

また、制御回路部３は、自己電源電圧検出回路部１７、リングオシレータ１８、過電流検出回路部１９、タイマラッチ回路２０、第１アンド回路２１、第２アンド回路２２を有している。

自己電源電圧検出回路部１７は、電圧比較回路１７ａよりなる。電圧比較回路１７ａは、その非反転入力端子が第４入力端子Ｔ４を介して前記動作電源電圧出力端子Ｔｂに接続されている。そして、電圧比較回路１７ａは、その非反転入力端子に第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）が入力され、反転入力端子に予め設定した第３基準電圧Ｖｋ３が入力される。予め設定した第３基準電圧Ｖｋ３は、誤差増幅回路１２、ＰＷＭ比較回路１４、電圧比較回路１７ａ等に動作電源として供給する第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）が、これら回路が正常に動作できる最小の電圧値（許容電圧値）であって、予め試験又は計算を行って求めた電圧値である。

電圧比較回路１７ａは、動作電源電圧ＶＣＣと第３基準電圧Ｖｋ３のレベルを比較する。そして、電圧比較回路１７ａは、図２に示すように、動作電源電圧ＶＣＣのレベルが第３基準電圧Ｖｋ３のレベルより高いときＨレベル、反対に動作電源電圧ＶＣＣのレベルが第３基準電圧Ｖｋ３のレベル以下になるときＬレベルとなる検出信号ＳＳを生成する。そして、電圧比較回路１７ａで生成した検出信号ＳＳは、反転されて第１アンド回路２１に出力される。

リングオシレータ１８は、図２に示すように、前記Ｈレベルのコントロール信号ＣＴＬに応答して動作し、所定周期の発振パルス信号ＳＰを発振する回路である。そして、リングオシレータ１８で生成された発振パルス信号ＳＰは第１アンド回路２１に出力される。

第１アンド回路２１は、電圧比較回路１７ａで生成した検出信号ＳＳの反転信号と、リングオシレータ１８で生成された発振パルス信号ＳＰを入力する。第１アンド回路２１は、図２に示すように、検出信号ＳＳがＬレベルのとき、出力端子から発振パルス信号ＳＰを出力し、検出信号ＳＳがＨレベルのとき、出力端子から発振パルス信号ＳＰの出力を遮断する。つまり、第１アンド回路２１は、動作電源電圧ＶＣＣのレベルが第３基準電圧Ｖｋ３のレベル以下になるときは、発振パルス信号ＳＰを次段の第２アンド回路２２に出力し、動作電源電圧ＶＣＣのレベルが第３基準電圧Ｖｋ３のレベルより高いときには、発振パルス信号ＳＰを次段の第２アンド回路２２に出力しないようになっている。

過電流検出回路部１９は、電流検出回路１９ａ及び短絡判定回路１９ｂとから構成されている。
電流検出回路１９ａは、第２ノードＮ２とグランド間に接続され、負荷５に流れるその時々の負荷電流Ｉｏｕｔを検出する。電流検出回路１９ａは、その電流検出信号ＳＩを短絡判定回路１９ｂに出力する。

短絡判定回路１９ｂは、電流検出信号ＳＩに基づいて負荷５に流れる負荷電流Ｉｏｕｔが予め定めた基準電流Ｉｋ以上かどうか判定する。この基準電流Ｉｋは、負荷５が短絡した場合に、外部出力端子Ｔｘから負荷５側に流れる負荷電流Ｉｏｕｔ（過電流）の値であって、予め試験又は計算を行って求めた値である。

そして、短絡判定回路１９ｂは、負荷電流Ｉｏｕｔが基準電流Ｉｋ以上になると、負荷５が何らかの原因で短絡したと判断して、Ｈレベルの短絡判定信号ＳＸを出力し続ける。
このＨレベルの短絡判定信号ＳＸは、前記電流カット用トランジスタＴｒ３のゲートに出力される。電流カット用トランジスタＴｒ３は、Ｌレベルの短絡判定信号ＳＸに応答してオフされて、第１ノードＮ１と第２ノードＮ２を遮断する。その結果、負荷５に流れる過電流（負荷電流Ｉｏｕｔ）が遮断される。

また、このＨレベルの短絡判定信号ＳＸは、前記切替回路８の第１〜第３スイッチングトランジスタＴｒ４〜Ｔｒ６に出力される。詳述すると、第１スイッチングトランジスタＴｒ４は、このＨレベルの短絡判定信号ＳＸに応答してオンからオフする。その結果、第２ノードＮ２と前記分圧回路１１とが遮断される。一方、第２及び第３スイッチングトランジスタＴｒ５，Ｔｒ６は、このＨレベルの短絡判定信号ＳＸをインバータ回路９を介して入力される反転信号に応答してオフからオンする。その結果、第１ノードＮ１と前記分圧回路１１とが接続される。

つまり、切替回路８は、負荷５が短絡してない正常時は、短絡判定回路１９ｂからＬレベルの短絡判定信号ＳＸが出力されて、分圧回路１１を第２ノードＮ２と接続させる。そして、切替回路８は分圧回路１１に第２ノードＮ２の電圧（出力電圧ＶＯ）を帰還電圧として印加させる。一方、切替回路８は、負荷５が短絡した時は、短絡判定回路１９ｂからＨレベルの短絡判定信号ＳＸが出力されて、分圧回路１１を第１ノードＮ１と接続させる。そして、切替回路８は分圧回路１１に第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）を帰還電圧として印加させる。

さらに、このＨレベルの短絡判定信号ＳＸは、タイマラッチ回路２０に出力される。
タイマラッチ回路２０は、タイマ回路２０ａとラッチ回路２０ｂとから構成されている。

タイマ回路２０ａは、Ｈレベルの短絡判定信号ＳＸに応答し計時動作を開始して、予め定めた時間経過すると、Ｈレベルのタイムアップ信号をラッチ回路２０ｂのデータ入力端子Ｄに出力する。ラッチ回路２０ｂは、Ｈレベルのタイムアップ信号に応答して該Ｈレベルのタイムアップ信号を保持し、ＱＸ出力端子から出力されるラッチ信号ＳＲをＨレベルからＬレベルに反転し保持する。つまり、タイマラッチ回路２０は、負荷５が短絡したことを前記短絡判定回路１９ｂが判定すると、予め定めた時間経過したとき、ＨレベルからＬレベルに反転したラッチ信号ＳＲを第２アンド回路２２に出力する。なお、ラッチ回路２０ｂは、前記パワーオン信号に応答して出力されるＨレベルのコントロール信号ＣＴＬに応答して、リセットされ、ＱＸ出力端子から出力されるラッチ信号ＳＲをＬレベルからＨレベルに反転し保持する。

第２アンド回路２２は、ラッチ回路２０ｂからのラッチ信号ＳＲと第１アンド回路２１からの出力信号（発振パルス信号ＳＰ）を入力する。第２アンド回路２２は、ラッチ信号ＳＲがＨレベルのとき、出力端子から発振パルス信号ＳＰを出力し、ラッチ信号ＳＲがＬレベルのとき、出力端子から発振パルス信号ＳＰの出力を遮断する。

つまり、第１アンド回路２１及び第２アンド回路２２は、動作電源電圧ＶＣＣのレベルが第３基準電圧Ｖｋ３のレベル以下であって、短絡してない正常時又は短絡していても予め定めた時間経過していない時には、リングオシレータ１８の発振パルス信号ＳＰを、前記オア回路１６に出力する。

また、第１アンド回路２１及び第２アンド回路２２は、動作電源電圧ＶＣＣのレベルが第３基準電圧Ｖｋ３のレベル以下であって短絡が予め定めた時間経過した時、又は、動作電源電圧ＶＣＣのレベルが第３基準電圧Ｖｋ３のレベルより高い時には、リングオシレータ１８の発振パルス信号ＳＰを、前記オア回路１６に出力しないようになっている。

従って、動作電源電圧ＶＣＣのレベルが第３基準電圧Ｖｋ３のレベル以下であって、短絡してない正常時又は短絡していても予め定めた時間経過していない時には、リングオシレータ１８からの発振パルス信号ＳＰは、オア回路１６を介してメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２のゲートに出力される。その結果、メイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２は、発振パルス信号ＳＰに基づいてオン・オフが制御されて、動作電源電圧ＶＣＣが、第３基準電圧Ｖｋ３に基づく前記許容電圧値に維持されることになる。

次に、上記のように構成したＤＣ−ＤＣコンバータ１の動作を、図２に従って説明する。
さて、パワーオンされる前は、出力端子Ｔａの出力電圧ＶＯは、低いほぼ０ボルトである。また、動作電源電圧出力端子Ｔｂの動作電源電圧ＶＣＣは、第１入力端子Ｔ１から印加される入力電圧ＶＩＮと同じ値になっている。

そして、時刻ｔ０において、パワーオンさせて外部からのＨレベルのコントロール信号ＣＴＬが入力されると、コントロール信号に応答してＤＣ−ＤＣコンバータ１が起動される。

詳述すると、リングオシレータ１８が、コントロール信号ＣＴＬに応答して発振し発振パルス信号ＳＰを第１アンド回路２１に出力する。又、ラッチ回路２０ｂは、リセットされてＱＸ出力端子から出力されるＨレベルのラッチ信号ＳＲを第２アンド回路２２に出力する。

また、電圧比較回路１７ａは、動作電源電圧出力端子Ｔｂの動作電源電圧ＶＣＣが第３基準電圧Ｖｋ３よりも低い入力電圧ＶＩＮであることからＬレベルの検出信号ＳＳを出力する。これによって、リングオシレータ１８で生成された発振パルス信号ＳＰは、第１アンド回路２１及び第２アンド回路２２を介してオア回路１６に出力される。

オア回路１６に出力された発振パルス信号ＳＰは、オア回路１６を介してメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２のゲートに出力され、メイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２をオン・オフ制御して、出力電圧ＶＯを、目標電圧に向かって昇圧する。このとき、動作電源電圧ＶＣＣも昇圧される。

やがて、時刻ｔ１において、動作電源電圧ＶＣＣが、第３基準電圧Ｖｋ３より高くなると、電圧比較回路１７ａは、Ｈレベルの検出信号ＳＳを出力する。これによって、リングオシレータ１８で生成された発振パルス信号ＳＰは、オア回路１６に出力されなくなる。

また、このとき、短絡判定回路１９ｂは、電流検出回路１９ａからの電流検出信号ＳＩに基づいて短絡していないと判定してＬレベルの短絡判定信号ＳＸを出力し、電流カット用トランジスタＴｒ３及び第１スイッチングトランジスタＴｒ４をオンし、第２及び第３スイッチングトランジスタＴｒ５，Ｔｒ６をオフ状態にしている。従って、第２ノードＮ２から分圧回路１１にその時々の出力電圧ＶＯが帰還電圧として供給される。

そして、発振パルス信号ＳＰがオア回路１６に出力されなくなると、分圧回路１１、誤差増幅回路１２、基準電圧回路１３及びＰＷＭ比較回路１４等で生成されたＰＷＭ信号ＳＧ１にてメイン側トランジスタＴｒ１及び同期側トランジスタＴｒ２のオン・オフが制御されて、出力電圧ＶＯが目標電圧に維持されるように制御される。

そして、時刻ｔ２において、負荷５が短絡して電流検出回路１９ａからの電流検出信号ＳＩに基づいて短絡判定回路１９ｂがＨレベルの短絡判定信号ＳＸを出力すると、電流カット用トランジスタＴｒ３をオフさせる。従って、負荷５に流れる負荷電流Ｉｏｕｔは遮断される。

また、これと同時に、第１スイッチングトランジスタＴｒ４をオンからオフにし、第２及び第３スイッチングトランジスタＴｒ５，Ｔｒ６をオフからオンする。そして、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）が帰還電圧として分圧回路１１に供給される。従って、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）に基づいて分圧回路１１、誤差増幅回路１２、基準電圧回路１３及びＰＷＭ比較回路１４等がＰＷＭ信号ＳＧ１を生成する。そして、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）に基づいて生成されたＰＷＭ信号ＳＧ１にて、第１ノードＮ１の電圧が動作電源電圧ＶＣＣより少し高い出力電圧ＶＯに制御される。

やがて、ラッチ回路２０ｂからＬレベルのラッチ信号ＳＲが出力されると、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）が第３基準電圧Ｖｋ３より下がっても、リングオシレータ１８で生成された発振パルス信号ＳＰに基づく昇圧動作を行わせないようにする。

従って、負荷５への出力電圧ＶＯの供給が遮断されても、ＤＣ−ＤＣコンバータ１は、第１ノードＮ１に、目標電圧に制御された電圧を生成しつづけるため、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）が高電圧に昇圧されて誤差増幅回路１２、基準電圧回路１３及びＰＷＭ比較回路１４等を損傷させることがない。

以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）本実施形態によれば、同期側トランジスタＴｒ２と出力端子Ｔａの間に、電流カット用トランジスタＴｒ３を設け、負荷５が短絡し、過電流が流れたとき、電流カット用トランジスタＴｒ３をオフさせて、過電流が流れるのを遮断することができる。従って、負荷短絡があった場合に負荷５側への異常な電源供給が停止され、負荷５の異常な動作状態を回避できる。

（２）本実施形態によれば、電流カット用トランジスタＴｒ３をオフさせ過電流を遮断させたとき、切替回路８によって、第１ノードＮ１の電圧が帰還電圧として分圧回路１１に出力されるため、第１ノードＮ１に、目標電圧に制御された電圧を生成しつづけることができる。しかも、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）は、高電圧に昇圧されず、目標電圧に制御された電圧なので誤差増幅回路１２、基準電圧回路１３及びＰＷＭ比較回路１４等を損傷させることがない。

尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態では、単一のＤＣ−ＤＣコンバータ１に具体化したが、該ＤＣ−ＤＣコンバータ１を、図３に示すように、共通の入力電圧ＶＩＮを入力し、それぞれの負荷に対してそれぞれの値の出力電圧を生成する複数のＤＣ−ＤＣコンバータ３０と組み合わせる。そして、ＤＣ−ＤＣコンバータ１の負荷５が短絡した時、または、組み合わせた複数のＤＣ−ＤＣコンバータ３０のいずれかの負荷が短絡した時、ＤＣ−ＤＣコンバータ１はその短絡をオア回路３１を介してタイマラッチ回路２０で入力する。続いて、ＤＣ−ＤＣコンバータ１は、前記ラッチ信号ＳＲ及び検出信号ＳＳをアンド回路３２を介して各ＤＣ−ＤＣコンバータ３０に出力して、ＤＣ−ＤＣコンバータ１とともに、複数のＤＣ−ＤＣコンバータ３０の各負荷へ出力電圧の供給を遮断するようにしてもよい。

・上記実施形態のＤＣ−ＤＣコンバータ１を、図４に示すように、降圧ＤＣ−ＤＣコンバータ４０と組み合わせ、ＤＣ−ＤＣコンバータ１の第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）を、降圧ＤＣ−ＤＣコンバータ４０の入力電圧ＶＩＮとして入力し、該入力電圧ＶＩＮを降圧した出力電圧を生成して、負荷に出力するようにしてもよい。この場合、ＤＣ−ＤＣコンバータ１の負荷５が短絡しても、降圧ＤＣ−ＤＣコンバータ４０は、第１ノードＮ１の電圧（動作電源電圧ＶＣＣ）を入力電圧ＶＩＮとして入力するため、動作を継続することができる。

・上記実施形態では、電流検出回路１９ａにて負荷５に流れるその時々の負荷電流Ｉｏｕｔを検出し、短絡判定回路１９ｂにおいて短絡を判定した。これを、出力電圧ＶＯのその時々の電圧値を検出して短絡によって過電流が流れて出力電圧ＶＯが低下することを検出して短絡と判定をおこなってもよい。

・上記実施形態では、自己電源型ＤＣ−ＤＣコンバータ１に具体化したが、自己電源型ではないＤＣ−ＤＣコンバータに応用してもよい。
・上記実施形態では、第６のスイッチとしての第２スイッチングトランジスタＴｒ５と第３スイッチングトランジスタＴｒ６からなる２つのトランジスタを、第１ノードＮ１とフィードバック出力端子Ｔｃとの間に接続したが、１つのトランジスタで実施してもよい。

・上記実施形態では、ＤＣ−ＤＣコンバータ１を、電子機器としてデジタルカメラに具体化させたが、例えば、携帯電話機、ノートパソコン、ＰＮＤ（パーソナルナビゲーションデバイス）、メディアプレーヤ等の電子機器に実装するＤＣ−ＤＣコンバータ１に実施してもよい。

第１実施形態のＤＣ−ＤＣコンバータを説明するための回路図。 第１実施形態のＤＣ−ＤＣコンバータの動作を説明するための波形図。 別例のＤＣ−ＤＣコンバータを説明するための回路図。 別例のＤＣ−ＤＣコンバータを説明するための回路図。 従来のＤＣ−ＤＣコンバータを説明するための回路図。

符号の説明

１ ＤＣ−ＤＣ コンバータ
２ コンバータ部
３ 制御回路部
５ 負荷
８ 切替回路
１１ 分圧回路
１２ 誤差増幅回路
１４ ＰＷＭ比較回路
１９ 過電流検出回路部
Ｌ１ チョークコイル
Ｎ１ 第１ノード
Ｎ２ 第２ノード
Ｔａ 出力端子
Ｔｒ１ メイン側トランジスタ
Ｔｒ２ 同期側トランジスタ
Ｔｒ３ 電流カット用トランジスタ
Ｔｒ４ 第１スイッチングトランジスタ
Ｔｒ５ 第２スイッチングトランジスタ
Ｔｒ６ 第３スイッチングトランジスタ
ＶＣＣ 動作電源電圧
ＶＩＮ 入力電圧
Ｖｋ１ 第１基準電圧
ＶＯ 出力電圧

Claims (5)

1. 一端がコイルに接続され他端がグランドに接続された第１のスイッチと、一端が前記コイルと前記第１のスイッチとの接続ノードに接続され他端が出力端子に接続された第２のスイッチとを有し、前記出力端子に前記コイルに入力される入力電圧のレベルを変換した出力電圧を生成し、前記出力電圧を帰還電圧として基準電圧と比較し、該比較結果に基づいて前記第１のスイッチと前記第２のスイッチとを制御するＤＣ−ＤＣコンバータの制御回路であって、
   前記第２のスイッチと前記出力端子との間であって前記第２のスイッチ側の第１の位置と前記出力端子側の第２の位置との間に設けられ、前記第１の位置及び前記第２の位置の間に予め定めた過電流が流れた場合、前記第１の位置及び前記第２の位置の間を電気的に遮断する第３のスイッチと、
   前記第３のスイッチがオンの場合に前記第２の位置の電圧を前記帰還電圧とし、前記第３のスイッチがオフの場合に前記第１の位置の電圧を前記帰還電圧とする切替回路と
   を有することを特徴とするＤＣ−ＤＣコンバータの制御回路。
2. 請求項１に記載のＤＣ−ＤＣコンバータの制御回路において、
   前記切替回路は、
   一端が前記第２の位置に接続され前記第３のスイッチがオンの時にオンして、前記第２位置の電圧を前記帰還電圧として他端から出力する第４のスイッチと、
   一端が前記第１の位置に接続され前記第３のスイッチがオフの時にオンして、前記第１の位置の電圧を前記帰還電圧として他端から出力する第５のスイッチと、
   を備えたことを特徴とするＤＣ−ＤＣコンバータの制御回路。
3. 請求項１又は２に記載のＤＣ−ＤＣコンバータの制御回路において、
   第１の位置の電圧は、動作電源電圧として制御回路に出力されることを特徴とするＤＣ−ＤＣコンバータの制御回路。
4. 一端がコイルに接続され他端がグランドに接続された第１のスイッチと、一端が前記コイルと前記第１のスイッチとの接続ノードに接続され他端が出力端子に接続された第２のスイッチとを有し、前記出力端子に前記コイルに入力された入力電圧のレベルを変換した出力電圧を生成し、前記出力電圧を帰還電圧として基準電圧と比較し、該比較結果に基づいて前記第１のスイッチと前記第２のスイッチとを制御するＤＣ−ＤＣコンバータの制御方法であって、
   前記第２のスイッチと前記出力端子との間に予め定めた過電流が流れた場合に前記第２スイッチと出力端子とを電気的に遮断し、前記第２スイッチの出力を前記帰還電圧として前記基準電圧と比較することを特徴とするＤＣ−ＤＣコンバータの制御方法。
5. 請求項１〜３のいずれか１つに記載のＤＣ−ＤＣコンバータの制御回路を備えたことを特徴とする電子機器。

Images