JP2006304512A - 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法 - Google Patents
昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法 Download PDFInfo
- Publication number
- JP2006304512A JP2006304512A JP2005123798A JP2005123798A JP2006304512A JP 2006304512 A JP2006304512 A JP 2006304512A JP 2005123798 A JP2005123798 A JP 2005123798A JP 2005123798 A JP2005123798 A JP 2005123798A JP 2006304512 A JP2006304512 A JP 2006304512A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- control
- transistor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】トランジスタのオンオフによる損失の低減を図ることのできる昇降圧型ＤＣ−ＤＣコンバータを提供すること。
【解決手段】制御回路３１の誤差増幅器３２は出力電圧Ｖｏと基準電圧Ｖ１との差電圧に応じた誤差信号Ｓ１を出力し、ＰＷＭ比較器３３は三角波信号Ｓ２と誤差信号Ｓ１を比較し、該比較結果に応じて出力電圧Ｖｏと基準電圧Ｖ１との差電圧に応じたパルス幅を持つ制御用パルス信号Ｓ５を生成し、パルス検出器３５は制御用パルス信号Ｓ５を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号Ｓ６を生成する。そして、モード切替信号Ｓ６に応答するスイッチＳＷの切り替えにより三角波信号Ｓ２、又は三角波信号Ｓ２にオフセット電圧Ｖ２を重畳したオフセット信号Ｓ４をＰＷＭ比較器３３に供給する、つまり三角波信号Ｓ２に対してオフセット電圧を０Ｖ又は電圧Ｖ２に変更する。
【選択図】 図１
【解決手段】制御回路３１の誤差増幅器３２は出力電圧Ｖｏと基準電圧Ｖ１との差電圧に応じた誤差信号Ｓ１を出力し、ＰＷＭ比較器３３は三角波信号Ｓ２と誤差信号Ｓ１を比較し、該比較結果に応じて出力電圧Ｖｏと基準電圧Ｖ１との差電圧に応じたパルス幅を持つ制御用パルス信号Ｓ５を生成し、パルス検出器３５は制御用パルス信号Ｓ５を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号Ｓ６を生成する。そして、モード切替信号Ｓ６に応答するスイッチＳＷの切り替えにより三角波信号Ｓ２、又は三角波信号Ｓ２にオフセット電圧Ｖ２を重畳したオフセット信号Ｓ４をＰＷＭ比較器３３に供給する、つまり三角波信号Ｓ２に対してオフセット電圧を０Ｖ又は電圧Ｖ２に変更する。
【選択図】 図１
Description
本発明は昇降圧型ＤＣ−ＤＣコンバータ、昇降圧型ＤＣ−ＤＣコンバータの制御回路、昇降圧型ＤＣ−ＤＣコンバータの制御方法に関するものである。
ノート型パソコンやゲーム機器などの携帯型電子機器には、複数の半導体集積回路装置が組み込まれており、半導体集積回路装置に供給する動作電源をバッテリから供給している。バッテリの出力電圧は放電に従って低下するため、動作電源電圧を一定に保つために、ＤＣ−ＤＣコンバータを備えている。出力電圧の安定化を図る方式には、降圧方式、昇圧方式、昇降圧方式の３種類が知られている。電子機器は、消費電力、電池による動作時間、装置サイズ、装置重量等を考慮して決定された方式のＤＣ−ＤＣコンバータを備えている。ところで、近年の電子機器は、高性能化，小型化とともにバッテリによる駆動時間の長時間化が図られており、それに伴い各機器に内蔵されるＤＣ／ＤＣコンバータにおいて出力電圧を制御するための効率の向上が望まれている。
ノート型パソコンやゲーム機器などの携帯型電子機器には、複数の半導体集積回路装置が組み込まれており、半導体集積回路装置に供給する動作電源をバッテリから供給している。バッテリの出力電圧は放電に従って低下するため、動作電源電圧を一定に保つために、ＤＣ−ＤＣコンバータを備えている。出力電圧の安定化を図る方式には、降圧方式、昇圧方式、昇降圧方式の３種類が知られている。電子機器は、消費電力、電池による動作時間、装置サイズ、装置重量等を考慮して決定された方式のＤＣ−ＤＣコンバータを備えている。ところで、近年の電子機器は、高性能化，小型化とともにバッテリによる駆動時間の長時間化が図られており、それに伴い各機器に内蔵されるＤＣ／ＤＣコンバータにおいて出力電圧を制御するための効率の向上が望まれている。
図１０は、従来の昇降圧型ＤＣ−ＤＣコンバータのブロック図である。
このＤＣ−ＤＣコンバータ１０は、入力電圧Ｖｉを直流−直流変換して生成した電圧Ｖｏを出力する。
このＤＣ−ＤＣコンバータ１０は、入力電圧Ｖｉを直流−直流変換して生成した電圧Ｖｏを出力する。
ＤＣ−ＤＣコンバータ１０は、制御回路１１、チョークコイルＬ１、出力用のトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４、平滑用コンデンサＣ１を備える。トランジスタＴ１〜Ｔ４はＮチャネルＭＯＳトランジスタである。
第１トランジスタＴ１のドレインには、入力電圧Ｖｉが供給され、ソースはチョークコイルＬ１の第１端子（入力側端子）に接続されている。第１トランジスタＴ１に対応する同期整流用の第２トランジスタＴ２のドレインは、チョークコイルＬ１の第１端子（入力側端子）に接続され、ソースは低電位電源（グランド）に接続されている。
第３トランジスタＴ３のドレインはチョークコイルＬ１の第２端子（出力側端子）に接続され、ソースは低電位電源（グランド）に接続されている。第３トランジスタＴ３に対応する同期整流用の第４トランジスタＴ４のドレインは平滑用コンデンサＣ１に接続され、ソースはチョークコイルＬ１の第２端子（出力側端子）に接続されている。
メインスイッチング側の第１トランジスタＴ１及び第３トランジスタＴ３のゲートには、制御回路１１から第１制御信号ＤＨが印加され、同期側の第２トランジスタＴ２及び第４トランジスタＴ４のゲートには制御回路１１から第２制御信号ＤＬが印加されている。従って、第１トランジスタＴ１及び第３トランジスタＴ３が同時にオンオフし、第２トランジスタＴ２及び第４トランジスタＴ４がオンオフする。第１トランジスタＴ１及び第３トランジスタＴ３がオンし、第２トランジスタＴ２及び第４トランジスタＴ４がオフすると、チョークコイルＬ１に電流が流れ、該チョークコイルＬ１にエネルギーが蓄積される。次に、第１トランジスタＴ１及び第３トランジスタＴ３がオフし、第２トランジスタＴ２及び第４トランジスタＴ４がオンすると、チョークコイルＬ１に蓄積されたエネルギーが第２トランジスタＴ２を介して放出される。第１トランジスタＴ１のオン時間は、チョークコイルＬ１に電流が流れる時間であり、この時間に応じてチョークコイルＬ１にエネルギーが蓄積される。つまり、第１トランジスタＴ１及び第２トランジスタＴ２のオン時間に応じてチョークコイルＬ１に蓄積されたエネルギーによって出力電圧Ｖｏの電圧が設定される。平滑用コンデンサＣ１は出力電圧Ｖｏを平滑化する。
制御回路１１には出力電圧Ｖｏを持つ帰還信号ＦＢが帰還される。制御回路１１の誤差増幅器１２は、帰還信号ＦＢを抵抗Ｒ１，Ｒ２により分圧した分圧電圧と基準電源ｅ１の電圧との差電圧を増幅した電圧を持つ信号を出力し、ＰＷＭ比較器１３は、誤差増幅器１２の出力信号と三角波発振器１４の出力信号とを比較し、比較結果に応じたパルス幅を持つ制御信号ＤＨと、その信号ＤＨと相補な制御信号ＤＬを出力する。
チョークコイルＬ１に蓄えられたエネルギーが減少して出力電圧Ｖｏが低下し、抵抗Ｒ１，Ｒ２による分割電圧が基準電源ｅ１の電圧より低くなると、第１トランジスタＴ１及び第３トランジスタＴ３がオンされる。従って、出力電圧Ｖｏが高くなると、誤差増幅器１２の出力電圧が低下して第１トランジスタＴ１及び第３トランジスタＴ３のオン時間が短くなり、第２トランジスタＴ２及び第４トランジスタＴ４のオン時間が長くなる。出力電圧Ｖｏが低くなると、誤差増幅器１２の出力電圧が上昇して第１トランジスタＴ１及び第３トランジスタＴ３のオン時間が長くなり、第２トランジスタＴ２及び第４トランジスタＴ４のオン時間が短くなる。このような動作により、出力電圧Ｖｏが基準電源ｅ１に基づく一定電圧に維持される。
しかしながら、上記のＤＣ−ＤＣコンバータ１０は、第１トランジスタＴ１と第３トランジスタＴ３が同時にオンオフし、第２トランジスタＴ２と第４トランジスタＴ４が同時にオンオフする。即ち、同時に動作するトランジスタの数が多いため、動作の損失によって効率が悪いという問題がある。
図１１は、別の従来例を示す回路図である。このＤＣ−ＤＣコンバータ２０の制御回路２１は、降圧用の第１トランジスタＴ１及び第２トランジスタＴ２と、昇圧用の第３トランジスタＴ３及び第４トランジスタＴ４を別々に制御するように構成されている。即ち、制御回路２１は、降圧用の第１トランジスタＴ１及び第２トランジスタＴ２を制御する制御信号を生成する第１ＰＷＭ比較器２２と、昇圧用の第３トランジスタＴ３及び第４トランジスタＴ４を制御する制御信号を生成する第２ＰＷＭ比較器２３とを備えている。降圧用の第２ＰＷＭ比較器２３の反転入力端子と三角波発振器１４との間には電圧源ｅ２が挿入接続されている。従って、第２ＰＷＭ比較器２３には、三角波発振器１４の出力信号が電圧源ｅ２による直流電圧分だけオフセットされて供給される。
つまり、第１ＰＷＭ比較器２２は、三角波発振器１４の出力信号と誤差増幅器１２の出力信号とを比較し、その比較結果に基づいて制御信号ＤＨ１，ＤＬ１を生成する。一方、第２ＰＷＭ比較器２３は、三角波発振器１４の出力信号＋電圧源ｅ２の電圧と、誤差増幅器１２の出力信号とを比較し、その比較結果に基づいて制御信号ＤＨ２，ＤＬ２を生成する。このため、制御回路２１は、出力電圧Ｖｏの電位によって、昇圧用のトランジスタＴ３，Ｔ４、又は降圧用のトランジスタＴ１，Ｔ２を動作させる。つまり、このＤＣ−ＤＣコンバータ２０は、出力電圧Ｖｏの電位に応じて昇圧型ＤＣ−ＤＣコンバータ又は降圧型ＤＣ−ＤＣコンバータとして動作する。従って、このＤＣ−ＤＣコンバータ２０は、図１０に示すＤＣ−ＤＣコンバータ２０と同様に４つのトランジスタＴ１〜Ｔ４を備えるものの、２つのトランジスタをオンオフ制御するため、動作の損失を抑えることができる。
ところが、図１１に示すＤＣ−ＤＣコンバータ２０では、オフセット電圧（電圧源ｅ２により三角波発振器１４の出力信号に重畳される直流電圧分）により、昇圧動作と降圧動作とを同時に行う、所謂昇降圧動作を行う場合がある。つまり、オフセット電圧が三角波発振器１４の出力信号の波高値（peak to peak value）より小さいと、第１ＰＷＭ比較器２２と第２ＰＷＭ比較器２３とが同時にパルス波形を持つ制御信号ＤＨ１，ＤＬ１及び制御信号ＤＨ２，ＤＬ２を出力する。このため、図１１に示すＤＣ−ＤＣコンバータ２０においても、図１０に示すＤＣ−ＤＣコンバータ１０と同様に、４つのトランジスタＴ１〜Ｔ４がオンオフするため、動作の損失が大きくなるという問題があった。
本発明は上記問題点を解決するためになされたものであって、その目的はトランジスタのオンオフによる損失の低減を図ることのできる昇降圧型ＤＣ−ＤＣコンバータ、昇降圧型ＤＣ−ＤＣコンバータの制御回路、昇降圧型ＤＣ−ＤＣコンバータの制御方法を提供することにある。
上記目的を達成するため、請求項１，５，８に記載の発明によれば、制御回路は、誤差増幅器とＰＷＭ比較器とパルス検出器とオフセット電圧変更手段とを備える。誤差増幅器は出力電圧と基準電圧との差電圧に応じた誤差信号を出力し、ＰＷＭ比較器は三角波信号と誤差信号を比較し、該比較結果に応じて出力電圧と基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成し、パルス検出器は制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成する。そして、オフセット電圧変更手段は、モード切替信号に応じて三角波信号又は誤差信号に重畳するオフセット電圧を変更する。従って、モードに応じて降圧用のトランジスタ対又は昇圧用のトランジスタ対を制御することで、その時々に動作するトランジスタによる動作損失を低減することができる。また、降圧動作を行うモードと昇圧動作を行うモードにおいて１つのＰＷＭ比較器により降圧用のトランジスタ対を制御する制御信号と昇圧用のトランジスタ対を制御する制御信号を生成するため、ＤＣ−ＤＣコンバータの回路規模の増大が抑えられる。
請求項２，６，９に記載の発明によれば、制御回路は、三角波信号を生成する発振器と、モード切替信号に基づいて降圧用のトランジスタ対又は昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に制御用パルス信号に基づいて生成した制御信号を供給する選択回路とを備える。従って、モードに応じて選択した降圧用のトランジスタ対又は昇圧用のトランジスタ対を確実に制御することで、その時々に動作するトランジスタによる動作損失を低減することができる。
請求項３，７，１０に記載の発明によれば、制御回路は、所定周期のパルス波形を持つ監視用パルス信号を生成する発振器を備え、パルス検出器は、監視用パルス信号によるスイッチングサイクル毎に動作モードを切り替えるか否かを判断し、該判断結果に基づいてモード切替信号を生成するようにした。従って、スイッチングサイクルに従って確実にモード切替を行うことができる。また、１つのスイッチングサイクルでは降圧用のトランジスタ対又は昇圧用のトランジスタ対を制御するため、その時々に動作するトランジスタによる動作損失を低減することができる。
請求項４に記載の発明によれば、パルス検出器は、制御用パルス信号のデューティが１００パーセントのときに動作モードの切り替えが必要と判断するようにした。従って、誤差信号の電位が三角波信号の電位の範囲を超えたことが確実に検出され、モードを切り替えることができる。
以上記述したように、本発明によれば、トランジスタのオンオフによる損失の低減を図ることのできる昇降圧型ＤＣ−ＤＣコンバータ、昇降圧型ＤＣ−ＤＣコンバータの制御回路、昇降圧型ＤＣ−ＤＣコンバータの制御方法を提供することができる。
以下、本発明を具体化した一実施形態を図１〜図６に従って説明する。
図１は、本実施形態のＤＣ−ＤＣコンバータ３０のブロック回路図である。
ＤＣ−ＤＣコンバータ３０は、制御回路３１、出力用のトランジスタＴ１〜Ｔ４、チョークコイルＬ１、平滑用コンデンサＣ１を備えている。本実施形態において、トランジスタＴ１〜Ｔ４はＮチャネルＭＯＳトランジスタである。
図１は、本実施形態のＤＣ−ＤＣコンバータ３０のブロック回路図である。
ＤＣ−ＤＣコンバータ３０は、制御回路３１、出力用のトランジスタＴ１〜Ｔ４、チョークコイルＬ１、平滑用コンデンサＣ１を備えている。本実施形態において、トランジスタＴ１〜Ｔ４はＮチャネルＭＯＳトランジスタである。
制御回路３１は、各トランジスタＴ１〜Ｔ４のゲートに接続され、各トランジスタＴ１〜Ｔ４のゲートに制御信号を印加する。第１トランジスタＴ１のゲートには制御信号ＤＨ１が印加され、第２トランジスタＴ２のゲートには制御信号ＤＬ１が印加される。第３トランジスタＴ３のゲートには制御信号ＤＨ２が印加され、第４トランジスタＴ４のゲートには制御信号ＤＬ２が印加される。
第１トランジスタＴ１のドレインには、入力電圧Ｖｉが供給され、第１トランジスタＴ１のソースはチョークコイルＬ１の第１端子（入力側端子）に接続されている。第１トランジスタＴ１に対応する同期整流用の第２トランジスタＴ２のドレインはチョークコイルＬ１の第１端子に接続され、第２トランジスタＴ２のソースはグランドに接続されている。
第３トランジスタＴ３のドレインはチョークコイルＬ１の第２端子に接続され、第３トランジスタＴ３のソースは低電位電源（グランド）に接続されている。第３トランジスタＴ３に対応する同期整流用の第４トランジスタＴ４のドレインは、平滑用コンデンサＣ１に接続され、第４トランジスタＴ４のソースはチョークコイルＬ１の第２端子（出力側端子）に接続されている。また、第４トランジスタＴ４のドレインは制御回路３１に接続され、そのノードにおける電位を持つ帰還信号ＦＢが制御回路３１に入力される。
制御回路３１には、入力電圧Ｖｉが駆動電源Ｖccとして供給されている。制御回路３１は、帰還信号ＦＢに基づいて各トランジスタＴ１〜Ｔ４のゲートに印加する制御信号ＤＨ１，ＤＬ１，ＤＨ２，ＤＬ２を生成する。各トランジスタＴ１〜Ｔ４は、印加される制御信号ＤＨ１〜ＤＬ２に応答してオンオフする。そして、各トランジスタＴ１〜Ｔ４のオンオフに従ってチョークコイルＬ１にエネルギーが蓄積され、該蓄積されたエネルギーに応じた電位の出力電圧Ｖｏが出力される。
制御回路３１は、誤差増幅器３２、ＰＷＭ比較器３３、発振器３４、パルス検出器３５、選択回路３６，３７、抵抗Ｒ１，Ｒ２、基準電源ｅ１、電圧源ｅ２、スイッチＳＷを備えている。
帰還信号ＦＢは抵抗Ｒ１の第１端子に接続されている。抵抗Ｒ１の第２端子は第２抵抗Ｒ２の第１端子に接続され、第２抵抗Ｒ２の第２端子はグランドに接続されている。第１抵抗Ｒ１と第２抵抗Ｒ２の間のノードは誤差増幅器３２に接続されている。第１及び第２抵抗Ｒ１，Ｒ２は分圧回路を構成し、帰還信号ＦＢを第１及び第２抵抗Ｒ１，Ｒ２の抵抗値比に応じて分圧した分圧電圧Ｖｆを生成する。
誤差増幅器３２は、反転入力端子に帰還信号ＦＢを分圧した分圧電圧Ｖｆが入力され、非反転入力端子に基準電源ｅ１から基準電圧Ｖ１が入力されている。基準電圧Ｖ１は、出力電圧Ｖｏが規格値に達したとき、抵抗Ｒ１，Ｒ２による分圧電圧Ｖｆと一致するように設定されている。誤差増幅器３２は、分圧電圧Ｖｆと基準電圧Ｖ１との差電圧を増幅した電位を持つ誤差信号Ｓ１を出力する。
ＰＷＭ比較器３３は非反転入力端子と反転入力端子を備え、非反転入力端子には誤差信号Ｓ１が入力され、反転入力端子にはスイッチＳＷ及び電圧源ｅ２が接続されている。スイッチＳＷは、共通接点と、該共通接点に切替接続される第１接点及び第２接点とを有し、共通接点が発振器３４に接続され、第１端子がＰＷＭ比較器３３の反転入力端子に接続され、第２接点が電圧源ｅ２のプラス側端子に接続されている。
発振器３４は、一定周波数の三角波信号Ｓ２と、該三角波信号Ｓ２と同じ周期で一定期間所定レベル（例えばＨレベル）となる監視用パルス信号Ｓ３とを生成する。スイッチＳＷの共通接点と第１接点とが接続されると、発振器３４の三角波信号Ｓ２がＰＷＭ比較器３３に供給される。
電圧源ｅ２のマイナス側端子には発振器３４から出力される三角波信号Ｓ２が入力されている。電圧源ｅ２は、三角波信号Ｓ２に対して直流電圧Ｖ２を重畳したオフセット信号Ｓ４を生成する。このオフセット信号Ｓ４は、三角波信号Ｓ２と同じ波形を持ち、三角波信号Ｓ２と直流電圧Ｖ２の電位差を持つ。
従って、ＰＷＭ比較器３３の反転入力端子には、発振器３４にて生成された三角波信号Ｓ２、又は電圧源ｅ２により直流電圧Ｖ２が重畳されたオフセット信号Ｓ４が入力される。ＰＷＭ比較器３３は、誤差信号Ｓ１と、三角波信号Ｓ２又はオフセット信号Ｓ４とを比較する。そして、ＰＷＭ比較器３３は、誤差信号Ｓ１の電圧が三角波信号Ｓ２又はオフセット信号Ｓ４の電圧よりも高い場合にはＨレベルの制御用パルス信号Ｓ５を出力し、誤差信号Ｓ１の電圧が三角波信号Ｓ２又はオフセット信号Ｓ４の電圧よりも低い場合にはＬレベルの制御用パルス信号Ｓ５を出力する。三角波信号Ｓ２は所定の周波数にて三角形状の波形を持つ。従って、制御用パルス信号Ｓ５は、誤差信号Ｓ１の電位に応じたパルス幅を持つ。誤差信号Ｓ１の電位は出力電圧Ｖｏを分圧した分圧電圧Ｖｆと基準電圧Ｖ１の差に対応する。従って、制御用パルス信号Ｓ５は、出力電圧Ｖｏと基準電圧Ｖ１の差電圧に応じたパルス幅を持つ。
パルス検出器３５には、ＰＷＭ比較器３３の制御用パルス信号Ｓ５と、発振器３４の監視用パルス信号Ｓ３が入力される。パルス検出器３５は、制御用パルス信号Ｓ５を監視し、該監視結果に基づいて昇圧動作モードと降圧動作モードとを互いに切り替えるためのモード切替信号Ｓ６を生成する。そして、パルス検出器３５は、監視用パルス信号Ｓ３の周期によるＤＣ−ＤＣコンバータ３０の各スイッチングサイクルにおいて、モードの切り替えが必要か否かを判断し、その判断結果に基づいてモード切替信号Ｓ６を出力する。詳しくは、パルス検出器３５は、スイッチングサイクル毎に制御用パルス信号Ｓ５のレベル及びデューティを監視する。そして、パルス検出器３５は、制御用パルス信号Ｓ５がＨレベルでありデューティが１００％の場合には動作モードを昇圧動作モードに変更するべく例えばＨレベルのモード切替信号Ｓ６を出力し、制御用パルス信号Ｓ５がＬレベルでありデューティが１００％の場合には動作モードを降圧動作モードに変更するべくＬレベルのモード切替信号Ｓ６を出力する。
スイッチＳＷは、Ｈレベルのモード切替信号Ｓ６に応答して共通接点を第１接点に接続し、Ｌレベルのモード切替信号Ｓ６に応答して共通接点を第２接点に接続する。従って、ＰＷＭ比較器３３の反転入力端子には、昇圧動作モードのときに三角波信号Ｓ２が供給され、降圧動作モードのときにオフセット信号Ｓ４が供給される。
第１選択回路３６及び第２選択回路３７は、制御用パルス信号Ｓ５とパルス検出器３５のモード切替信号Ｓ６が入力される。第１選択回路３６には、第１トランジスタＴ１のゲートと第２トランジスタＴ２のゲートが接続されている。第２選択回路３７には、第３トランジスタＴ３のゲートと第４トランジスタＴ４のゲートが接続されている。
第１選択回路３６は、制御用パルス信号Ｓ５とモード切替信号Ｓ６に基づいて、動作モードに応じて第１トランジスタＴ１のゲートに印加する制御信号ＤＨ１と第２トランジスタＴ２のゲートに印加する制御信号ＤＬ１を生成する。詳しくは、第１選択回路３６は、モード切替信号Ｓ６に基づいて、降圧動作モード時には制御用パルス信号Ｓ５に基づいて略相補であり制御用パルス信号Ｓ５に基づくパルス波形を持つ制御信号ＤＨ１，ＤＬ１を出力し、昇圧動作モード時にはＨレベルの制御信号ＤＨ１とＬレベルの制御信号ＤＬ１を出力する。
第２選択回路３７は、制御用パルス信号Ｓ５とモード切替信号Ｓ６に基づいて、動作モードに応じて第３トランジスタＴ３のゲートに印加する制御信号ＤＬ２と第４トランジスタＴ４のゲートに印加する制御信号ＤＨ２を生成する。詳しくは、第２選択回路３７は、モード切替信号Ｓ６に基づいて、降圧動作モード時にはＬレベルの制御信号ＤＨ２とＨレベルの制御信号ＤＬ２を出力し、昇圧動作モード時には制御用パルス信号Ｓ５に基づいて略相補であり制御用パルス信号Ｓ５に基づくパルス波形を持つ制御信号ＤＨ２，ＤＬ２を出力する。
従って、昇圧動作モードの時、第１トランジスタＴ１は継続的にオンし、第２トランジスタＴ２は継続的にオフする。そして、第３トランジスタＴ３と第４トランジスタＴ４は制御信号ＤＬ２，ＤＨ２に応答して相補的にオンオフする。このため、ＤＣ−ＤＣコンバータ３０は、チョークコイルＬ１の出力側に接続された第３トランジスタＴ３及び第４トランジスタＴ４をオンオフし、入力電圧Ｖｉを昇圧した出力電圧Ｖｏを生成する昇圧型ＤＣ−ＤＣコンバータとして動作する。
また、降圧動作モードの時、第３トランジスタＴ３は継続的にオフし、第４トランジスタＴ４は継続的にオンする。そして、第１トランジスタＴ１と第２トランジスタＴ２は制御信号ＤＨ１，ＤＬ１に応答して相補的にオンオフする。このため、ＤＣ−ＤＣコンバータ３０は、チョークコイルＬ１の入力側に接続された第１トランジスタＴ１及び第２トランジスタＴ２をオンオフし、入力電圧Ｖｉを降圧した出力電圧Ｖｏを生成する降圧型ＤＣ−ＤＣコンバータとして動作する。
図２は、ＰＷＭ比較器３３の回路図である。
ＰＷＭ比較器３３は、演算増幅回路（電圧比較回路）４１とオフセット調整回路４２を含む。
ＰＷＭ比較器３３は、演算増幅回路（電圧比較回路）４１とオフセット調整回路４２を含む。
演算増幅回路４１は、第１の差動入力部４１ａ、カレントミラー部４１ｂ、出力部４１ｃを含む。差動入力部４１ａは、一対のトランジスタＴ１１，Ｔ１２とから構成されている。一対のトランジスタＴ１１，Ｔ１２はＮチャネルＭＯＳトランジスタよりなり、両トランジスタＴ１１，Ｔ１２のソースは互いに接続され、両トランジスタＴ１１，Ｔ１２の間のノードは定電流源４１ｄを介して低電位電源（本実施形態ではグランド）に接続されている。反転入力端子は第１トランジスタＴ１１のゲートに接続され、非反転入力端子は第２トランジスタＴ１２のゲートに接続されている。両トランジスタＴ１１，Ｔ１２のドレインはカレントミラー部４１ｂに接続されている。
カレントミラー部４１ｂは、一対のトランジスタＴ１３，Ｔ１４から構成されている。一対のトランジスタＴ１３，Ｔ１４はＰチャネルＭＯＳトランジスタよりなり、両トランジスタＴ１３，Ｔ１４のドレインがトランジスタＴ１１，Ｔ１２のドレインにそれぞれ接続され、両トランジスタＴ１３，Ｔ１４のソースが駆動電源Ｖccに接続されている。両トランジスタＴ１３，Ｔ１４のゲートは互いに接続されるとともにトランジスタＴ１３のドレインに接続されている。
第４トランジスタＴ１４と第２トランジスタＴ１２の間のノードは出力部４１ｃを構成するトランジスタＴ１５のゲートに接続されている。トランジスタＴ１５はＰチャネルＭＯＳトランジスタよりなり、ソースが駆動電源Ｖccに接続され、ドレインが定電流源４１ｅを介して低電位電源に接続されている。
オフセット調整回路４２は、第２の差動入力部４２ａと定電流源４２ｂを含み、第２の差動入力部４２ａ及び定電流源４２ｂは、演算増幅回路４１の差動入力部４１ａ及び定電流源４１ｄと並列に接続されている。即ち、第２の差動入力部４２ａは一対のトランジスタＴ１６，Ｔ１７から構成されている。両トランジスタＴ１６，Ｔ１７はＮチャネルＭＯＳトランジスタよりなり、両トランジスタＴ１６，Ｔ１７のソースは互いに接続され、両トランジスタＴ１６，Ｔ１７の間のノードは定電流源４２ｂを介して低電位電源に接続されている。第７トランジスタＴ１７のゲートは低電位電源に接続されている。両トランジスタＴ１６，Ｔ１７のドレインはカレントミラー部４１ｂに接続されている。つまり、トランジスタＴ１６のドレインはトランジスタＴ１３のドレインに接続され、トランジスタＴ１７のドレインはトランジスタＴ１４のドレインに接続されている。
尚、図１に示すＰＷＭ比較器３３とスイッチＳＷと電圧源ｅ２の接続関係は、発振器３４の三角波信号Ｓ２に電圧源ｅ２によりオフセット電圧Ｖ２を重畳することを原理的に示すものであり、具体的には図２に示す構成及び接続関係を有している。
即ち、第１トランジスタＴ１１のゲートは反転入力端子に接続され、第２トランジスタＴ１２のゲートは非反転入力端子に接続されている。そして、第１トランジスタＴ１１のゲートには発振器３４の三角波信号Ｓ２が入力され、第２トランジスタＴ１２のゲートには誤差信号Ｓ１が入力される。
第６トランジスタＴ１６のゲートはスイッチＳＷの共通端子に接続されている。スイッチＳＷの第１端子は低電位電源に接続され、スイッチＳＷの第２端子は電圧源ｅ２のプラス側端子に接続され、電圧源ｅ２のマイナス側端子は低電位電源に接続されている。
第６トランジスタＴ１６のゲートがスイッチＳＷを介して低電位電源に接続された場合、第７トランジスタＴ１７のゲートが低電位電源に接続されているため、両トランジスタＴ１６，Ｔ１７には電流が流れない（ｉ３＝ｉ４＝０）。第１トランジスタＴ１１には、三角波信号Ｓ２に応じた電流ｉ１が流れ、第２トランジスタＴ２には誤差信号Ｓ１に応じた電流ｉ４が流れる。このため、ＰＷＭ比較器３３は、第１トランジスタＴ１１のゲートに印加される三角波信号Ｓ２と、第２トランジスタＴ１２のゲートに印加される誤差信号Ｓ１との差電圧に応じてＨレベル又はＬレベルの制御用パルス信号Ｓ５を出力する。
一方、第６トランジスタＴ１６のゲートがスイッチＳＷを介して電圧源ｅ２に接続された場合、第６トランジスタＴ１６にはその電圧源ｅ２のオフセット電圧Ｖ２に応じた電流ｉ３が流れる。第１トランジスタＴ１１には、三角波信号Ｓ２に応じた電流ｉ１が流れ、第２トランジスタＴ２には誤差信号Ｓ１に応じた電流ｉ４が流れる。従って、第３トランジスタＴ１３には第１トランジスタＴ１１に流れる電流ｉ１と第６トランジスタＴ１６に流れる電流ｉ３の合成電流（＝ｉ１＋ｉ３）が流れる。このため、ＰＷＭ比較器３３は、第１トランジスタＴ１１のゲートに印加される三角波信号Ｓ２の電圧と電圧源ｅ２のオフセット電圧Ｖ２とをプラスした電圧と、第２トランジスタＴ１２のゲートに印加される誤差信号Ｓ１の電圧との差電圧に応じてＨレベル又はＬレベルの制御用パルス信号Ｓ５を出力する。
図３は、パルス検出器３５及び選択回路３６，３７の回路図である。
パルス検出器３５は、フリップフロップ回路（ＦＦ回路）５１，５２、インバータ回路５３、論理回路５４を備えている。第１ＦＦ回路５１は、ＲＳフリップフロップ回路であり、セット端子Ｓには制御用パルス信号Ｓ５が入力され、リセット端子Ｒには発振器３４の監視用パルス信号Ｓ３が入力される。第１ＦＦ回路５１の出力端子Ｑは論理回路５４に接続されている。
パルス検出器３５は、フリップフロップ回路（ＦＦ回路）５１，５２、インバータ回路５３、論理回路５４を備えている。第１ＦＦ回路５１は、ＲＳフリップフロップ回路であり、セット端子Ｓには制御用パルス信号Ｓ５が入力され、リセット端子Ｒには発振器３４の監視用パルス信号Ｓ３が入力される。第１ＦＦ回路５１の出力端子Ｑは論理回路５４に接続されている。
監視用パルス信号Ｓ３は、第１ＦＦ回路５１をリセットするのに十分なパルス幅を持つ。第１ＦＦ回路５１は、Ｈレベルの制御用パルス信号Ｓ５に応答して出力端子ＱからＨレベルの信号Ｓ１１を出力し、Ｈレベルの監視用パルス信号Ｓ３に応答して出力端子からＬレベルの信号Ｓ１１を出力する。
インバータ回路５３には監視用パルス信号Ｓ３が入力され、インバータ回路５３の出力端子は論理回路５４に接続されている。論理回路５４の出力端子は第２ＦＦ回路５２に接続されている。論理回路５４は、第１ＦＦ回路５１の出力信号Ｓ１１とインバータ回路５３の出力信号Ｓ１２が共にＬレベルのときにＨレベルの信号Ｓ１３を出力し、２つの信号Ｓ１１，Ｓ１２の少なくとも一方がＨレベルのときにＬレベルの信号Ｓ１３を出力するように構成されている。第２ＦＦ回路５２はＤフリップフロップ回路であり、入力端子Ｄには制御用パルス信号Ｓ５が入力され、入力端子Ｃには論理回路５４の出力信号Ｓ１３が入力されている。第２ＦＦ回路５２は、出力端子Ｑからモード切替信号Ｓ６を出力する。
第１選択回路３６は、第１及び第２論理回路５５，５６を備えている。第１及び第２論理回路５５，５６には制御用パルス信号Ｓ５とモード切替信号Ｓ６が入力されている。第１論理回路５５は、制御用パルス信号Ｓ５とモード切替信号Ｓ６の少なくとも一方がＨレベルのときにＨレベルの制御信号ＤＨ１を出力し、制御用パルス信号Ｓ５とモード切替信号Ｓ６が共にＬレベルのときにＬレベルの制御信号ＤＨ１を出力するように構成されている。第２論理回路５６は、制御用パルス信号Ｓ５とモード切替信号Ｓ６が共にＬレベルのときにＨレベルの制御信号ＤＬ１を出力し、制御用パルス信号Ｓ５とモード切替信号Ｓ６の少なくとも一方がＨレベルの時にＬレベルの制御信号ＤＬ１を出力するように構成されている。従って、第１選択回路３６は、モード切替信号Ｓ６がＨレベルのときにＨレベルの制御信号ＤＨ１とＬレベルの制御信号ＤＬ１を出力し、モード切替信号Ｓ６がＬレベルのときに制御用パルス信号Ｓ５と実質的に同じレベルを持つ制御信号ＤＨ１と、該制御信号ＤＨ１と相補な制御信号ＤＬ１を出力する。
第２選択回路３７は、第１及び第２論理回路５７，５８を備えている。第１及び第２論理回路５７．５８には制御用パルス信号Ｓ５とモード切替信号Ｓ６が入力されている。第１論理回路５７は、制御用パルス信号Ｓ５とモード切替信号Ｓ６が共にＨレベルのときにＨレベルの制御信号ＤＨ２を出力し、制御用パルス信号Ｓ５とモード切替信号Ｓ６の少なくとも一方がＬレベルのときにＬレベルの制御信号ＤＨ２を出力するように構成されている。第２論理回路５８は、制御用パルス信号Ｓ５とモード切替信号Ｓ６の少なくとも一方がＬレベルのときにＨレベルの制御信号ＤＬ２を出力し、制御用パルス信号Ｓ５とモード切替信号Ｓ６が共にＨレベルの時にＬレベルの制御信号ＤＬ２を出力するように構成されている。従って、第２選択回路３７は、モード切替信号Ｓ６がＨレベルのときに制御用パルス信号Ｓ５と実質的に同じレベルを持つ制御信号ＤＨ２と、該制御信号ＤＨ２と相補な制御信号ＤＬ２を出力し、モード切替信号Ｓ６がＬレベルのときにＬレベルの制御信号ＤＨ２とＨレベルの制御信号ＤＬ２を出力する。
次に、上記のように構成されたＤＣ−ＤＣコンバータ３０の作用を図４〜図６に従って説明する。
今、ＤＣ−ＤＣコンバータ３０は、降圧動作モードにて動作している。三角波信号Ｓ２の各周期をＤＣ−ＤＣコンバータ３０のスイッチングサイクルとする。
今、ＤＣ−ＤＣコンバータ３０は、降圧動作モードにて動作している。三角波信号Ｓ２の各周期をＤＣ−ＤＣコンバータ３０のスイッチングサイクルとする。
この時、図３の第２ＦＦ回路５２、即ちパルス検出器３５は、図６に示すようにＬレベルのモード切替信号Ｓ６を出力している。図１のＰＷＭ比較器３３は、図６に示すように、三角波信号Ｓ２と誤差信号Ｓ１とを比較し、その比較結果に応じたパルス波形を持つ制御用パルス信号Ｓ５を出力する。従って、ＰＷＭ比較器３３は、図６に示すスイッチングサイクルＳＳ１〜ＳＳ３において、誤差増幅器３２の出力信号の電位が三角波信号Ｓ２の最低電位と最高電位の間にあるためパルス波形を持つ制御用パルス信号Ｓ５を出力し、降圧動作によって誤差増幅器３２の出力信号の電位が三角波信号Ｓ２の最高電位より高くなると、図６に示すスイッチングサイクルＳＳ４において、Ｈレベルの制御用パルス信号Ｓ５を出力する。
図３の第１ＦＦ回路５１は、発振器３４から出力されるＨレベルの監視用パルス信号Ｓ３に応答してＬレベルの信号Ｓ１１を出力し、ＰＷＭ比較器３３から出力されるＨレベルの制御用パルス信号Ｓ５に応答してＨレベルの信号Ｓ１１を出力する。従って、ＰＷＭ比較器３３がＨレベルの制御用パルス信号Ｓ５を出力するスイッチングサイクルＳＳ４において、第１ＦＦ回路５１は信号Ｓ１１をＬレベルに保持する。このため、第２ＦＦ回路５２は、図６に示す次のスイッチングサイクルＳＳ５においてＨレベルのモード切替信号Ｓ６を出力する。
すると、図１に示すＰＷＭ比較器３３は、スイッチＳＷの切り替えによりオフセット信号Ｓ４が反転入力端子に入力されるため、図６に示すように、オフセット信号Ｓ４と誤差信号Ｓ１とを比較する。尚、図４〜図６において、ＰＷＭ比較器３３に入力される信号、つまりＰＷＭ比較器３３が誤差信号Ｓ１と比較する対象の信号を実線で示し、対象とならない信号を破線で示す。
従って、図１の第１選択回路３６は、制御用パルス信号Ｓ５とモード切替信号Ｓ６に基づいて、図４に示すように、スイッチングサイクルＳＳ１１，ＳＳ１２においてパルス状の制御信号ＤＨ１，ＤＬ１を出力し、図１の第２選択回路３７は、Ｌレベルの制御信号ＤＨ２とＨレベルの制御信号ＤＬ２を出力する。その結果、第３トランジスタＴ３は継続的にオフし、第４トランジスタＴ４は継続的にオンする。そして、第１トランジスタＴ１と第２トランジスタＴ２は制御信号ＤＨ１，ＤＬ１に応答して相補的にオンオフする。このため、ＤＣ−ＤＣコンバータ３０は、チョークコイルＬ１の入力側に接続された第１トランジスタＴ１及び第２トランジスタＴ２をオンオフする降圧型ＤＣ−ＤＣコンバータとして動作する。
降圧動作を行うＤＣ−ＤＣコンバータ３０において、誤差信号Ｓ１は、出力電圧Ｖｏの低下に対応して図４に示すように上昇する。スイッチングサイクルＳＳ１３において、誤差信号Ｓ１の電位が三角波信号Ｓ２の最高電位よりも高くなると、制御回路３１の第１選択回路３６は、Ｈレベルの制御信号ＤＨ１とＬレベルの制御信号ＤＬ１を出力する。そして、図６に示すように、モード切替信号Ｓ６がＨレベルとなることにより、図１のＰＷＭ比較器３３はオフセット信号Ｓ４と誤差信号Ｓ１とを比較する。従って、第１選択回路３６は、制御用パルス信号Ｓ５とモード切替信号Ｓ６に基づいて、図４に示すように、Ｈレベルの制御信号ＤＨ１とＬレベルの制御信号ＤＬ１を出力し、図１の第２選択回路３７は、スイッチングサイクルＳＳ１４〜ＳＳ１６においてパルス状の制御信号ＤＨ２，ＤＬ２を出力する。その結果、第２トランジスタＴ２は継続的にオフし、第１トランジスタＴ１は継続的にオンする。そして、第３トランジスタＴ３と第４トランジスタＴ４は制御信号ＤＬ２，ＤＨ２に応答して相補的にオンオフする。このため、ＤＣ−ＤＣコンバータ３０は、チョークコイルＬ１の出力側に接続された第３トランジスタＴ３及び第４トランジスタＴ４をオンオフする降圧型ＤＣ−ＤＣコンバータとして動作する。
同様に、図３の第２ＦＦ回路５２、即ちパルス検出器３５は、図６に示すようにＨレベルのモード切替信号Ｓ６を出力している。図１のＰＷＭ比較器３３は、図６に示すように、オフセット信号Ｓ４と誤差信号Ｓ１とを比較し、その比較結果に応じたパルス波形を持つ制御用パルス信号Ｓ５を出力する。従って、ＰＷＭ比較器３３は、図６に示すスイッチングサイクルＳＳ５〜ＳＳ８において、誤差増幅器３２の出力信号の電位がオフセット信号Ｓ４の最低電位と最高電位の間にあるためパルス波形を持つ制御用パルス信号Ｓ５を出力し、昇圧動作によって誤差増幅器３２の出力信号の電位がオフセット信号Ｓ４の最低電位より低くなると、図６に示すスイッチングサイクルＳＳ９において、Ｌレベルの制御用パルス信号Ｓ５を出力する。
図３の第１ＦＦ回路５１は、発振器３４から出力されるＨレベルの監視用パルス信号Ｓ３に応答してＬレベルの信号Ｓ１１を出力し、ＰＷＭ比較器３３から出力されるＨレベルの制御用パルス信号Ｓ５に応答してＨレベルの信号Ｓ１１を出力する。従って、ＰＷＭ比較器３３がＬレベルの制御用パルス信号Ｓ５を出力するスイッチングサイクルＳＳ９において、第１ＦＦ回路５１は信号Ｓ１１をＬレベルに保持する。このため、第２ＦＦ回路５２は、図６に示す次のスイッチングサイクルＳＳａにおいてＬレベルのモード切替信号Ｓ６を出力する。
すると、図１に示すＰＷＭ比較器３３は、スイッチＳＷの切り替えにより三角波信号Ｓ２が反転入力端子に入力されるため、図６に示すように、三角波信号Ｓ２と誤差信号Ｓ１とを比較する。
従って、ＤＣ−ＤＣコンバータ３０は、図５に示すように、スイッチングサイクルＳＳ２１，ＳＳ２２において、図１の第２選択回路３７から出力されるパルス状の制御信号ＤＨ２，ＤＬ２により第３トランジスタＴ３及び第４トランジスタＴ４をオンオフする昇圧型ＤＣ−ＤＣコンバータとして動作する。スイッチングサイクルＳＳ２３において、誤差信号Ｓ１の電位が三角波信号Ｓ２の最低電位よりも低くなると、図６に示すようにパルス検出器３５はＬレベルのモード切替信号Ｓ６を出力するため、図１のＰＷＭ比較器３３は三角波信号Ｓ２と誤差信号Ｓ１とを比較する。従って、第１選択回路３６は、制御用パルス信号Ｓ５とモード切替信号Ｓ６に基づいて、図５に示すように、パルス状の制御信号ＤＨ１及び制御信号ＤＬ１を出力し、図１の第２選択回路３７は、Ｌレベルの制御信号ＤＨ２とＨレベルの制御信号ＤＬ２を出力する。その結果、ＤＣ−ＤＣコンバータ３０は、チョークコイルＬ１の出力側に接続された第１トランジスタＴ１及び第２トランジスタＴ２をオンオフする降圧型ＤＣ−ＤＣコンバータとして動作する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御回路３１は、誤差増幅器３２とＰＷＭ比較器３３とパルス検出器３５とを備える。更に、制御回路３１は、オフセット電圧を変更するために電圧源ｅ２とスイッチＳＷを備える。誤差増幅器３２は出力電圧Ｖｏと基準電圧Ｖ１との差電圧に応じた誤差信号Ｓ１を出力し、ＰＷＭ比較器３３は三角波信号Ｓ２と誤差信号Ｓ１を比較し、該比較結果に応じて出力電圧Ｖｏと基準電圧Ｖ１との差電圧に応じたパルス幅を持つ制御用パルス信号Ｓ５を生成し、パルス検出器３５は制御用パルス信号Ｓ５を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号Ｓ６を生成する。そして、モード切替信号Ｓ６に応答するスイッチＳＷの切り替えにより三角波信号Ｓ２、又は三角波信号Ｓ２にオフセット電圧Ｖ２を重畳したオフセット信号Ｓ４をＰＷＭ比較器３３に供給する、つまり三角波信号Ｓ２に対してオフセット電圧を０Ｖ又は電圧Ｖ２に変更するようにした。従って、モードに応じて降圧用のトランジスタＴ１，Ｔ２又は昇圧用のトランジスタＴ３，Ｔ４を制御することで、その時々に動作するトランジスタによる動作損失を低減することができる。また、降圧動作を行うモードと昇圧動作を行うモードにおいて１つのＰＷＭ比較器３３により降圧用のトランジスタＴ１，Ｔ２を制御する制御信号ＤＨ１，ＤＬ１と昇圧用のトランジスタＴ３，Ｔ４を制御する制御信号ＤＨ２，ＤＬ２を生成するため、ＤＣ−ＤＣコンバータ３０の回路規模の増大を抑えることができる。
（１）制御回路３１は、誤差増幅器３２とＰＷＭ比較器３３とパルス検出器３５とを備える。更に、制御回路３１は、オフセット電圧を変更するために電圧源ｅ２とスイッチＳＷを備える。誤差増幅器３２は出力電圧Ｖｏと基準電圧Ｖ１との差電圧に応じた誤差信号Ｓ１を出力し、ＰＷＭ比較器３３は三角波信号Ｓ２と誤差信号Ｓ１を比較し、該比較結果に応じて出力電圧Ｖｏと基準電圧Ｖ１との差電圧に応じたパルス幅を持つ制御用パルス信号Ｓ５を生成し、パルス検出器３５は制御用パルス信号Ｓ５を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号Ｓ６を生成する。そして、モード切替信号Ｓ６に応答するスイッチＳＷの切り替えにより三角波信号Ｓ２、又は三角波信号Ｓ２にオフセット電圧Ｖ２を重畳したオフセット信号Ｓ４をＰＷＭ比較器３３に供給する、つまり三角波信号Ｓ２に対してオフセット電圧を０Ｖ又は電圧Ｖ２に変更するようにした。従って、モードに応じて降圧用のトランジスタＴ１，Ｔ２又は昇圧用のトランジスタＴ３，Ｔ４を制御することで、その時々に動作するトランジスタによる動作損失を低減することができる。また、降圧動作を行うモードと昇圧動作を行うモードにおいて１つのＰＷＭ比較器３３により降圧用のトランジスタＴ１，Ｔ２を制御する制御信号ＤＨ１，ＤＬ１と昇圧用のトランジスタＴ３，Ｔ４を制御する制御信号ＤＨ２，ＤＬ２を生成するため、ＤＣ−ＤＣコンバータ３０の回路規模の増大を抑えることができる。
（２）制御回路３１は、三角波信号Ｓ２を生成する発振器３４と、モード切替信号に基づいて降圧用のトランジスタ対又は昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に制御用パルス信号Ｓ５に基づいて生成した制御信号を供給する選択回路とを備える。従って、モードに応じて選択した降圧用のトランジスタ対又は昇圧用のトランジスタ対を確実に制御することで、その時々に動作するトランジスタによる動作損失を低減することができる。
（３）制御回路３１は、所定周期のパルス波形を持つ監視用パルス信号Ｓ３を生成する発振器３４を備え、パルス検出器３５は、監視用パルス信号Ｓ３によるスイッチングサイクル毎に動作モードを切り替えるか否かを判断し、該判断結果に基づいてモード切替信号を生成するようにした。従って、スイッチングサイクルに従って確実にモード切替を行うことができる。また、１つのスイッチングサイクルでは降圧用のトランジスタ対又は昇圧用のトランジスタ対を制御するため、その時々に動作するトランジスタによる動作損失を低減することができる。
（４）パルス検出器３５は、制御用パルス信号のデューティが１００パーセントのときに動作モードの切り替えが必要と判断するようにした。従って、誤差信号Ｓ１の電位が三角波信号Ｓ２の電位の範囲を超えたことが確実に検出され、モードを切り替えることができる。
尚、前記実施形態は、以下の態様に変更してもよい。
・上記実施形態では、発振器３４の三角波信号Ｓ２にオフセット電圧Ｖ２を重畳するようにしたが、図７に示すように、誤差信号Ｓ１にオフセット電圧Ｖ２を重畳するようにしてもよい。この場合、制御回路３１ａのＰＷＭ比較器３３は、図８，図９に示すように、誤差信号Ｓ１又はオフセット電圧Ｖ２を重畳したオフセット誤差信号Ｓ１ａと、三角波信号Ｓ２とを比較する。このように構成されたＤＣ−ＤＣコンバータ３０ａにおいても、上記実施形態と同様に、出力用のトランジスタＴ１〜Ｔ４のうちの２つを動作させることで動作するトランジスタの数による損失を低減するとともに、１つのＰＷＭ比較器３３にて降圧動作と昇圧動作とを行わせることができるため、回路規模の増大を防ぐことができる。
・上記実施形態では、発振器３４の三角波信号Ｓ２にオフセット電圧Ｖ２を重畳するようにしたが、図７に示すように、誤差信号Ｓ１にオフセット電圧Ｖ２を重畳するようにしてもよい。この場合、制御回路３１ａのＰＷＭ比較器３３は、図８，図９に示すように、誤差信号Ｓ１又はオフセット電圧Ｖ２を重畳したオフセット誤差信号Ｓ１ａと、三角波信号Ｓ２とを比較する。このように構成されたＤＣ−ＤＣコンバータ３０ａにおいても、上記実施形態と同様に、出力用のトランジスタＴ１〜Ｔ４のうちの２つを動作させることで動作するトランジスタの数による損失を低減するとともに、１つのＰＷＭ比較器３３にて降圧動作と昇圧動作とを行わせることができるため、回路規模の増大を防ぐことができる。
・上記各形態では、電圧源ｅ２により誤差信号Ｓ１又は三角波信号Ｓ２にオフセット電圧Ｖ２を重畳した信号Ｓ１ａ，Ｓ４を生成し、スイッチＳＷにより誤差信号Ｓ１，三角波信号と信号Ｓ１ａ，Ｓ４を切り替えてＰＷＭ比較器３３に供給するようにしたが、スイッチＳＷ及び電圧源ｅ２の構成を適宜変更しても良い。例えば、モード切替信号Ｓ６により出力電圧を０Ｖ，Ｖ２に切り替える可変電圧源を用いても良い。
・上記各形態では、トランジスタＴ１〜Ｔ４にＮチャネルＭＯＳトランジスタを用いたが、少なくとも１つにＰチャネルＭＯＳトランジスタを用いても良い。その場合、使用されるトランジスタの形式に応じて、各トランジスタのゲートに印加する制御信号の論理が変更される、即ちトランジスタの形式に応じて選択回路３６，３７の構成が変更される。
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
チョークコイルと、該チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対と、該降圧用のトランジスタ対及び前記昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する制御回路と、を備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
前記制御回路は、
出力電圧と基準電圧との差電圧に応じた誤差信号を出力する誤差増幅器と、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成するＰＷＭ比較器と、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成するパルス検出器と、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更するオフセット電圧変更手段と、
を備えたことを特徴とする昇降圧型ＤＣ−ＤＣコンバータ。
（付記２）
前記制御回路は、
前記三角波信号を生成する発振器と、
前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給する選択回路と、
を備えたことを特徴とする付記１記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記３）
前記制御回路は、
所定周期のパルス波形を持つ監視用パルス信号を生成する発振器を備え、
前記パルス検出器は、前記監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成すること
を特徴とする付記１又は２記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記４）
前記パルス検出器は、前記制御用パルス信号のデューティが１００パーセントのときに前記動作モードの切り替えが必要と判断することを特徴とする付記１〜３のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記５）
前記ＰＷＭ比較器は、
一対のトランジスタにより構成されるカレントミラー部と、前記カレントミラー部に接続された一対のトランジスタにより構成され各トランジスタに前記誤差信号と前記三角波信号とが入力される第１の差動入力部と、を有する演算増幅器部と、
前記カレントミラー部に接続された一対のトランジスタにより構成され一方のトランジスタに前記オフセット電圧が供給される第２の差動入力部を含むオフセット調整回路と、
を備えたことを特徴とする付記１〜４のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記６）
前記オフセット電圧変更手段は、
前記三角波信号又は前記誤差信号にオフセット電圧を重畳する電圧源と、
前記モード切替信号に基づいて、前記三角波信号又は前記誤差信号と、前記オフセット電圧が重畳されたオフセット信号と、切り替えるスイッチと、
を備えたことを特徴とする付記１〜５のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記７）
前記選択回路は、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記制御用パルス信号に基づいて前記降圧用のトランジスタ対をオンオフする制御信号を生成し、昇圧動作モード時には前記降圧用のトランジスタ対の状態を固定する制御信号を生成する第１選択回路と、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記昇圧用のトランジスタ対の状態を固定する制御信号を生成し、昇圧動作モード時には前記制御用パルス信号に基づいて前記昇圧用のトランジスタ対をオンオフする制御信号を生成する第２選択回路と、
を備えたことを特徴とする付記２記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記８）
チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する昇降圧型ＤＣ−ＤＣコンバータの制御回路において、
出力電圧と基準電圧との差電圧に応じた誤差信号を出力する誤差増幅器と、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成するＰＷＭ比較器と、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成するパルス検出器と、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更するオフセット電圧変更手段と、
を備えたことを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記９）
前記三角波信号を生成する発振器と、
前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給する選択回路と、
を備えたことを特徴とする付記８記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１０）
所定周期のパルス波形を持つ監視用パルス信号を生成する発振器を備え、
前記パルス検出器は、前記監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成する、
ことを特徴とする付記８又は９記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１１）
前記パルス検出器は、前記制御用パルス信号のデューティが１００パーセントのときに前記動作モードの切り替えが必要と判断することを特徴とする付記８〜１０のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１２）
前記ＰＷＭ比較器は、
一対のトランジスタにより構成されるカレントミラー部と、前記カレントミラー部に接続された一対のトランジスタにより構成され各トランジスタに前記誤差信号と前記三角波信号とが入力される第１の差動入力部と、を有する演算増幅器部と、
前記カレントミラー部に接続された一対のトランジスタにより構成され一方のトランジスタに前記オフセット電圧が供給される第２の差動入力部を含むオフセット調整回路と、
を備えたことを特徴とする付記８〜１１のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１３）
前記オフセット電圧変更手段は、
前記三角波信号又は前記誤差信号にオフセット電圧を重畳する電圧源と、
前記モード切替信号に基づいて、前記三角波信号又は前記誤差信号と、前記オフセット電圧が重畳されたオフセット信号と、切り替えるスイッチと、
を備えたことを特徴とする付記８〜１２のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１４）
前記選択回路は、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記制御用パルス信号に基づいて前記降圧用のトランジスタ対をオンオフする制御信号を生成し、昇圧動作モード時には前記降圧用のトランジスタ対の状態を固定する制御信号を生成する第１選択回路と、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記昇圧用のトランジスタ対の状態を固定する制御信号を生成し、昇圧動作モード時には前記制御用パルス信号に基づいて前記昇圧用のトランジスタ対をオンオフする制御信号を生成する第２選択回路と、
を備えたことを特徴とする付記８記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１５）
チョークコイルと、該チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対とを備え、該降圧用のトランジスタ対及び昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する昇降圧型ＤＣ−ＤＣコンバータの制御方法において、
出力電圧と基準電圧との差電圧に応じた誤差信号を生成し、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成し、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成し、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更することを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記１６）
前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給することを特徴とする付記１５記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記１７）
所定周期のパルス波形を持つ監視用パルス信号を生成し、前記監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成する、
ことを特徴とする付記１５又は１６記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記１８）
前記制御用パルス信号のデューティが１００パーセントのときに前記動作モードの切り替えが必要と判断することを特徴とする付記１５〜１７のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記１９）
前記ＰＷＭ比較器は、
一対のトランジスタにより構成されるカレントミラー部と、前記カレントミラー部に接続された一対のトランジスタにより構成される第１の差動入力部と、を有する演算増幅器部と、
前記カレントミラー部に接続された一対のトランジスタにより構成される第２の差動入力部を含むオフセット調整回路と、
を有するＰＷＭ比較器を備え、
前記第１の差動入力部の一対のトランジスタに前記誤差信号と前記三角波信号をそれぞれ入力し、前記第２の差動入力部を構成する一方のトランジスタに前記オフセット電圧を供給して前記誤差信号又は前記三角波信号にオフセット電圧を重畳する、
ことを特徴とする付記１５〜１８のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記２０）
前記三角波信号又は前記誤差信号に電圧源のオフセット電圧を重畳したオフセット信号を生成し、
前記モード切替信号に基づいて、前記三角波信号又は前記誤差信号と、前記オフセットオフセット信号と、切り替えることでオフセット電圧を変更する、
ことを特徴とする付記１５〜１９のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記２１）
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記制御用パルス信号に基づいて前記降圧用のトランジスタ対をオンオフする制御信号を生成し、昇圧動作モード時には前記降圧用のトランジスタ対の状態を固定する制御信号を生成する第１選択回路と、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記昇圧用のトランジスタ対の状態を固定する制御信号を生成し、昇圧動作モード時には前記制御用パルス信号に基づいて前記昇圧用のトランジスタ対をオンオフする制御信号を生成する第２選択回路と、
を備えたことを特徴とする付記１６記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記２２）
前記付記１〜７のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた半導体素子。
（付記２３）
前記付記１〜７のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えたモジュール。
（付記２４）
前記付記１〜７のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた電源装置。
（付記２５）
前記付記１〜７のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた電子機器装置。
（付記１）
チョークコイルと、該チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対と、該降圧用のトランジスタ対及び前記昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する制御回路と、を備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
前記制御回路は、
出力電圧と基準電圧との差電圧に応じた誤差信号を出力する誤差増幅器と、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成するＰＷＭ比較器と、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成するパルス検出器と、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更するオフセット電圧変更手段と、
を備えたことを特徴とする昇降圧型ＤＣ−ＤＣコンバータ。
（付記２）
前記制御回路は、
前記三角波信号を生成する発振器と、
前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給する選択回路と、
を備えたことを特徴とする付記１記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記３）
前記制御回路は、
所定周期のパルス波形を持つ監視用パルス信号を生成する発振器を備え、
前記パルス検出器は、前記監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成すること
を特徴とする付記１又は２記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記４）
前記パルス検出器は、前記制御用パルス信号のデューティが１００パーセントのときに前記動作モードの切り替えが必要と判断することを特徴とする付記１〜３のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記５）
前記ＰＷＭ比較器は、
一対のトランジスタにより構成されるカレントミラー部と、前記カレントミラー部に接続された一対のトランジスタにより構成され各トランジスタに前記誤差信号と前記三角波信号とが入力される第１の差動入力部と、を有する演算増幅器部と、
前記カレントミラー部に接続された一対のトランジスタにより構成され一方のトランジスタに前記オフセット電圧が供給される第２の差動入力部を含むオフセット調整回路と、
を備えたことを特徴とする付記１〜４のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記６）
前記オフセット電圧変更手段は、
前記三角波信号又は前記誤差信号にオフセット電圧を重畳する電圧源と、
前記モード切替信号に基づいて、前記三角波信号又は前記誤差信号と、前記オフセット電圧が重畳されたオフセット信号と、切り替えるスイッチと、
を備えたことを特徴とする付記１〜５のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記７）
前記選択回路は、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記制御用パルス信号に基づいて前記降圧用のトランジスタ対をオンオフする制御信号を生成し、昇圧動作モード時には前記降圧用のトランジスタ対の状態を固定する制御信号を生成する第１選択回路と、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記昇圧用のトランジスタ対の状態を固定する制御信号を生成し、昇圧動作モード時には前記制御用パルス信号に基づいて前記昇圧用のトランジスタ対をオンオフする制御信号を生成する第２選択回路と、
を備えたことを特徴とする付記２記載の昇降圧型ＤＣ−ＤＣコンバータ。
（付記８）
チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する昇降圧型ＤＣ−ＤＣコンバータの制御回路において、
出力電圧と基準電圧との差電圧に応じた誤差信号を出力する誤差増幅器と、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成するＰＷＭ比較器と、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成するパルス検出器と、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更するオフセット電圧変更手段と、
を備えたことを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記９）
前記三角波信号を生成する発振器と、
前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給する選択回路と、
を備えたことを特徴とする付記８記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１０）
所定周期のパルス波形を持つ監視用パルス信号を生成する発振器を備え、
前記パルス検出器は、前記監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成する、
ことを特徴とする付記８又は９記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１１）
前記パルス検出器は、前記制御用パルス信号のデューティが１００パーセントのときに前記動作モードの切り替えが必要と判断することを特徴とする付記８〜１０のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１２）
前記ＰＷＭ比較器は、
一対のトランジスタにより構成されるカレントミラー部と、前記カレントミラー部に接続された一対のトランジスタにより構成され各トランジスタに前記誤差信号と前記三角波信号とが入力される第１の差動入力部と、を有する演算増幅器部と、
前記カレントミラー部に接続された一対のトランジスタにより構成され一方のトランジスタに前記オフセット電圧が供給される第２の差動入力部を含むオフセット調整回路と、
を備えたことを特徴とする付記８〜１１のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１３）
前記オフセット電圧変更手段は、
前記三角波信号又は前記誤差信号にオフセット電圧を重畳する電圧源と、
前記モード切替信号に基づいて、前記三角波信号又は前記誤差信号と、前記オフセット電圧が重畳されたオフセット信号と、切り替えるスイッチと、
を備えたことを特徴とする付記８〜１２のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１４）
前記選択回路は、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記制御用パルス信号に基づいて前記降圧用のトランジスタ対をオンオフする制御信号を生成し、昇圧動作モード時には前記降圧用のトランジスタ対の状態を固定する制御信号を生成する第１選択回路と、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記昇圧用のトランジスタ対の状態を固定する制御信号を生成し、昇圧動作モード時には前記制御用パルス信号に基づいて前記昇圧用のトランジスタ対をオンオフする制御信号を生成する第２選択回路と、
を備えたことを特徴とする付記８記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。
（付記１５）
チョークコイルと、該チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対とを備え、該降圧用のトランジスタ対及び昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する昇降圧型ＤＣ−ＤＣコンバータの制御方法において、
出力電圧と基準電圧との差電圧に応じた誤差信号を生成し、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成し、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成し、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更することを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記１６）
前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給することを特徴とする付記１５記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記１７）
所定周期のパルス波形を持つ監視用パルス信号を生成し、前記監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成する、
ことを特徴とする付記１５又は１６記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記１８）
前記制御用パルス信号のデューティが１００パーセントのときに前記動作モードの切り替えが必要と判断することを特徴とする付記１５〜１７のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記１９）
前記ＰＷＭ比較器は、
一対のトランジスタにより構成されるカレントミラー部と、前記カレントミラー部に接続された一対のトランジスタにより構成される第１の差動入力部と、を有する演算増幅器部と、
前記カレントミラー部に接続された一対のトランジスタにより構成される第２の差動入力部を含むオフセット調整回路と、
を有するＰＷＭ比較器を備え、
前記第１の差動入力部の一対のトランジスタに前記誤差信号と前記三角波信号をそれぞれ入力し、前記第２の差動入力部を構成する一方のトランジスタに前記オフセット電圧を供給して前記誤差信号又は前記三角波信号にオフセット電圧を重畳する、
ことを特徴とする付記１５〜１８のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記２０）
前記三角波信号又は前記誤差信号に電圧源のオフセット電圧を重畳したオフセット信号を生成し、
前記モード切替信号に基づいて、前記三角波信号又は前記誤差信号と、前記オフセットオフセット信号と、切り替えることでオフセット電圧を変更する、
ことを特徴とする付記１５〜１９のうちの何れか１つに記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記２１）
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記制御用パルス信号に基づいて前記降圧用のトランジスタ対をオンオフする制御信号を生成し、昇圧動作モード時には前記降圧用のトランジスタ対の状態を固定する制御信号を生成する第１選択回路と、
前記モード切替信号と前記制御用パルス信号とを入力し、降圧動作モード時には前記昇圧用のトランジスタ対の状態を固定する制御信号を生成し、昇圧動作モード時には前記制御用パルス信号に基づいて前記昇圧用のトランジスタ対をオンオフする制御信号を生成する第２選択回路と、
を備えたことを特徴とする付記１６記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
（付記２２）
前記付記１〜７のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた半導体素子。
（付記２３）
前記付記１〜７のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えたモジュール。
（付記２４）
前記付記１〜７のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた電源装置。
（付記２５）
前記付記１〜７のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた電子機器装置。
３１，３１ａ 制御回路
３２ 誤差増幅器
３３ ＰＷＭ比較器
３４ 発振器
３５ パルス検出器
３６，３７ 選択回路
ｅ１ 基準電源
ｅ２ 電圧源
Ｌ１ チョークコイル
ＤＨ１，ＤＬ１ 制御信号
ＤＨ２，ＤＬ２ 制御信号
Ｓ１ 誤差信号
Ｓ２ 三角波信号
Ｓ３ 監視用パルス信号
Ｓ４ オフセット信号
Ｓ５ 制御用パルス信号
Ｓ６ モード切替信号
Ｔ１，Ｔ２ 降圧用のトランジスタ
Ｔ３，Ｔ４ 昇圧用のトランジスタ
Ｖｉ 入力電圧
Ｖｏ 出力電圧
Ｖ１ 基準電圧
Ｖ２ オフセット電圧
３２ 誤差増幅器
３３ ＰＷＭ比較器
３４ 発振器
３５ パルス検出器
３６，３７ 選択回路
ｅ１ 基準電源
ｅ２ 電圧源
Ｌ１ チョークコイル
ＤＨ１，ＤＬ１ 制御信号
ＤＨ２，ＤＬ２ 制御信号
Ｓ１ 誤差信号
Ｓ２ 三角波信号
Ｓ３ 監視用パルス信号
Ｓ４ オフセット信号
Ｓ５ 制御用パルス信号
Ｓ６ モード切替信号
Ｔ１，Ｔ２ 降圧用のトランジスタ
Ｔ３，Ｔ４ 昇圧用のトランジスタ
Ｖｉ 入力電圧
Ｖｏ 出力電圧
Ｖ１ 基準電圧
Ｖ２ オフセット電圧
Claims (10)
- チョークコイルと、該チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対と、該降圧用のトランジスタ対及び前記昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する制御回路と、を備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
前記制御回路は、
出力電圧と基準電圧との差電圧に応じた誤差信号を出力する誤差増幅器と、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成するＰＷＭ比較器と、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成するパルス検出器と、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更するオフセット電圧変更手段と、
を備えたことを特徴とする昇降圧型ＤＣ−ＤＣコンバータ。 - 前記制御回路は、
前記三角波信号を生成する発振器と、
前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給する選択回路と、
を備えたことを特徴とする請求項１記載の昇降圧型ＤＣ−ＤＣコンバータ。 - 前記制御回路は、
所定周期のパルス波形を持つ監視用パルス信号を生成する発振器を備え、
前記パルス検出器は、前記監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成すること
を特徴とする請求項１又は請求項２記載の昇降圧型ＤＣ−ＤＣコンバータ。 - 前記パルス検出器は、前記制御用パルス信号のデューティが１００パーセントのときに前記動作モードの切り替えが必要と判断することを特徴とする請求項１，請求項２又は請求項３記載の昇降圧型ＤＣ−ＤＣコンバータ。
- チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する昇降圧型ＤＣ−ＤＣコンバータの制御回路において、
出力電圧と基準電圧との差電圧に応じた誤差信号を出力する誤差増幅器と、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成するＰＷＭ比較器と、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成するパルス検出器と、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更するオフセット電圧変更手段と、
を備えたことを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御回路。 - 前記三角波信号を生成する発振器と、
前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給する選択回路と、
を備えたことを特徴とする請求項５記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。 - 所定周期のパルス波形を持つ監視用パルス信号を生成する発振器を備え、
前記パルス検出器は、前記監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成する、
ことを特徴とする請求項５又は請求項６記載の昇降圧型ＤＣ−ＤＣコンバータの制御回路。 - チョークコイルと、該チョークコイルに接続された降圧用のトランジスタ対及び昇圧用のトランジスタ対とを備え、該降圧用のトランジスタ対及び昇圧用のトランジスタ対を出力電圧に基づいてオンオフ制御する昇降圧型ＤＣ−ＤＣコンバータの制御方法において、
出力電圧と基準電圧との差電圧に応じた誤差信号を生成し、
三角波信号と前記誤差信号を比較し、該比較結果に応じて前記出力電圧と前記基準電圧との差電圧に応じたパルス幅を持つ制御用パルス信号を生成し、
前記制御用パルス信号を監視し、該監視結果に基づいて動作モードを切り替えるモード切替信号を生成し、
前記モード切替信号に応じて前記三角波信号又は前記誤差信号に重畳するオフセット電圧を変更することを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御方法。 - 前記モード切替信号に基づいて前記降圧用のトランジスタ対又は前記昇圧用のトランジスタ対を選択し、該選択したトランジスタ対に前記制御用パルス信号に基づいて生成した制御信号を供給することを特徴とする請求項８記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
- 所定周期のパルス波形を持つ監視用パルス信号を生成し、該監視用パルス信号によるスイッチングサイクル毎に前記動作モードを切り替えるか否かを判断し、該判断結果に基づいて前記モード切替信号を生成する、
ことを特徴とする請求項８又は請求項９記載の昇降圧型ＤＣ−ＤＣコンバータの制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005123798A JP2006304512A (ja) | 2005-04-21 | 2005-04-21 | 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法 |
| TW094125790A TWI295526B (en) | 2005-04-21 | 2005-07-29 | Circuit and method for controlling step-up/step-down dc-dc converter |
| US11/196,258 US7248030B2 (en) | 2005-04-21 | 2005-08-04 | Circuit and method for controlling step-up/step-down DC-DC converter |
| KR1020050078573A KR100695713B1 (ko) | 2005-04-21 | 2005-08-26 | 승강압형 ｄｃ-ｄｃ 컨버터, 승강압형 ｄｃ-ｄｃ 컨버터의제어 회로, 승강압형 ｄｃ-ｄｃ 컨버터의 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005123798A JP2006304512A (ja) | 2005-04-21 | 2005-04-21 | 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006304512A true JP2006304512A (ja) | 2006-11-02 |
Family
ID=37186188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005123798A Pending JP2006304512A (ja) | 2005-04-21 | 2005-04-21 | 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7248030B2 (ja) |
| JP (1) | JP2006304512A (ja) |
| KR (1) | KR100695713B1 (ja) |
| TW (1) | TWI295526B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009153265A (ja) * | 2007-12-19 | 2009-07-09 | Rohm Co Ltd | スイッチングレギュレータおよびその制御回路、制御方法 |
| JP2015037343A (ja) * | 2013-08-12 | 2015-02-23 | 株式会社オートネットワーク技術研究所 | 降圧装置、昇圧装置及び変圧装置 |
| US9083240B2 (en) | 2012-03-28 | 2015-07-14 | Fujitsu Limited | DC-DC converter and portable device |
| CN106330138A (zh) * | 2016-10-17 | 2017-01-11 | 成都前锋电子仪器有限责任公司 | 一种可变锯齿波电路 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4381327B2 (ja) * | 2005-03-02 | 2009-12-09 | 富士通マイクロエレクトロニクス株式会社 | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法 |
| JP4679309B2 (ja) * | 2005-09-06 | 2011-04-27 | 株式会社東芝 | 半導体装置 |
| JP2007097326A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 |
| JP5404991B2 (ja) * | 2006-02-07 | 2014-02-05 | スパンション エルエルシー | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、およびｄｃ−ｄｃコンバータの制御方法 |
| US7391190B1 (en) * | 2006-04-03 | 2008-06-24 | National Semiconductor Corporation | Apparatus and method for three-phase buck-boost regulation |
| TW200814533A (en) * | 2006-09-11 | 2008-03-16 | Beyond Innovation Tech Co Ltd | Apparatus for pulse width modulation and circuit and method for controlling thereof |
| JP2008131746A (ja) * | 2006-11-21 | 2008-06-05 | Ricoh Co Ltd | 昇降圧型スイッチングレギュレータ |
| US8556009B2 (en) * | 2006-12-19 | 2013-10-15 | Bradley Wayne Bartilson | Safe, super-efficient, four-wheeled vehicle employing large diameter wheels with continuous-radius tires, with leaning option |
| US20080143408A1 (en) * | 2006-12-19 | 2008-06-19 | Fabrice Paillet | Pulse width modulator |
| US8100216B2 (en) * | 2006-12-19 | 2012-01-24 | Bradley Wayne Bartilson | Hybrid drivetrain with waste heat energy conversion into electricity |
| US7642755B2 (en) * | 2006-12-19 | 2010-01-05 | Bradley Wayne Bartilson | Method and apparatus to maximize stored energy in UltraCapacitor Systems |
| US7808214B2 (en) * | 2006-12-19 | 2010-10-05 | Bradley Wayne Bartilson | Short-cycling serial hybrid drivetrain with high power density storage |
| KR100897102B1 (ko) * | 2007-06-18 | 2009-05-14 | 현대자동차주식회사 | 12ｖ 배터리 정전압 제어방법 |
| TWI371909B (en) * | 2007-12-28 | 2012-09-01 | Ind Tech Res Inst | Dc/ac reference modulation circuit with feedforward compensation scheme |
| US8143865B2 (en) * | 2008-08-22 | 2012-03-27 | Active-Semi, Inc. | Average current mode controlled converter having a buck mode, a boost mode, and a partial four-switch mode |
| US20100066334A1 (en) * | 2008-09-15 | 2010-03-18 | Yang Doris | Softstart controller |
| TWI376868B (en) * | 2009-07-01 | 2012-11-11 | Richtek Technology Corp | Buck-boost switching regulator and control circuit and method therefor |
| JP5189620B2 (ja) * | 2010-06-29 | 2013-04-24 | 三菱電機株式会社 | Ｄｃ／ｄｃ電力変換装置 |
| JP5971904B2 (ja) * | 2010-09-02 | 2016-08-17 | セイコーインスツル株式会社 | 電源装置および電子時計 |
| US9362820B2 (en) * | 2010-10-07 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | DCDC converter, semiconductor device, and power generation device |
| TWI470918B (zh) * | 2012-12-17 | 2015-01-21 | Upi Semiconductor Corp | 直流對直流轉換器、時間產生電路及其操作方法 |
| US20150028823A1 (en) * | 2013-07-24 | 2015-01-29 | Analog Devices Technology | Pulse width modulated power regulator with loop stabilizer |
| JP6257363B2 (ja) * | 2014-02-06 | 2018-01-10 | エスアイアイ・セミコンダクタ株式会社 | スイッチングレギュレータ制御回路及びスイッチングレギュレータ |
| CN105743373B (zh) * | 2014-12-12 | 2018-07-27 | 易讯科技股份有限公司 | 一种多重保护直流电压调节装置及方法 |
| IT201900014715A1 (it) * | 2019-08-13 | 2021-02-13 | St Microelectronics Srl | Dispositivo di controllo per regolatore di tensione a commutazione e metodo di controllo |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000166223A (ja) * | 1998-12-01 | 2000-06-16 | Motorola Japan Ltd | 昇降圧型ｄｃ／ｄｃコンバータ |
| JP2002233138A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JP2003319644A (ja) * | 2001-12-17 | 2003-11-07 | Matsushita Electric Ind Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2004208448A (ja) * | 2002-12-26 | 2004-07-22 | Hitachi Ltd | 昇降圧ｄｃ−ｄｃコンバータ |
| JP2005045943A (ja) * | 2003-07-23 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 昇降圧ｄｃ−ｄｃコンバータ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19546421C1 (de) * | 1995-12-12 | 1996-10-24 | Siemens Ag | Batterieankoppelvorrichtung |
| US6813173B2 (en) * | 2000-10-26 | 2004-11-02 | 02Micro International Limited | DC-to-DC converter with improved transient response |
| JP3556648B2 (ja) * | 2002-07-08 | 2004-08-18 | 日本テキサス・インスツルメンツ株式会社 | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 |
| JP3556652B2 (ja) * | 2002-09-27 | 2004-08-18 | 日本テキサス・インスツルメンツ株式会社 | Ｄｃ−ｄｃコンバータ |
| JP3953443B2 (ja) * | 2003-07-08 | 2007-08-08 | ローム株式会社 | 昇降圧ｄｃ−ｄｃコンバータ及びこれを用いたポータブル機器 |
| JP3787784B2 (ja) * | 2003-12-25 | 2006-06-21 | 日本テキサス・インスツルメンツ株式会社 | Ｄｃ−ｄｃコンバータ |
| JP3963905B2 (ja) * | 2004-04-26 | 2007-08-22 | 日本テキサス・インスツルメンツ株式会社 | スイッチング電源装置 |
| US7176667B2 (en) * | 2005-06-20 | 2007-02-13 | Aimtron Technology Corp. | Buck-boost voltage converter |
-
2005
- 2005-04-21 JP JP2005123798A patent/JP2006304512A/ja active Pending
- 2005-07-29 TW TW094125790A patent/TWI295526B/zh active
- 2005-08-04 US US11/196,258 patent/US7248030B2/en not_active Expired - Fee Related
- 2005-08-26 KR KR1020050078573A patent/KR100695713B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000166223A (ja) * | 1998-12-01 | 2000-06-16 | Motorola Japan Ltd | 昇降圧型ｄｃ／ｄｃコンバータ |
| JP2002233138A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JP2003319644A (ja) * | 2001-12-17 | 2003-11-07 | Matsushita Electric Ind Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2004208448A (ja) * | 2002-12-26 | 2004-07-22 | Hitachi Ltd | 昇降圧ｄｃ−ｄｃコンバータ |
| JP2005045943A (ja) * | 2003-07-23 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 昇降圧ｄｃ−ｄｃコンバータ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009153265A (ja) * | 2007-12-19 | 2009-07-09 | Rohm Co Ltd | スイッチングレギュレータおよびその制御回路、制御方法 |
| US9083240B2 (en) | 2012-03-28 | 2015-07-14 | Fujitsu Limited | DC-DC converter and portable device |
| JP2015037343A (ja) * | 2013-08-12 | 2015-02-23 | 株式会社オートネットワーク技術研究所 | 降圧装置、昇圧装置及び変圧装置 |
| CN106330138A (zh) * | 2016-10-17 | 2017-01-11 | 成都前锋电子仪器有限责任公司 | 一种可变锯齿波电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060238182A1 (en) | 2006-10-26 |
| TW200638661A (en) | 2006-11-01 |
| US7248030B2 (en) | 2007-07-24 |
| KR100695713B1 (ko) | 2007-03-19 |
| KR20060111241A (ko) | 2006-10-26 |
| TWI295526B (en) | 2008-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006304512A (ja) | 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法 | |
| JP3817446B2 (ja) | 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法 | |
| JP4997891B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法 | |
| US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
| US8000117B2 (en) | Buck boost function based on a capacitor bootstrap input buck converter | |
| JP4573697B2 (ja) | スイッチングレギュレータ及びこれを備えた電子機器 | |
| JP4877472B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP5330084B2 (ja) | 電流検出回路及びこれを用いたスイッチングレギュレータ | |
| JP2008035641A (ja) | Ｄｃ−ｄｃコンバータの制御回路及び方法 | |
| JP2007082273A (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 | |
| JP2007282354A (ja) | スイッチング制御回路 | |
| JP2010051079A (ja) | Ｄｃ−ｄｃコンバータおよび制御方法 | |
| KR20090028498A (ko) | 스위칭 레귤레이터 및 그 제어 방법 | |
| JP2011114977A (ja) | スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法 | |
| JP2010220378A (ja) | 電源装置及び電源制御装置 | |
| JP2010252314A (ja) | 発振回路、周期信号の生成方法およびスイッチング電源 | |
| JP5865028B2 (ja) | Ｄｃーｄｃコンバータ | |
| JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
| JP2009247202A (ja) | Ｄｃ−ｄｃシステムのための逆電流低減技法 | |
| JP2017099194A (ja) | 同期整流型ｄｃ／ｄｃコンバータ | |
| JP2010130785A (ja) | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータの制御方法及び電子機器 | |
| JP4487649B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| JP2007202281A (ja) | 電源回路 | |
| JP2010213559A (ja) | 直流電源装置およびｄｃ−ｄｃコンバータ | |
| CN107086778B (zh) | 降压调节器的低功率待机模式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |