JP5404991B2 - Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、およびｄｃ−ｄｃコンバータの制御方法 - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータの制御に関するものであり、特に、ＤＣ−ＤＣコンバータにおける、電源投入時や電源切断時の出力電圧の制御に関するものである。

特許文献１には、電源投入時／電源切断時の出力電圧立ち上がり／立ち下がり特性が負荷に依存しないようにすることを目的とする直流−直流変換制御回路が開示されている。電圧制御型の直流−直流変換制御回路である。

図７に示すように、ＤＣ−ＤＣ制御回路１０５において、定電流回路Ｉ１００は、スイッチ回路Ｓ１００がＯＦＦ時にソフトスタート用コンデンサＣ１２０を充電して、一定の時間でソフトスタート用コンデンサＣ１２０の電位を上昇させるための充電回路である。

誤差増幅器１１０は、基準電圧ｅ１００とソフトスタート用コンデンサＣ１２０の電圧のうち低い方の電圧値を基準電圧値として、抵抗Ｒ１００／Ｒ２００によって分圧された電圧との差異を増幅して、その出力をＰＷＭ比較器１３０へと出力する。

定電流回路Ｉ１００がソフトスタート用コンデンサＣ１２０を充電することに応じて、ＤＣ−ＤＣコンバータの出力電圧を決める基準電圧値を徐々に上昇させ、一定時間後に正規の電圧値を出力するように制御するため、ＤＣ−ＤＣコンバータの出力電圧は負荷に依存せず、ソフトスタート用コンデンサＣ１２０の容量で決まる時定数により制御される。

アンド回路ＡＮＤ１００は、負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号がＨｉｇｈ（有効）であり、電源の切断時にＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗとなることにより、Ｈｉｇｈレベルとなる。

負荷容量放電用スイッチ回路Ｓ２００は、アンド回路ＡＮＤ１００の出力がＨｉｇｈレベルを出力しているときＯＮ状態となり、ＤＣ−ＤＣコンバータの出力とグランド間を短絡し、ＤＣ−ＤＣコンバータの負荷に依存することなくＤＣ−ＤＣコンバータの出力負荷容量を強制的に放電する。

また、図８に電流制御型ＤＣ−ＤＣコンバータを示す。

電圧増幅器ＡＭＰ１は、電流測定抵抗ＲＳ１に流れる電流により発生する電圧降下を増幅し、電流測定抵抗ＲＳ１に流れる電流に比例した電圧ＶＰを出力する。

誤差増幅器ＥＲＡ１は、二つの非反転入力端子に印加される電圧のうち低い方の電圧と反転入力端子に印加される電圧の差を増幅して電圧ＶＣを出力する。

発振器ＯＳＣ１００は、一定の周波数でパルスを発生し、フリップフロップ回路ＦＦを定期的にセットする。フリップフロップ回路ＦＦがセットされると、メインスイッチングトランジスタであるＭＯＳトランジスタＦＥＴ１がオンされるとともに、同期整流スイッチであるＭＯＳトランジスタＦＥＴ２はオフされる。

電圧比較器ＣＯＭＰ１は、電圧増幅器ＡＭＰ１の出力ＶＰが誤差増幅器ＥＲＡ１の出力ＶＣよりも大きくなると、フリップフロップ回路ＦＦをリセットしてＭＯＳトランジスタＦＥＴ１をオフにする。

スイッチ回路ＳＷ２１は、定電流回路Ｉ２とソフトスタート用コンデンサＣＳ２とを接続する回路であり、スイッチ回路ＳＷ２２は、放電抵抗ＲＤ２とソフトスタート用コンデンサＣＳ２とを接続する回路である。

特許文献１に開示されている電圧制御型ＤＣ−ＤＣコンバータの場合と同様に、誤差増幅器ＥＲＡ１の非反転入力端子には、基準電圧ｅ１とソフトスタート用コンデンサＣＳ２とが接続されている。電源の投入に応じて、ソフトスタート用コンデンサＣＳ２は定電流回路Ｉ２により充電されて徐々に電圧が上昇していく。ソフトスタート用コンデンサＣＳ２の電圧が基準電圧ｅ１より低電圧である間は、誤差増幅器ＥＲＡ１は、出力電圧ＶＯＵＴの分圧値を、ソフトスタート用コンデンサＣＳ２の電圧に対して差分して増幅し電圧ＶＣを出力する。

特開平９−１５４２７５号公報

上記の背景技術のＤＣ−ＤＣコンバータにおいては、電圧制御型、電流制御型に関わらず、電源投入に伴う起動時には、定電流回路により徐々に充電が行なわれるソフトスタート用コンデンサの端子電圧が基準電圧とされ、出力電圧ＶＯＵＴが徐々に立ち上がる、いわゆるソフトスタート動作が行なわれる。電源投入に伴う起動時においては、ソフトスタート用コンデンサの端子電圧が誤差増幅器の基準電圧とされるところ、定常動作状態に至るまでの間は、基準電圧ｅ１に比して低電圧で推移する。出力電圧ＶＯＵＴへは限られた電力量を供給すれば足り、電力供給の不要な周期もある。

しかしながら、電流制御型ＤＣ−ＤＣコンバータにおいては、発振器ＯＳＣ１００の周波数で決まる周期ごとにＭＯＳトランジスタＦＥＴ１がオンする。出力電圧ＶＯＵＴへの電力供給が不要な周期であっても電力の供給が開始されてしまうこととなる。更に、一旦オンされたＭＯＳトランジスタＦＥＴ１がオフ制御されるまでには、ＤＣ−ＤＣコンバータの制御を構成する回路の時間遅延が必要とされる。この間、ＭＯＳトランジスタＦＥＴ１のオン状態が無条件に継続してしまう。

特にＤＣ−ＤＣコンバータの負荷が軽い場合、電流制御型ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴが、ソフトスタート用コンデンサＣＳ２により設定された電圧値を越えて上昇する期間が発生してしまう場合がある。図９に一例を示す。ＭＯＳトランジスタＦＥＴ１の導通制御において、発振器ＯＳＣ１００による発振周期ごとにオン制御からオフ制御に至るまでの回路応答による時間遅れや、ソフトスタート用コンデンサＣＳ２の端子電圧の上昇などが影響して、起動時の出力電圧ＶＯＵＴは、滑らかなランプ波形を示さず階段状に上昇してしまう場合がある。定電流回路Ｉ２によるソフトスタート用コンデンサＣＳ２の充電動作により期待される出力電圧ＶＯＵＴの滑らかなランプ制御を実現できない場合も考えられ問題である。

本発明は前記背景技術に鑑みなされたものであり、ＤＣ−ＤＣコンバータの電源投入時または／および電源停止時、出力電圧を滑らかにランプ制御することが可能なＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータの制御方法を提供することを目的とする。

前記目的を達成するために、本発明に係るＤＣ−ＤＣコンバータの制御回路は、電源電圧が供給され、ＤＣ−ＤＣコンバータの周期的なスイッチング制御のタイミングを制御する発振信号を出力する発振回路と、起動指令に応じて漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に基づいてＤＣ−ＤＣコンバータの出力電圧を漸次増加するように制御するランプ制御部とを備え、発振回路は、漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に応じて、発振信号の周波数を出力電圧が漸次増加する過程で漸次増加させることを特徴とする。

また、本発明に係るＤＣ−ＤＣコンバータは、電源電圧が供給され、周期的なスイッチング制御のタイミングを制御する発振信号を出力する発振回路と、起動指令に応じて漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に基づいて出力電圧を漸次増加するように制御するランプ制御部とを備え、発振回路は、漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に応じて、発振信号の周波数を出力電圧が漸次増加する過程で漸次増加させることを特徴とする。

本発明のＤＣ−ＤＣコンバータの制御回路およびＤＣ−ＤＣコンバータでは、ＤＣ−ＤＣコンバータは、発振回路により周期的なタイミングでスイッチング制御する発振信号を出力する。ランプ制御部は、起動指令に応じて漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に基づいてＤＣ−ＤＣコンバータの出力電圧を漸次増加するように制御する。そして、発振回路は、漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に応じて、発振信号の周波数を出力電圧が漸次増加する過程で漸次増加させる。

また、本発明に係るＤＣ−ＤＣコンバータの制御方法は、ＤＣ−ＤＣコンバータの周期的なスイッチング制御のタイミングを制御する発振信号を出力するステップと、起動指令に応じて漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に基づいてＤＣ−ＤＣコンバータの出力電圧を漸次増加するように制御するステップとを備え、発振信号を出力するステップは、漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に応じて、発振信号の周波数を出力電圧が漸次増加する過程で漸次増加させる。

本発明のＤＣ−ＤＣコンバータの制御方法では、ＤＣ−ＤＣコンバータは、周期的なスイッチング制御のタイミングを制御する発振信号が出力される。また、起動指令に応じて漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に基づいてＤＣ−ＤＣコンバータの出力電圧を漸次増加するように制御する。そして、漸次増加する、電源電圧に基づく電圧値とは異なる制御電圧値に応じて、発振信号の周波数を出力電圧が漸次増加する過程で漸次増加させる。

これにより、起動指令により出力電圧が漸次上昇する過程、または／および停止指令により出力電圧が漸次下降する過程の制御電圧値に応じて、発振回路の発振周波数が制御される。

起動指令や停止指令に伴う出力電圧の遷移期間において、発振回路の毎周期ごとにスイッチング制御が行なわれても、出力電圧に対して過度な電力が供給されることはなく、出力電圧を滑らかなランプ波形とすることができる。

本発明によれば、ＤＣ−ＤＣコンバータの電源投入時または／および電源停止時のＤＣ−ＤＣコンバータの出力電圧を、滑らかなランプ波形に制御するＤＣ−ＤＣコンバータの制御回路、および制御方法を提供することが可能となる。

以下、本発明の電流制御型ＤＣ−ＤＣコンバータの制御回路、電流制御型ＤＣ−ＤＣコンバータ、および制御方法について具体化した実施形態を図１乃至図６に基づき図面を参照しつつ詳細に説明する。

図１は、第１実施形態の電流制御型ＤＣ−ＤＣコンバータを示す回路図である。降圧型の構成である。また、同期整流方式の回路構成を有している。

主スイッチ素子であるＭＯＳトランジスタＦＥＴ１のドレイン端子は、入力電圧ＶＩＮが入力され、ソース端子は、チョークコイルＬ１の入力端子および同期整流スイッチ素子であるＭＯＳトランジスタＦＥＴ２のドレイン端子に接続されている。ＭＯＳトランジスタＦＥＴ２のソース端子は、接地電位に接続されている。また、ＭＯＳトランジスタＦＥＴ１のゲート端子は、制御回路１０の出力端子（ＤＨ）に接続され、ＭＯＳトランジスタＦＥＴ２のゲート端子は、制御回路１０の出力端子（ＤＬ）に接続されている。チョークコイルＬ１の出力端子は、電流測定抵抗ＲＳ１の入力端子および制御回路１０の入力端子（ＦＢ０）に接続されている。電流測定抵抗ＲＳ１の出力端子は、平滑コンデンサＣ１に接続され、ＤＣ−ＤＣコンバータの出力端子ＶＯＵＴとされる。平滑コンデンサＣ１の他端子は、接地電位に接続されている。また、出力端子ＶＯＵＴは、制御回路１０の入力端子（ＦＢ１）に接続されている。

制御回路１０は、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２をスイッチング制御して同期整流方式で動作する降圧型コンバータを、電流制御型で動作させる制御を行なう回路である。入力端子（ＦＢ１）に入力されるＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴは、入力端子（ＦＢ１）と接地電位との間に直列接続される入力抵抗Ｒ１と接地抵抗Ｒ２により分圧され、誤差増幅器ＥＲＡ１の反転入力端子に入力される。誤差増幅器ＥＲＡ１の第１の非反転入力端子は、接地電位からの基準電圧ｅ１が入力接続され、第２の非反転入力端子は、ソフトスタート端子（Ｃ２）を介してソフトスタート用容量素子ＣＳ２が接続されている。誤差増幅器ＥＲＡ１の出力電圧ＶＣは、電圧比較器ＣＯＭＰ１の反転入力端子に入力される。

入力端子（ＦＢ１）および（ＦＢ０）は、電圧増幅器ＡＭＰ１の反転入力端子および非反転入力端子に各々接続されている。電圧増幅器ＡＭＰ１の出力電圧ＶＰは、電圧比較器ＣＯＭＰ１の非反転入力端子に入力される。電圧比較器ＣＯＭＰ１の出力端子は、フリップフロップ回路ＦＦのリセット端子（Ｒ）に接続されている。

フリップフロップ回路ＦＦのセット端子（Ｓ）は、後述する発振回路ＯＳＣから出力される発振信号ＣＫが入力される。フリップフロップ回路ＦＦの非反転出力端子（Ｑ）は、制御回路の出力端子（ＤＨ）に接続され、反転出力端子（＊Ｑ）は、制御回路１０の出力端子（ＤＬ）に接続されている。ここで、フリップフロップ回路ＦＦのセット端子（Ｓ）は、ローレベルの信号入力によってトリガされ、リセット端子（Ｒ）は、ハイレベルの信号入力によってトリガされる。

スイッチ回路ＳＷ２１は、定電流回路Ｉ２を、ソフトスタート端子（Ｃ２）を介してソフトスタート用容量素子ＣＳ２に接続する回路である。起動指令（不図示）に応じて導通され、少なくとも停止指令（不図示）が発せられる時点では非導通とされている。また、スイッチ回路ＳＷ２２は、放電用抵抗素子ＲＤ２を、ソフトスタート端子（Ｃ２）を介してソフトスタート用容量素子ＣＳ２に接続する回路である。停止指令に応じて導通され、少なくとも起動指令が発せられる時点では非導通とされている。

発振回路ＯＳＣは、周波数設定部ＦＳＥＴと容量素子ＣＳ１とを備えて構成されている。容量素子ＣＳ１は、接地電位と周波数設定部ＦＳＥＴの制御入力端子との間に備えられている。周波数設定部ＦＳＥＴは、制御入力端子に入力される容量素子ＣＳ１の端子電圧に応じて発振周波数が設定され、発振信号ＣＫを出力する。

容量素子ＣＳ１は、ソフトスタート用容量素子ＣＳ２に対する充放電回路と同様な回路構成により、充放電が行なわれる。すなわち、スイッチ回路ＳＷ１１は、定電流回路Ｉ１を容量素子ＣＳ１に接続する回路である。起動指令（不図示）に応じて導通され、少なくとも停止指令（不図示）が発せられる時点では非導通とされている。スイッチ回路ＳＷ１１の導通により、容量素子ＣＳ１への電流経路（充電経路）が確立される。また、スイッチ回路ＳＷ１２は、放電用抵抗素子ＲＤ１を容量素子ＣＳ１に接続する回路である。停止指令に応じて導通され、少なくとも起動指令が発せられる時点では非導通とされている。スイッチ回路ＳＷ１２の導通により、容量素子ＣＳ１からの電流経路（放電経路）が確立される。

ここで、容量素子ＣＳ１は第１容量素子の一例である。また、定電流回路Ｉ１は第１電流部および充電電流部の一例であり、抵抗素子は第２電流部および放電電流部の一例である。スイッチ回路ＳＷ１１は第１スイッチ回路の一例であり、スイッチ回路ＳＷ１２は第２スイッチ回路の一例である。

発振回路ＯＳＣは、所定の発振周波数で発振信号ＣＫを出力して、フリップフロップ回路ＦＦをセットする。フリップフロップ回路ＦＦのセットに応じて、非反転出力端子（Ｑ）がハイレベルとなり反転出力端子（＊Ｑ）はローレベルとなる。各々、出力端子（ＤＨ）、（ＤＬ）を介して、ＭＯＳトランジスタＦＥＴ１を導通し、ＭＯＳトランジスタＦＥＴ２を非導通とする。

誤差増幅器ＥＲＡ１は、二つの非反転入力端子に入力される電圧のうち低い電圧レベルを基準電圧として、反転入力端子に入力される、出力電圧ＶＯＵＴを入力抵抗Ｒ１と接地抵抗Ｒ２とで分圧した電圧との差を誤差増幅して電圧ＶＣを出力する。電圧増幅器ＡＭＰ１は、電流測定抵抗ＲＳ１に流れる電流により発生する電圧降下を増幅した電圧ＶＰを出力する。電圧ＶＣ、ＶＰは、各々電圧比較器ＣＯＭＰ１の反転入力端子、非反転入力端子に入力される。電圧比較器ＣＯＭＰ１は、電圧ＶＰが電圧ＶＣに達することによりフリップフロップ回路ＦＦをリセットする。フリップフロップ回路ＦＦのリセットに応じて、非反転出力端子（Ｑ）がローレベルとなり反転出力端子（＊Ｑ）はハイレベルとなる。各々、出力端子（ＤＨ）、（ＤＬ）を介して、ＭＯＳトランジスタＦＥＴ１を非導通とし、ＭＯＳトランジスタＦＥＴ２を導通する。誤差増幅器ＥＲＡ１に入力される信号の誤差電圧に応じて電圧ＶＣの電圧レベルが決定される。このため、基準電圧に対して分圧電圧が低いレベルであるほどコイル電流のピーク電流値が大きく制御され、分圧電圧が基準電圧に近づくにつれて、ピーク電流値は小さなものとなる。

ＤＣ−ＤＣコンバータが起動されると、スイッチ回路ＳＷ２１が導通して、ソフトスタート用容量素子ＣＳ２は定電流回路Ｉ２により充電開始される。ソフトスタート用容量素子ＣＳ２の充電の初期段階では、ソフトスタート用容量素子ＣＳ２の端子電圧は基準電圧ｅ１に比して低い電圧レベルにある。このため、誤差増幅器ＥＲＡ１は、分圧電圧をソフトスタート用容量素子ＣＳ２の端子電圧に対して誤差増幅する。ソフトスタート用容量素子ＣＳ２は定電流回路Ｉ２により徐々に充電されるので、端子電圧は徐々に高い電圧レベルに上昇する。誤差増幅器ＥＲＡ１は、徐々に上昇する端子電圧に対して分圧電圧を誤差増幅する。ソフトスタート用容量素子ＣＳ２の端子電圧に応じて出力電圧ＶＯＵＴが徐々に上昇する制御が行なわれる。ソフトスタート動作である。

ソフトスタート用容量素子ＣＳ２の端子電圧が基準電圧ｅ１の電圧レベルを越えると、誤差増幅器ＥＲＡ１は、分圧電圧を基準電圧ｅ１に対して誤差増幅する。基準電圧ｅ１に応じて出力電圧ＶＯＵＴが制御される。

ＤＣ−ＤＣコンバータの動作が停止されると、スイッチ回路ＳＷ２２が導通して、ソフトスタート用容量素子ＣＳ２は放電用抵抗素子ＲＤ２を介して放電される。ソフトスタート用容量素子ＣＳ２の放電の初期段階では、ソフトスタート用容量素子ＣＳ２の端子電圧は基準電圧ｅ１に比して高い電圧レベルにある。誤差増幅器ＥＲＡ１は、分圧電圧を基準電圧ｅ１に対して誤差増幅し、出力電圧ＶＯＵＴを基準電圧ｅ１に応じて一定電圧レベルに維持する。ソフトスタート用容量素子ＣＳ２の放電が進むと端子電圧が基準電圧ｅ１を下回って徐々に下降する。誤差増幅器ＥＲＡ１は、分圧電圧を徐々に下降する端子電圧に対して誤差増幅する。ソフトスタート用容量素子ＣＳ２の端子電圧に応じて出力電圧ＶＯＵＴが徐々に下降する制御が行なわれる。

ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２は、フリップフロップ回路ＦＦのセットとリセットとにより導通と非導通とが繰り返される。フリップフロップ回路ＦＦのセットは、発振信号ＣＫにより行なわれるので、導通と非導通との周期は、発振回路ＯＳＣから出力される発振信号ＣＫの発振周波数で決定される。後述するように、第１実施形態では、ＤＣ−ＤＣコンバータの起動、停止に伴う出力電圧ＶＯＵＴの電圧レベルの遷移期間に、発振周波数を漸次増減する。

図２に発振回路ＯＳＣの具体例を示す。発振信号ＣＫとして鋸波を出力する。周波数設定部ＦＳＥＴは以下の構成を有している。容量素子ＣＳ１の端子電圧ＶＣＳが入力される第１の非反転入力端子と定常設定電圧ｅ１１が入力される第２の非反転入力端子とを備える電圧増幅器ＡＭＰ２の出力端子が、トランジスタＱ１のベース端子に接続されている。トランジスタＱ１のエミッタ端子は、電流設定用抵抗素子ＲＴの一端に接続されると共に、電圧増幅器ＡＭＰ２の反転入力端子に接続されている。電流設定用抵抗素子ＲＴの他端は接地電位に接続されている。

電圧増幅器ＡＭＰ２とトランジスタＱ１がバッファ部の一例として構成されており、電流設定用抵抗素子ＲＴが電流設定部の一例である。バッファ部の出力であるトランジスタＱ１のエミッタ端子が第１および第２の非反転入力端子のうち低い電圧レベルに制御され、電流設定部である電流設定用抵抗素子ＲＴに印加されることにより、所定のバイアス電流がトランジスタＱ１に流れる。

トランジスタＱ１のコレクタ端子は、トランジスタＱ２のドレイン端子およびゲート端子、更にトランジスタＱ３のゲート端子に接続されている。トランジスタＱ２およびＱ３のソース端子には電源電圧ＶＣＣが供給されている。トランジスタＱ２およびＱ３によりカレントミラー回路が構成されている。電流設定用抵抗素子ＲＴにより設定されたバイアス電流は、カレントミラー回路によりトランジスタＱ３から出力される。

トランジスタＱ３のドレイン端子は、一端が接地電位に接続された周波数設定用容量素子ＣＴの他端に接続され出力端子ＣＫとされる。出力端子ＣＫは、電圧比較器ＣＯＭＰ２の非反転入力端子に接続されている。電圧比較器ＣＯＭＰ２の反転入力端子には発振信号ＣＫのピーク電圧ＶＨが入力されている。電圧比較器ＣＯＭＰ２の出力端子は、トランジスタＱ４のゲート端子に接続されている。トランジスタＱ４は、出力端子と接地電位との間に接続されている。出力端子から発振信号ＣＫが出力される。

電圧増幅器ＡＭＰ２とトランジスタＱ１とを備えて例示されているバッファ部は、電圧増幅器ＡＭＰ２の反転入力端子に入力される電圧を、二つの非反転入力端子に印加される電圧のうち低い方の電圧となるように制御を行なう。

すなわち、二つの非反転入力端子に印加される電圧のうち低い方の電圧を基準電圧として、電圧増幅器ＡＭＰ２は、基準電圧と電流設定用抵抗素子ＲＴに印加される電圧との差を増幅して、トランジスタＱ１のベースに出力する。電流設定用抵抗素子ＲＴの印加電圧は電流設定用抵抗素子ＲＴに流れるバイアス電流に依存するので、電流設定用抵抗素子ＲＴに流れる電流が少なく印加電圧が低いときには、電圧増幅器ＡＭＰ２の出力電圧は上昇しトランジスタＱ１のベース電流を増加させる。トランジスタＱ１のベース電流が増加するとトランジスタＱ１のエミッタ電流も増加して電流設定用抵抗素子ＲＴに流れる電流が増加する。逆に、電流設定用抵抗素子ＲＴに流れる電流が大きく印加電圧が高いときには、電圧増幅器ＡＭＰ２の出力電圧は減少しトランジスタＱ１のベース電流を減少させる。トランジスタＱ１のベース電流が減少するとトランジスタＱ１のエミッタ電流も減少して電流設定用抵抗素子ＲＴに流れる電流が減少する。これにより、電流設定用抵抗素子ＲＴに印加される電圧は、基準電圧に一致する。

電流設定用抵抗素子ＲＴに印加される電圧に基づいてバイアス電流が決定される。バイアス電流は、トランジスタＱ１を介してトランジスタＱ２およびＱ３で構成されるカレントミラー回路に流れ、トランジスタＱ３から出力される。出力されたバイアス電流は周波数設定用容量素子ＣＴを充電することにより、出力端子の電圧レベルを時間と共に上昇させる。定常動作状態ではバイアス電流は所定電流値に維持されるので、発振信号ＣＫは所定の傾きで直線的に増加する波形となる。電圧比較器ＣＯＭＰ２により、出力端子の電圧値がピーク電圧ＶＨに達することによりトランジスタＱ４が導通し、出力端子を接地電位に引き抜く。出力端子が接地電位まで引き抜かれると、電圧比較器ＣＯＭＰ２の出力電圧が反転しトランジスタＱ４が非導通となるので、再度、バイアス電流による周波数設定用容量素子ＣＴの充電が開始される。これを繰り返すことにより発振信号ＣＫが出力される。出力端子から出力される発振信号ＣＫは、図３に示すように、鋸波状の波形となる。ここで、発振信号ＣＫの発振周波数は、周波数設定用容量素子ＣＴの容量値、および発振信号ＣＫのピーク電圧ＶＨが共に固定であるので、バイアス電流に比例する周波数となる。定常動作状態では、一定の発振周波数を持って発振する波形が得られる。

ＤＣ−ＤＣコンバータが起動されると、スイッチ回路ＳＷ１１が導通して容量素子ＣＳ１は定電流回路Ｉ１により充電が開始される。容量素子ＣＳ１の充電の初期段階では、容量素子ＣＳ１の端子電圧ＶＣＳは、定常設定電圧ｅ１１に比して低い電圧レベルにある。このため、バッファ部は、端子電圧ＶＣＳを電流設定用抵抗素子ＲＴに印加する。

容量素子ＣＳ１は定電流回路Ｉ１により徐々に充電されるので、端子電圧ＶＣＳは徐々に高い電圧レベルに上昇する。電圧増幅器ＡＭＰ２およびトランジスタＱ１により、徐々に上昇する端子電圧ＶＣＳに応じて電流設定用抵抗素子ＲＴに略同一の電圧が印加される。起動に伴う容量素子ＣＳ１への充電動作により、電流設定用抵抗素子ＲＴへの印加電圧が漸次増大しバイアス電流が漸次増加する。したがって、発振信号ＣＫの発振周波数は、起動指令後の時間経過に伴い漸次増加する。図４に示す発振周波数特性において、（１）の領域を発振周波数の増加方向に推移する。

端子電圧ＶＣＳが定常設定電圧ｅ１１の電圧レベルを越えると、電流設定用抵抗素子ＲＴへの印加電圧は定常設定電圧ｅ１１に維持される。これにより、定常動作状態においては、バイアス電流は定常設定電圧ｅ１１に応じた電流値となる。したがって、発振信号ＣＫの発振周波数は、固定される。図４に示す発振周波数特性において、（２）の領域である周波数ｆ０となる。尚、周波数ｆ０による発振周期が、第１周期の一例である。

ＤＣ−ＤＣコンバータの動作が停止されると、スイッチ回路ＳＷ１２が導通して容量素子ＣＳ１は放電用抵抗素子ＲＤ１を介して放電が開始される。容量素子ＣＳ１の放電の初期段階では、端子電圧ＶＣＳは定常設定電圧ｅ１１に比して高い電圧レベルにある。電流設定用抵抗素子ＲＴに印加される電圧は定常設定電圧ｅ１１に維持される。バイアス電流は定常動作状態と同じ固定された電流値である。したがって、発振信号ＣＫの発振周波数は、図４に示す発振周波数特性において、（２）の領域である周波数ｆ０となる。

容量素子ＣＳ１の放電が進むと、端子電圧ＶＣＳが定常設定電圧ｅ１１を下回って徐々に下降する。徐々に下降する端子電圧ＶＣＳに応じて電流設定用抵抗素子ＲＴに略同一の電圧が印加される。電流設定用抵抗素子ＲＴへの印加電圧が漸次下降し、バイアス電流が漸次下降する。したがって、発振信号ＣＫの発振周波数は、停止指令後の時間経過に伴い漸次減少する。図４に示す発振周波数特性において、（１）の領域を発振周波数の減少方向に推移する。

第１実施形態のＤＣ−ＤＣコンバータの制御回路１０においては、起動指令に伴い、発振回路ＯＳＣから出力される発振信号ＣＫの発振周波数が漸次増加していく。同様に、停止指令に伴い、発振回路ＯＳＣから出力される発振信号ＣＫの発振周波数が漸次減少していく。これにより、ＤＣ−ＤＣコンバータにおいて電流制御型の制御が行なわれ、発振信号ＣＫの毎周期ごとにフロップフロップ回路ＦＦがセットされてＭＯＳトランジスタＦＥＴ１が導通状態とされる場合にも、ＤＣ−ＤＣコンバータの起動／停止指令後の一定期間において、セット動作の時間間隔を長くすることができる。遷移期間中に必要以上にセット動作が繰り返されることが抑制され、不必要な電極供給が抑制されることにより、出力電圧ＶＯＵＴの滑らかな遷移を実現することができる。

第１実施形態では、発振信号ＣＫの発振周波数の設定用に専用の容量素子ＣＳ１、および専用の充放電回路（定電流回路Ｉ１、抵抗素子ＲＤ１、スイッチ回路ＳＷ１１、ＳＷ１２）を備えているので、出力電圧ＶＯＵＴの遷移状況に応じて最適な発振周波数の遷移に調整することができる。

図５は第１実施形態の変形例である。第１実施形態（図１）に備えられている専用の容量素子ＣＳ１、および専用の充放電回路（定電流回路Ｉ１、抵抗素子ＲＤ１、スイッチ回路ＳＷ１１、ＳＷ１２）に代えて、ソフトスタート用コンデンサＣＳ２の端子電圧を利用したものである。停止指令による出力電圧ＶＯＵＴの立ち上げ、停止指令による出力電圧ＶＯＵＴの立ち下げは、ソフトスタート用容量素子ＣＳ２を漸次、充放電することにより得られる端子電圧で決定している。この端子電圧を利用すれば、発振信号ＣＫにおける、起動時の発振周波数の漸次増加、および停止時の発振周波数の漸次減少を実現することができる。

発振信号ＣＫの発振周波数の制御を、ソフトスタート用容量素子ＣＳ２で代用することにより、回路構成を減らすことができ、低消費電流を図ることができる。

図６は、電流制御型ＤＣ−ＤＣコンバータにおいて同期整流方式で動作させる場合、ＤＣ−ＤＣコンバータの起動時および停止時に、同期整流素子における電流の逆流を許可することで、出力電圧ＶＯＵＴの電圧遷移を制御する回路例である。起動時や停止時にも発振信号ＣＫの発振周波数を低減することなく、出力電圧ＶＯＵＴを滑らかにランプ制御する回路例である。

図６の回路例では、図８の背景技術の回路図に加えて、非反転入力端子に基準電圧ｅ１が入力され、反転入力端子にソフトスタート用容量素子ＣＳ２の端子電圧が入力された電圧比較器ＣＯＭＰ３と、同期整流制御回路２１とを備えて構成されている。更に、ＭＯＳトランジスタＦＥＴ１とＦＥＴ２との接続点が接続されている電流検出端子（ＩＤ）を備えている。

同期整流制御回路２１は、反転入力端子に電流検出端子（ＩＤ）が接続され、非反転入力端子に接地電位が接続された電圧比較器ＣＯＭＰ４と、電圧比較器ＣＯＭＰ３およびＣＯＭＰ４の出力信号が入力される論理和ゲートＯＲ１と、論理和ゲートＯＲ１の出力信号とフリップフロップ回路ＦＦの反転出力端子（＊Ｑ）からの出力信号とが入力される論理積ゲートＡＮＤ１とが備えられている。論理積ゲートの出力端子は出力端子（ＤＬ）に接続されている。

同期整流素子であるＭＯＳトランジスタＦＥＴ２は、論理積ゲートＡＮＤ１の出力信号がハイレベルであるとき導通する。これは、論理積ゲートＡＮＤ１に入力されている２つの入力信号が共にハイレベルである場合である。電圧比較器ＣＯＭＰ３またはＣＯＭＰ４の出力信号のうち少なくともいずれか一方がハイレベルである状態で、フリップフロップ回路ＦＦがリセット状態となり反転出力端子（＊Ｑ）からハイレベルの信号が出力される場合である。

ここで、電圧比較器ＣＯＭＰ３の出力信号がハイレベルである場合とは、ソフトスタート用容量素子ＣＳ２の端子電圧が基準電圧ｅ１に比して低い電圧レベルである場合である。ＤＣ−ＤＣコンバータの起動時または停止時にソフトスタート用容量素子ＣＳ２が充放電されている遷移期間である。

また、電圧比較器ＣＯＭＰ４の出力信号がハイレベルである場合とは、反転入力端子が負電圧である場合である。ＭＯＳトランジスタＦＥＴ２が同期整流素子として導通している期間である。

電流制御型ＤＣ−ＤＣコンバータは、発振器ＯＳＣ１００からの発振信号ＣＫ１００の毎周期ごとにＭＯＳトランジスタＦＥＴ１が強制的に導通され、入力電圧ＶＩＮから出力電圧ＶＯＵＴに対して無条件に電力が供給される。特に負荷が軽い場合に出力電圧ＶＯＵＴが必要以上に上昇してしまうことがある。

そこで、入力電圧ＶＩＮから出力電圧ＶＯＵＴに必要以上に供給された電力を、入力電圧ＶＩＮに回生させることで、ＤＣ−ＤＣコンバータの起動時や停止時の出力電圧ＶＯＵＴのランプ制御を滑らかにすることができる。

電圧比較器ＣＯＭＰ３は、ソフトスタート用容量素子ＣＳ２の端子電圧が基準電圧ｅ１よりも低く、起動動作から定常動作状態への出力電圧ＶＯＵＴの遷移期間、また、停止動作に伴う定常動作状態時から停止までの出力電圧ＶＯＵＴの遷移期間において、同期整流素子であるＭＯＳトランジスタＦＥＴ２の電流の逆流するのを許可する。

フリップフロップ回路ＦＦがセットされてからリセットされるまでの時間、チョークコイルＬ１にエネルギが蓄積される。ＭＯＳトランジスタＦＥＴ１が非導通とされると、チョークコイルＬ１に蓄積されたエネルギはＭＯＳトランジスタＦＥＴ２を介して出力側に放出される。負荷に電力供給されると共に、平滑コンデンサＣ１に電荷が蓄積されて、出力電圧ＶＯＵＴが上昇する。出力電圧ＶＯＵＴに接続されている負荷が無負荷状態等の軽い場合、チョークコイルＬ１に蓄えられたエネルギは、全て平滑コンデンサＣ１に蓄積されて出力電圧ＶＯＵＴを上昇させるだけに使用される。チョークコイルＬ１から平滑コンデンサＣ１へのエネルギの移動により、平滑コンデンサＣ１の電圧値（出力電圧ＶＯＵＴ）がピーク値に達するのは、チョークコイルＬ１のインダクタンス値と平滑コンデンサＣ１の容量値で決まる共振周波数の１／４の時間である。

ＭＯＳトランジスタＦＥＴ２の逆流が許可されている場合、共振周波数の１／４の時間が経過して平滑コンデンサＣ１の電圧がピーク値に達した後、ＭＯＳトランジスタＦＥＴ２に、通常の同期整流方向とは逆方向の電流が流れ始め、平滑コンデンサＣ１のエネルギはチョークコイルＬ１に戻り始める。この後、ＭＯＳトランジスタＦＥＴ２が非導通となると、チョークコイルＬ１に蓄積されたエネルギは、ＭＯＳトランジスタＦＥＴ１のボディーダイオードを介して入力電圧ＶＩＮに戻される。これにより、必要以上に供給されたエネルギが入力電圧ＶＩＮに回生させることができる。ＤＣ−ＤＣコンバータの負荷が軽い状態でも、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴが不必要に上昇することはなく、出力電圧ＶＯＵＴを滑らかに遷移させる制御が可能となる。

以上詳細に説明したとおり、本実施形態に係る電流制御型ＤＣ−ＤＣコンバータの制御回路１０によれば、ＤＣ−ＤＣコンバータの主スイッチ素子であるＭＯＳトランジスタＦＥＴ１は、フリップフロップ回路ＦＦによりスイッチング制御される。フリップフロップ回路ＦＦのセット端子（Ｓ）には発振回路ＯＳＣが接続され、発振信号ＣＫの周期ごとにフリップフロップ回路ＦＦがセットされてＭＯＳトランジスタＦＥＴ１が導通状態とされる。発振回路ＯＳＣから出力される発振信号ＣＫは、ＤＣ−ＤＣコンバータが停止状態と定常動作状態との間の遷移状態にある場合、発振周波数が、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴの電圧値の増減に合わせて漸次増減する。

また、本実施形態に係る電流制御型ＤＣ−ＤＣコンバータの制御方法によれば、ＤＣ−ＤＣコンバータの主スイッチ素子であるＭＯＳトランジスタＦＥＴ１は、所定周期ごとに導通状態にセットされる。定常動作状態においては、所定周期は第１周期である周波数ｆ０とされ、定常動作状態と停止状態との間の遷移状態においては、所定周期は、第１周期（周波数ｆ０）を最短周期として、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴの電圧値の増減に合わせて漸次減増する。

発振信号ＣＫの毎周期ごとにＭＯＳトランジスタＦＥＴ１が導通状態にセットされる電流制御型の制御であっても、起動指令により出力電圧ＶＯＵＴが漸次上昇する過程で発振信号ＣＫの発振周波数が漸次上昇し、または／および停止指令により出力電圧ＶＯＵＴが漸次下降する過程で発振信号ＣＫの発振周波数が漸次下降するので、停止状態と定常動作状態との間の遷移状態にある場合に、ＭＯＳトランジスタＦＥＴ１が導通状態にセットされる時間間隔を長くすることができる。出力電圧ＶＯＵＴに対して過度な電力が供給されることはなく、出力電圧ＶＯＵＴを滑らかなランプ波形とすることができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、容量素子ＣＳ１を備えて発振回路ＯＳＣが構成される場合について説明したが、制御端子を備えておき、容量素子を外付けとすることもできる。容量素子を外付けとすれば、発振信号ＣＫにおける発振周波数の漸次な増減を自在に調整することができる。この場合、容量素子を外付けすることに代えて、外部の制御回路などから制御電圧を直接入力する構成とすることも可能である。
また、容量素子ＣＳ１を充放電する充電電流部として定電流回路Ｉ１を備え、放電電流部として放電用抵抗素子ＲＤ１を備える場合について説明したが、本発明はこれに限定されるものではない。定電流回路Ｉ１に代え、また定電流回路Ｉ１と共に、抵抗素子を備え、放電用抵抗素子ＲＤ１に代え、また放電用抵抗素子ＲＤ１と共に、停電流回路を備える構成とすることもできる。

ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）ＤＣ−ＤＣコンバータの周期的なスイッチング制御のタイミングを指令する発振回路を備え、
前記発振回路は、前記スイッチング制御が停止状態と定常動作状態との間の遷移状態であって、時間経過に伴い前記ＤＣ−ＤＣコンバータの出力電圧値が上昇していく遷移状態にあっては発振周波数を漸次増大し、時間経過に伴い前記ＤＣ−ＤＣコンバータの出力電圧値が下降していく遷移状態にあっては発振周波数を漸次減少することを特徴とする電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記２）前記ＤＣ−ＤＣコンバータの主スイッチ素子をスイッチング制御するフリップフロップ回路を備え、
前記発振回路から出力される発振信号は、前記フリップフロップ回路のセット端子に入力されることを特徴とする付記１に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記３） 起動指令に応じて端子電圧が漸次上昇し、停止指令に応じて端子電圧が漸次下降する電圧信号が入力される制御端子と、
前記制御端子の端子電圧に応じて、前記発振回路の発振周波数を設定する周波数設定部と
を備えることを特徴とする付記１に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記４） 前記制御端子に対して電流出力を行なう第１電流部と、
前記起動指令に応じて、前記第１電流部を介して前記制御端子までの電流経路を確立する第１スイッチ回路と、
前記制御端子に対して電流引き込みを行なう第２電流部と、
前記停止指令に応じて、前記第２電流部を介して前記制御端子までの電流経路を確立する第２スイッチ回路と
を備えることを特徴とする付記３に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記５） 前記第１電流部または／および前記第２電流部は、定電流源回路または／および抵抗素子を備えることを特徴とする付記４に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記６） 前記周波数設定部は、
前記制御端子の端子電圧に応じた電圧を出力するバッファ部と、
前記バッファ部の出力電圧に応じたバイアス電流を設定する電流設定部と
を備えることを特徴とする付記３に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記７） 前記バッファ部は、
前記制御端子の端子電圧が入力される第１の非反転入力端子と、
前記定常動作状態における発振周波数を設定する定常設定電圧が入力される第２の非反転入力端子と
を備え、
前記バッファ部は、前記第１および第２の非反転入力端子に入力される電圧のうち低い電圧値を出力することを特徴とする付記６に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記８） 前記発振回路は、
起動指令に応じて漸次充電されて端子電圧が漸次上昇し、停止指令に応じて漸次放電されて前記端子電圧が漸次下降する第１容量素子と、
前記第１容量素子の端子電圧に応じて、発振周波数を設定する周波数設定部と
を備えることを特徴とする付記１に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記９） 前記第１容量素子に対して充電を行なう充電電流部と、
前記起動指令に応じて、前記充電電流部を介して前記第１容量素子への充電経路を確立する第１スイッチ回路と、
前記第１容量素子に対して放電を行なう放電電流部と、
前記停止指令に応じて、前記放電電流部を介して前記第１容量素子からの放電経路を確立する第２スイッチ回路と
を備えることを特徴とする付記８に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記１０） 前記充電電流部または／および前記放電電流部は、定電流源回路または／および抵抗素子を備えることを特徴とする付記９に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記１１） 前記周波数設定部は、
前記第１容量素子の端子電圧に応じた電圧を出力するバッファ部と、
前記バッファ部の出力電圧に応じたバイアス電流を設定する電流設定部と
を備えることを特徴とする付記８に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記１２） 前記バッファ部は、
前記第１容量素子の端子電圧が入力される第１の非反転入力端子と、
前記定常動作状態における発振周波数を設定する定常設定電圧が入力される第２の非反転入力端子と
を備え、
前記バッファ部は、前記第１および第２の非反転入力端子に入力される電圧のうち低い電圧値を出力することを特徴とする付記１１に記載の電流制御型ＤＣ−ＤＣコンバータの制御回路。
（付記１３）
周期的なスイッチング制御のタイミングを指令する発振回路を備え、
前記発振回路は、前記スイッチング制御が停止状態と定常動作状態との間の遷移状態であって、時間経過に伴い出力電圧値が上昇していく遷移状態にあっては発振周波数を漸次増大し、時間経過に伴い出力電圧値が下降していく遷移状態にあっては発振周波数を漸次減少することを特徴とする電流制御型ＤＣ−ＤＣコンバータ。
（付記１４）主スイッチ素子と、
前記主スイッチング素子をスイッチング制御するフリップフロップ回路とを備え、
前記発振回路から出力される発振信号は、前記フリップフロップ回路のセット端子に入力されることを特徴とする付記１３に記載の電流制御型ＤＣ−ＤＣコンバータ。
（付記１５） 前記発振回路は、
起動指令に応じて漸次充電されて端子電圧が漸次上昇し、停止指令に応じて漸次放電されて前記端子電圧が漸次下降する第１容量素子と、
前記第１容量素子の端子電圧に応じて、前記発振回路の発振周波数を設定する周波数設定部と
を備えることを特徴とする付記１３に記載の電流制御型ＤＣ−ＤＣコンバータ。
（付記１６） 前記第１容量素子に対して充電を行なう充電電流部と、
前記起動指令に応じて、前記充電電流部を介して前記第１容量素子への充電経路を確立する第１スイッチ回路と、
前記第１容量素子に対して放電を行なう放電電流部と、
前記停止指令に応じて、前記放電電流部を介して前記第１容量素子からの放電経路を確立する第２スイッチ回路と
を備えることを特徴とする付記１３に記載の電流制御型ＤＣ−ＤＣコンバータ。
（付記１７） 前記充電電流部または／および前記放電電流部は、定電流源回路または／および抵抗素子を備えることを特徴とする付記１６に記載の電流制御型ＤＣ−ＤＣコンバータ。
（付記１８） 前記周波数設定部は、
前記第１容量素子の端子電圧に応じた電圧を出力するバッファ部と、
前記バッファ部の出力電圧に応じたバイアス電流を設定する電流設定部と
を備えることを特徴とする付記１５に記載の電流制御型ＤＣ−ＤＣコンバータ。
（付記１９） 前記バッファ部は、
前記第１容量素子の端子電圧が入力される第１の非反転入力端子と、
前記定常動作状態における発振周波数を設定する定常設定電圧が入力される第２の非反転入力端子と
を備え、
前記バッファ部は、前記第１および第２の非反転入力端子に入力される電圧のうち低い電圧値を出力することを特徴とする付記１８に記載の電流制御型ＤＣ−ＤＣコンバータ。
（付記２０） 周期的なスイッチング制御が行なわれる電流制御型ＤＣ−ＤＣコンバータの制御方法であって、
定常動作状態において、第１周期でスイッチング制御を行なうステップと、
前記スイッチング制御が停止状態と定常動作状態との間の遷移状態であって、時間経過に伴い出力電圧値が上昇していく遷移状態にあっては、前記第１周期を最短周期として、発振周期を漸次増大し、時間経過に伴い出力電圧値が下降していく遷移状態にあっては、前記第１周期を最短周期として、発振周期を漸次減少するステップと
を有することを特徴とする電流制御型ＤＣ−ＤＣコンバータの制御方法。

第１実施形態の回路図である。 発振回路の具体例である。 発振信号ＣＫの波形図である。 発振回路の発振周波数特性を示す図である。 第１実施形態の変形例を示す回路図である。 出力電圧のランプ制御を行なう別案の回路図である。 背景技術の回路図（電圧制御型）である。 背景技術の回路図（電流制御型）である。 図８において起動時の出力波形のランプ波形を示す図である。

１０ 制御回路
２１ 同期整流制御回路
（Ｃ２） ソフトスタート端子
（ＤＨ）、（ＤＬ） 出力端子
（ＦＢ０）、（ＦＢ１） 入力端子
（ＩＤ） 電流検出端子
ＡＭＰ１、ＡＭＰ２ 電圧増幅器
Ｃ１ 平滑コンデンサ
ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３ 電圧比較器
ＣＳ１ 容量素子
ＣＳ２ ソフトスタート用容量素子
ＣＴ 周波数設定用容量素子
ＥＲＡ１ 誤差増幅器
ＦＥＴ１、ＦＥＴ２ ＭＯＳトランジスタ
ＦＦ フリップフロップ回路
ＦＳＥＴ 周波数設定部
Ｉ１、Ｉ２ 定電流回路
Ｌ１ チョークコイル
ＯＳＣ 発振回路
ＲＤ１、ＲＤ２ 放電用抵抗素子
ＲＳ１ 電流測定抵抗
ＲＴ 電流設定用抵抗素子
ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２ スイッチ回路
ＶＯＵＴ 出力端子
ｅ１ 基準電圧
ｅ１１ 定常設定電圧
ＣＫ 発振信号
ＶＣＳ 容量素子ＣＳ１の端子電圧ＶＣＳ
ＶＨ ピーク電圧
ＶＩＮ 入力電圧

Claims (10)

1. 電源電圧が供給され、ＤＣ−ＤＣコンバータの周期的なスイッチング制御のタイミングを制御する発振信号を出力する発振回路と、
   起動指令に応じて漸次増加する、前記電源電圧に基づく電圧値とは異なる制御電圧値に基づいて前記ＤＣ−ＤＣコンバータの出力電圧を漸次増加するように制御するランプ制御部とを備え、
   前記発振回路は、前記漸次増加する、前記電源電圧に基づく電圧値とは異なる制御電圧値に応じて、前記発振信号の周波数を前記出力電圧が漸次増加する過程で漸次増加させることを特徴とするＤＣ−ＤＣコンバータの制御回路。
2. 前記制御電圧値は第一容量の端子電圧値であり、前記第一容量が前記起動信号に応じて充電されることにより前記制御電圧値が漸次増加することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
3. 前記発振回路は、
   前記漸次増加する制御電圧値に応じて前記発振周波数を設定する周波数設定部を備えることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータの制御回路。
4. 前記周波数設定部は、
   前記漸次増加する制御電圧値に応じた電圧を出力するバッファ部と、
   前記バッファ部の出力電圧に応じたバイアス電流を設定する電流設定部と、
   前記バイアス電流により充電され、所定電圧に到達することに応じて放電される第二容量とを備えることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータの制御回路。
5. 電源電圧が供給され、ＤＣ−ＤＣコンバータの周期的なスイッチング制御のタイミングを制御する発振信号を出力する発振回路と、
   起動指令に応じて増加し停止指令に応じて減少する、前記電源電圧に基づく電圧値とは異なる制御電圧値に基づいて前記ＤＣ−ＤＣコンバータの出力電圧を増加または減少するように制御するランプ制御部とを備え、
   前記発振回路は、前記増加または減少する、前記電源電圧に基づく電圧値とは異なる制御電圧値に基づいて、前記発振信号の周波数を前記出力電圧が増加または減少する過程で増加または減少させることを特徴とするＤＣ−ＤＣコンバータの制御回路。
6. 電源電圧が供給され、周期的なスイッチング制御のタイミングを制御する発振信号を出力する発振回路と、
   起動指令に応じて漸次増加する、前記電源電圧に基づく電圧値とは異なる制御電圧値に基づいて出力電圧を漸次増加するように制御するランプ制御部とを備え、
   前記発振回路は、前記漸次増加する、前記電源電圧に基づく電圧値とは異なる制御電圧値に応じて、前記発振信号の周波数を前記出力電圧が漸次増加する過程で漸次増加させることを特徴とするＤＣ−ＤＣコンバータ。
7. 前記制御電圧値は第一容量の端子電圧値であり、前記第一容量が前記起動信号に応じて充電されることにより前記制御電圧値が漸次増加することを特徴とする請求項６に記載のＤＣ−ＤＣコンバータ。
8. 電源電圧が供給され、周期的なスイッチング制御のタイミングを制御する発振信号を出力する発振回路と、
   起動指令に応じて増加し停止指令に応じて減少する、前記電源電圧に基づく電圧値とは異なる制御電圧値に基づいて出力電圧を増加または減少するように制御するランプ制御部とを備え、
   前記発振回路は、前記増加または減少する、前記電源電圧に基づく電圧値とは異なる制御電圧値に基づいて、前記発振信号の周波数を前記出力電圧が増加または減少する過程で増加または減少させることを特徴とするＤＣ−ＤＣコンバータ。
9. ＤＣ−ＤＣコンバータの周期的なスイッチング制御のタイミングを制御する発振信号を出力するステップと、
   起動指令に応じて漸次増加する、前記電源電圧に基づく電圧値とは異なる制御電圧値に基づいて前記ＤＣ−ＤＣコンバータの出力電圧を漸次増加するように制御するステップとを備え、
   前記発振信号を出力するステップは、前記漸次増加する、前記電源電圧に基づく電圧値とは異なる制御電圧値に応じて、前記発振信号の周波数を前記出力電圧が漸次増加する過程で漸次増加させることを特徴とするＤＣ−ＤＣコンバータの制御方法。
10. ＤＣ−ＤＣコンバータの周期的なスイッチング制御のタイミングを制御する発振信号を出力するステップと、
    起動指令に応じて増加し停止指令に応じて減少する制御電圧値に基づいて前記ＤＣ−ＤＣコンバータの出力電圧を増加または減少するように、前記電源電圧に基づく電圧値とは異なる制御するステップとを備え、
    前記発振信号を出力するステップは、前記増加または減少する、前記電源電圧に基づく電圧値とは異なる制御電圧値に基づいて、前記発振信号の周波数を前記出力電圧が増加または減少する過程で増加または減少させることを特徴とするＤＣ−ＤＣコンバータの制御方法。

Images