JP2012090387A

JP2012090387A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2012090387A
Application number: JP2010233406A
Authority: JP
Inventors: Takuya Ishii; 卓也石井
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2010-10-18
Filing date: 2010-10-18
Publication date: 2012-05-10
Also published as: US20120091978A1; US20140049994A1; US8669748B2; US9054596B2

Abstract

【課題】出力残電圧の有無にかかわらずスムーズに起動できるソフトスタート機能を有する同期整流式のＤＣ−ＤＣコンバータを提供する。
【解決手段】主スイッチングトランジスタ（２）および同期整流用トランジスタ（３）を相補的にスイッチング制御することで直流入力電圧を変圧して直流出力電圧を生成するＤＣ−ＤＣコンバータは、当該ＤＣ−ＤＣコンバータの起動時に初期電圧から上昇するソフトスタート電圧を生成するソフトスタート回路（２０ａ）と、ソフトスタート電圧に基づいて主スイッチングトランジスタ（２）および同期整流用トランジスタ（３）をスイッチング制御して当該ＤＣ−ＤＣコンバータをソフトスタートさせる制御回路（１０ａ）とを備えている。制御回路（１０ａ）は、ソフトスタート電圧が直流出力電圧を下回っている間は主スイッチングトランジスタ（２）および同期整流用トランジスタ（３）をいずれもオフ状態にする。
【選択図】図１

Description

本発明は、各種電子機器に直流電圧を供給するスイッチング式のＤＣ−ＤＣコンバータに関し、特に、同期整流回路を有するＤＣ−ＤＣコンバータの起動特性に関する。

スイッチング式のＤＣ−ＤＣコンバータは、高効率な電力変換特性から多くの電子機器の電源回路として用いられる。一般に、ＤＣ−ＤＣコンバータは、主スイッチングトランジスタのスイッチング動作によって直流入力電圧を高周波交流電力に変換してインダクタに印加し、インダクタに誘起する電圧を整流手段で整流し、出力コンデンサで平滑して直流の出力電圧として出力する。スイッチング式ＤＣ−ＤＣコンバータの直流出力電圧は、主スイッチングトランジスタのスイッチング周期に占めるオン時間の割合であるデューティ比が大きいほど高くなる。制御回路は直流出力電圧を検出し、直流出力電圧が目標電圧に安定化するようにデューティ比を調整する。

整流手段にダイオードを用いると順方向電圧降下による損失が発生する。そこで、整流手段として、主スイッチングトランジスタと同様にＭＯＳＦＥＴなどのトランジスタを用い、主スイッチングトランジスタのオフ期間またはオフ期間内の順方向電圧発生時にオン状態とすることにより、ダイオードの順方向電圧降下をより低くして高効率化を図る同期整流回路がある。このようなＤＣ−ＤＣコンバータは、起動時における出力電圧の急峻な立ち上がりや、それに伴う突入電流の抑制のため、起動時においてデューティ比を徐々に大きくする、あるいは直流出力電圧の目標値を０Ｖから通常動作時の目標値に向けて徐々に高くしていくといったソフトスタートと呼ばれる機能を搭載していることが多い。

同期整流式のＤＣ−ＤＣコンバータのなかでも、起動時に同期整流用トランジスタをオフ状態に固定しているものがある（例えば、特許文献１、２参照）。特許文献１では、ＤＣ−ＤＣコンバータの出力にバッテリなどの電源が接続されている充電器において、起動時に出力に電圧が残っていると、同期整流用トランジスタを介して出力の残電圧が放電されることによる過電流を防止している。過電流が流れなくても、起動時に出力に電圧が残っていると、同期整流用トランジスタが出力を放電する電流を流すために、直流出力電圧が一旦は低下してしまうといった問題にも有効である。特許文献２では、起動時におけるインダクタ電流を出力側への一方向とすることにより、発振開始時の出力振動を抑制している。

特開２００３−７０２３８号公報特開平１１−２２０８７４号公報

電源投入から出力電圧が安定化するまでのほぼ全起動時間に亘って同期整流用トランジスタをオフさせていると、例えば無負荷状態で出力電圧が目標値に至った際に、出力電圧に発生するオーバーシュートが放電されずに過電圧状態が持続してしまうといった問題がある。また、ソフトスタートの主な目的は出力電圧の急峻な立ち上がりや、それに伴う入力突入電流の抑制であり、出力残電圧がある場合は目標値までの到達時間は短縮されてしかるべきところ、出力残電圧の有無にかかわらずソフトスタートで設定された時間まで出力電圧が目標値に到達しない、といった問題もある。

上記問題に鑑み、本発明は、出力残電圧の有無にかかわらずスムーズに起動できるソフトスタート機能を有する同期整流式のＤＣ−ＤＣコンバータを提供することを目的とする。

本発明の例示的なＤＣ−ＤＣコンバータは、主スイッチングトランジスタおよび同期整流用トランジスタを相補的にスイッチング制御することで直流入力電圧を変圧して直流出力電圧を生成するＤＣ−ＤＣコンバータであって、当該ＤＣ−ＤＣコンバータの起動時に初期電圧から上昇するソフトスタート電圧を生成するソフトスタート回路と、ソフトスタート電圧に基づいて主スイッチングトランジスタおよび同期整流用トランジスタをスイッチング制御して当該ＤＣ−ＤＣコンバータをソフトスタートさせる制御回路とを備えている。そして、制御回路は、ソフトスタート電圧が直流出力電圧を下回っている間は主スイッチングトランジスタおよび同期整流用トランジスタをいずれもオフ状態にする。

これによると、ＤＣ−ＤＣコンバータの起動時にソフトスタート電圧が直流出力電圧を下回っている間は主スイッチングトランジスタおよび同期整流用トランジスタをいずれもオフ状態にされるため、直流出力電圧に電圧が残留していた場合にはその残電圧を放電せずに直流出力電圧を目的電圧に安定化させることができる。さらに、直流出力電圧が目標電圧に達する頃には同期整流用トランジスタは通常動作しているため、無負荷起動などによる出力オーバーシュートやそれに伴う出力振動が発生しても速やかに目標電圧に収束させることができる。

具体的には、制御回路は、ソフトスタート電圧および直流出力電圧の目標電圧のいずれか低い方と直流出力電圧との誤差を増幅する誤差増幅器と、誤差増幅器の出力に応じたデューティ比の駆動パルスを生成するＰＷＭ回路と、ソフトスタート電圧と直流出力電圧とを比較する比較器と、イネーブル信号がアクティブのとき駆動パルスおよび比較器の出力信号を論理演算して主スイッチングトランジスタを制御するための第１の制御信号および同期整流用トランジスタを制御するための第２の制御信号を生成する論理回路とを有する。そして、論理回路は、比較器の出力信号がソフトスタート電圧が直流出力電圧を下回っていることを示す論理レベルのとき、第１および第２の制御信号を主スイッチングトランジスタおよび同期整流用トランジスタがいずれもオフ状態となる論理レベルにする。

あるいは、具体的には、ソフトスタート回路は、ソフトスタート電圧が直流出力電圧の目標電圧に達して以降はソフトスタート電圧を目標電圧に保つ。制御回路は、ソフトスタート電圧と直流出力電圧との誤差を増幅する誤差増幅器と、誤差増幅器の出力に応じたデューティ比の駆動パルスを生成するＰＷＭ回路と、ソフトスタート電圧と直流出力電圧とを比較する比較器と、駆動パルスおよび比較器の出力信号を論理演算して主スイッチングトランジスタを制御するための第１の制御信号および同期整流用トランジスタを制御するための第２の制御信号を生成する論理回路とを有する。そして、論理回路は、比較器の出力信号がソフトスタート電圧が直流出力電圧を下回っていることを示す論理レベルのとき、第１および第２の制御信号を主スイッチングトランジスタおよび同期整流用トランジスタがいずれもオフ状態となる論理レベルにする。

好ましくは、制御回路は、ソフトスタート電圧が直流出力電圧を上回ってから直流出力電圧が目標電圧よりも低い所定電圧に達するまでの間は同期整流用トランジスタをオフ状態にしたままで主スイッチングトランジスタをスイッチング制御する。これによると、主スイッチングトランジスタのオン時間調整が困難なほどにデューティ比が小さい状態において、直流出力電圧をスムーズに立ち上げることができる。

具体的には、上記ＤＣ−ＤＣコンバータは、直流出力電圧と目標電圧よりも低い所定電圧とを比較する第２の比較器を備えている。そして、論理回路は、比較器の出力信号がソフトスタート電圧が直流出力電圧を上回っていることを示す論理レベル、かつ、第２の比較器の出力信号が直流出力電圧が所定電圧を下回っていることを示す論理レベルのとき、第２の制御信号を同期整流用トランジスタがオフ状態となる論理レベルにしたままで第１の制御信号の論理レベルを駆動パルスに応じて変化させる。

また、好ましくは、ソフトスタート回路は、ソフトスタート電圧が直流出力電圧を下回っている間は、ソフトスタート電圧が直流出力電圧を上回って以降よりも急な勾配でソフトスタート電圧を上昇させる。これによると、突入電流防止といったソフトスタート機能の効果を損なうことなく、ＤＣ−ＤＣコンバータの起動時間を短縮することができる。

本発明によると、ＤＣ−ＤＣコンバータの起動時に直流出力電圧に電圧が残留しているか否かにかかわらず、また、無負荷または軽負荷であっても、ソフトスタート電圧に追従して直流出力電圧をスムーズに目標電圧に安定化させることができる。

図１は、第１の実施形態に係るＤＣ−ＤＣコンバータの回路構成図である。図２は、一例に係る論理回路の回路構成図である。図３は、一例に係るソフトスタート回路の回路構成図である。図４は、別例に係るソフトスタート回路の回路構成図である。図５は、図４のソフトスタート回路のタイミングチャートである。図６は、直流出力電圧がグランドレベルの場合の第１の実施形態のタイミングチャートである。図７は、直流出力電圧に小さな電圧が残留している場合の第１の実施形態のタイミングチャートである。図８は、直流出力電圧に大きな電圧が残留している場合の第１の実施形態のタイミングチャートである。図９は、第２の実施形態に係るＤＣ−ＤＣコンバータの回路構成図である。図１０は、一例に係るソフトスタート回路の回路構成図である。図１１は、直流出力電圧に大きな電圧が残留している場合の第２の実施形態のタイミングチャートである。図１２は、第３の実施形態に係るＤＣ−ＤＣコンバータの回路構成図である。図１３は、一例に係るソフトスタート回路の回路構成図である。図１４は、図１３のソフトスタート回路のタイミングチャートである。

（第１の実施形態）
図１は、第１の実施形態に係るＤＣ−ＤＣコンバータの回路構成を示す。直流出力電圧Ｖｉとグランドとの間に主スイッチングトランジスタ２および同期整流用トランジスタ３が直列接続されている。主スイッチングトランジスタ２はＰチャネルＭＯＳＦＥＴで、同期整流用トランジスタ３はＮチャネルＭＯＳＦＥＴで、それぞれ構成することができる。主スイッチングトランジスタ２と同期整流用トランジスタ３の接続点にはインダクタ４の一端が接続されている。インダクタ４の他端とグランドとの間には出力コンデンサ５が接続されている。

かかる構成において、主スイッチングトランジスタ２および同期整流用トランジスタ３を相補的にスイッチング制御することにより、波高Ｖｉの高周波パルス電圧がインダクタ４の一端に印加される。当該高周波パルス電圧はインダクタ４と出力コンデンサ５からなるＬＣフィルタによって平均化されて直流出力電圧Ｖｏとなって出力される。ここで、主スイッチングトランジスタ２のデューティ比をδとするとＶｏ＝δ×Ｖｉが成り立つ。制御回路１０ａは、Ｖｏが目標電圧に安定化するようにデューティ比を調整して主スイッチングトランジスタ２および同期整流用トランジスタ３をスイッチング制御する。

制御回路１０ａにおいて、誤差増幅器１１ａの反転入力端子にはＶｏが接続され、二つの非反転入力端子にはソフトスタート回路２０ａから出力されるソフトスタート電圧ＶｓおよびＶｏの目標電圧であるＶｒ１がそれぞれ接続されている。後述するように、Ｖｓは当該ＤＣ−ＤＣコンバータの起動時に初期電圧（例えば、グランドレベル）から上昇する電圧である。誤差増幅器１１ａは、ＶｓおよびＶｒ１のいずれか低い方とＶｏとの誤差を増幅して誤差信号Ｖｅを出力する。ＰＷＭ回路１２は、Ｖｅに応じたデューティ比の駆動パルスＶｄを生成する。具体的に、Ｖｄのデューティ比δは、Ｖｅが高くなると大きくなり、Ｖｅが低くなると小さくなる。比較器１３の反転入力端子にはＶｏが接続され、非反転入力端子にはＶｓが接続されている。比較器１３は、ＶｓとＶｏとを比較し、比較結果として判定信号Ｖｘを出力する。なお、比較器１３は、ＶｏがＶｓよりも微少電圧以上高い場合にＶｘがＬレベルになるようなオフセット電圧を有することが望ましい。比較器１４の非反転入力端子にはＶｏが接続され、反転入力端子にはＶｒ１よりも低い所定電圧Ｖｒ２が接続されている。比較器１４は、ＶｏとＶｒ２とを比較し、比較結果として判定信号Ｖｙを出力する。

論理回路１５は、イネーブル信号ＥＮがアクティブ（例えは、Ｈレベル）のとき、Ｖｄ、Ｖｘ、およびＶｙを論理演算して主スイッチングトランジスタ２および同期整流用トランジスタ３をそれぞれスイッチング制御するための制御信号ＶＨおよびＶＬを生成する。例えば、主スイッチングトランジスタ２は、ＶＨがＬレベルのときオン状態となり、ＶＨがＨレベルのときオフ状態となる。また、同期整流用トランジスタ３は、ＶＬがＨレベルのときオン状態となり、ＶＬがＬレベルのときオフ状態となる。駆動回路１６ａ、１６ｂは、ＶＨおよびＶＬをそれぞれ電力増幅し、主スイッチングトランジスタ２と同期整流用トランジスタ３とが同時にオン状態とならないように、主スイッチングトランジスタ２を駆動するための駆動信号Ｖｇｈおよび同期整流用トランジスタ３を駆動するための駆動信号Ｖｇｌを出力する。

論理回路１５は、具体的には次のように動作する。すなわち、論理回路１５は、ＶｘがＶｓがＶｏを下回っていることを示す論理レベル（例えば、Ｌレベル）のとき、ＶＨおよびＶＬを主スイッチングトランジスタ２および同期整流用トランジスタ３がいずれもオフ状態となる論理レベル（例えば、ＶＨをＨレベルに、ＶＬをＬレベルに）にする。さらに、論理回路１５は、ＶｘがＶｓがＶｏを上回っていることを示す論理レベル（例えば、Ｈレベル）、かつ、ＶｙがＶｏがＶｒ２を下回っていることを示す論理レベル（例えば、Ｌレベル）のとき、ＶＬを同期整流用トランジスタ３がオフ状態となる論理レベル（例えば、Ｌレベル）にしたままでＶＨの論理レベルをＶｄに応じて変化させる。このような論理演算の実現方法はさまざまである。図２は、論理回路１５の一構成例を示す。ＮＡＮＤゲート１５１は、ＥＮ、Ｖｘ、およびＶｄの否定論理積をＶＨとして出力する。ＡＮＤゲート１５２は、ＥＮ、Ｖｘ、Ｖｙ、およびＶｄの反転の論理積をＶＬとして出力する。

図１に戻り、ソフトスタート回路２０ａはＶｓを出力する。ＥＮがＨレベルになるとソフトスタート回路２０ａは動作を開始し、Ｖｓはグランドレベルから上昇し始める。図３は、ソフトスタート回路２０ａの一構成例を示す。定電流源２１は、ＥＮがＨレベルのとき定電流を出力する。定電流源２１とグランドとの間にコンデンサ２１が接続されている。さらに、スイッチ回路２３がコンデンサ２１に並列接続されている。スイッチ回路２３は、ＮチャネルＭＯＳＦＥＴで構成されたスイッチングトランジスタ２３ａと、ＥＮを論理反転するインバータ回路２３ｂから構成されており、ＥＮがＨレベルのとき非導通状態となり、ＥＮがＬレベルのとき導通状態となる。したがって、ＥＮがＨレベルになると、スイッチ回路２３は非導通状態となり、コンデンサ２２は定電流源２１から出力される電流で充電され、Ｖｓは徐々に上昇する。一方、ＥＮがＬレベルになると、スイッチ回路２３は導通状態となり、コンデンサ２２に充電された電荷が放電される。

Ｖｓはステップ状に上昇するものであってもよい。図４は、ソフトスタート回路２０ａの別構成例を示す。カウンタ回路２４は、ＥＮがＨレベルになるとカウント動作を開始する。カウンタ回路２４は、例えば５ビットカウンタであり、定電流源２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅのそれぞれを制御する信号ａ、ｂ、ｃ、ｄ、ｅを出力する。定電流源２１ａ〜２１ｅは、それぞれ、信号ａ〜ｅがＨレベルのとき定電流を出力する。なお、定電流源２１ａ〜２１ｅの電流比は２のべき乗に設定されている。定電流源２１ａ〜２１ｅに共通にコンデンサ２２’が接続されている。また、コンデンサ２２’に抵抗素子２５が並列接続されている。図５は、図４のソフトスタート回路２０ａのタイミングチャートである。カウンタ２４の論理出力値がインクリメントされるごとに定電流源２１ａ〜２１ｅの合計電流は単位電流Ｉずつ増加し、抵抗素子２５の電圧降下、すなわち、ソフトスタート電圧ＶｓはＲ×Ｉずつ増加する。ただし、Ｒは抵抗素子の抵抗値である。

なお、コンデンサ２２’は、定電流源２１ａ〜２１ｅの合計電流が増加する際に、Ｖｓがステップ的に増加することを抑制してＶｓの傾斜を滑らかにするために設けているものであり、省略可能である。

次に、本実施形態に係るＤＣ−ＤＣコンバータの起動時の動作について説明する。

＜ケース１：Ｖｏがグランドレベルの場合＞
図６は、Ｖｏがグランドレベルの場合のタイミングチャートである。時刻ｔ０以前はＥＮはＬレベル、Ｖｏは０Ｖである。Ｖｓは、スイッチ回路２３によってコンデンサ２２が短絡されているため０Ｖであり、Ｖｅは下限値に初期化されている。Ｖｏ＝０Ｖであるから、ＶｘはＨレベル、ＶｙはＬレベルである。また、ＶＨはＨレベル、ＶＬはＬレベルであり、主スイッチングトランジスタ２および同期整流用トランジスタ３はいずれもオフ状態である。

時刻ｔ０にＥＮがＨレベルになると、スイッチ回路２３は非導通状態となってコンデンサ２２の充電が開始されてＶＳは上昇する。Ｖｓの上昇に伴いＶｅも上昇し、ＰＷＭ回路１２はＶｄを出力するようになる。このとき、ＶｙはＬレベルであるのでＶＬはＬレベルであり、同期整流用トランジスタ３はオフ状態のまま主スイッチングトランジスタ２のみがスイッチング動作を開始し、ＶｏはＶｓに追従して上昇する。ここで、同期整流用トランジスタ３をオフ状態にしたのは、起動開始直後における低い電圧のＶｏを制御するにはデューティ比が非常に小さく主スイッチングトランジスタ２のオン時間調整が困難なことと、同期整流用トランジスタ３を動作させた場合、同期整流用トランジスタ３のオン時間が長くなり出力コンデンサ５を放電し過ぎることによってＶｏがＶｓに追従してスムーズに上昇せずに振動するためである。この状態はＶｏがＶｒ２に達する時刻ｔ１まで続く。Ｖｒ２は、主スイッチングトランジスタ２のオン時間調整が充分可能で、同期整流用トランジスタ３による出力コンデンサ５の放電を差し引いてもＶｏを制御できる程度に高く設定される。

時刻ｔ１にＶｏがＶｒ２に達すると、ＶｙはＨレベルとなり、ＶＬはパルス出力となり、同期整流用トランジスタ３もスイッチング動作を開始する。Ｖｓは上昇を続け、Ｖｅに従って主スイッチングトランジスタ２および同期整流用トランジスタ３が相補的にスイッチング制御されることにより、ＶｏはＶｓに追従して上昇する。

時刻ｔ２にＶｓおよびＶｏがＶｒ１に達すると、誤差増幅器１１ａの非反転入力はＶｒ１に切り替わる。すなわち、Ｖｏの目標値がＶｓからＶｒ１に切り替わる。しかし、誤差増幅器１１ａやＰＷＭ回路１２における遅延によってＶｏはＶｒ１よりも高くなる。従来のように同期整流用トランジスタ３をオフ状態に固定しておくと、無負荷やそれに近い軽負荷状態の場合、Ｖｏは過電圧状態のままとなるのに対して、本実施形態では同期整流用トランジスタ３が出力コンデンサ５を放電するにより、このオーバーシュート電圧を速やかに低減し、ＶｏをＶｒ１に安定化することができる。

＜ケース２：Ｖｏに小さな電圧が残留している場合＞
図７は、Ｖｏに小さな電圧が残留している場合のタイミングチャートである。時刻ｔ０以前はＥＮはＬレベルであり、Ｖｏにはグランドレベルよりも大きくＶｒ２よりも小さい電圧が残留している。Ｖｓは、スイッチ回路２３によってコンデンサ２２が短絡されているため０Ｖであり、Ｖｅは下限値に初期化されている。Ｖｏ＞ＶｓであるからＶｘはＬレベル、Ｖｏ＜Ｖｒ２であるからＶｙはＬレベルである。また、ＶＨはＨレベル、ＶＬはＬレベルであり、主スイッチングトランジスタ２および同期整流用トランジスタ３はいずれもオフ状態である。

時刻ｔ０にＥＮがＨレベルになると、スイッチ回路２３は非導通状態となってコンデンサ２２の充電が開始されてＶｓは上昇する。しかし、Ｖｏに小さな電圧が残留しているため、ＶｘはＬレベルであり、ＶＨはＨレベル、ＶＬはＬレベルのまま変わらない。すなわち、主スイッチングトランジスタ２および同期整流用トランジスタ３はいずれもオフ状態である。この状態はＶｓがＶｏを上回る時刻ｔ１まで続く。

時刻ｔ１にＶｓがＶｏを上回ると、ＶｘはＨレベルとなり、ＶＨはパルス出力となる。一方、Ｖｏ＜Ｖｒ２であるからＶｙはＬレベルのままであり、ＶＬはＬレベルのままである。したがって、同期整流用トランジスタ３はオフ状態のまま主スイッチングトランジスタ２のみがスイッチング動作を開始し、ＶｏはＶｓに追従して上昇する。

時刻ｔ２にＶｏがＶｒ２に達すると、ＶｙはＨレベルとなり、ＶＬはパルス出力となり、同期整流用トランジスタ３もスイッチング動作を開始する。Ｖｓは上昇を続け、Ｖｅに従って主スイッチングトランジスタ２および同期整流用トランジスタ３が相補的にスイッチング制御されることにより、ＶｏはＶｓに追従して上昇する。その後、時刻ｔ３にＶｓおよびＶｏがＶｒ１に達してからの動作については上述したとおりである。

＜ケース３：Ｖｏに大きな電圧が残留している場合＞
図８は、Ｖｏに大きな電圧が残留している場合のタイミングチャートである。時刻ｔ０以前はＥＮはＬレベルであり、ＶｏにはＶｒ２よりも大きい電圧が残留している。Ｖｓは、スイッチ回路２３によってコンデンサ２２が短絡されているため０Ｖであり、Ｖｅは下限値に初期化されている。Ｖｏ＞ＶｓであるからＶｘはＬレベル、Ｖｏ＞Ｖｒ２であるからＶｙはＨレベルである。また、ＶＨはＨレベル、ＶＬはＬレベルであり、主スイッチングトランジスタ２および同期整流用トランジスタ３はいずれもオフ状態である。

時刻ｔ０にＥＮがＨレベルになると、スイッチ回路２３は非導通状態となってコンデンサ２２の充電が開始されてＶｓは上昇する。しかし、Ｖｏに大きな電圧が残留しているため、ＶｘはＬレベルであり、ＶＨはＨレベル、ＶＬはＬレベルのまま変わらない。すなわち、主スイッチングトランジスタ２および同期整流用トランジスタ３はいずれもオフ状態である。この状態はＶｓがＶｏを上回る時刻ｔ１まで続く。

時刻ｔ１にＶｓがＶｏを上回ると、ＶｘはＨレベルとなり、ＶＨおよびＶＬはいずれもパルス出力となる。これにより、Ｖｅに従って主スイッチングトランジスタ２および同期整流用トランジスタ３が相補的にスイッチング制御され、ＶｏはＶｓに追従して上昇する。その後、時刻ｔ２にＶｓおよびＶｏがＶｒ１に達してからの動作については上述したとおりである。

以上、本実施形態によると、起動時の直流出力電圧に電圧が残留している場合には同期整流用トランジスタのスイッチング制御を停止して、残留電圧を放電することなく直流出力電圧を目標電圧まで上昇させることができる。そして、直流出力電圧が目標電圧に達したときには同期整流用トランジスタが動作しているので、無負荷起動などによる出力オーバーシュートやそれに伴う出力振動が発生しても速やかに目標電圧へ収束させることができる。

（第２の実施形態）
図９は、第２の実施形態に係るＤＣ−ＤＣコンバータの回路構成を示す。本実施形態に係るＤＣ−ＤＣコンバータは、第１の実施形態とは異なる構成のソフトスタート回路２０ｂを備えている。以下、第１の実施形態と異なる点について説明する。

第１の実施形態では、ＤＣ−ＤＣコンバータの起動時にＶｏに大きな電圧が残留していてもＶｓが０Ｖから上昇してＶｏを上回るまでは主スイッチングトランジスタ２および同期整流用トランジスタ３のいずれもオフ状態である（図８参照）。したがって、Ｖｓの上昇勾配が緩やかであれば起動時間が長くなるおそれがある。そこで、ソフトスタート回路２０ｂは、ＶｓがＶｏを下回っている間は、ＶｓがＶｏを上回って以降よりも急な勾配でＶｓを上昇させる。

図１０は、ソフトスタート回路２０ｂの一構成例を示す。ソフトスタート回路２０ｂは、図３のソフトスタート回路２０ａに定電流源２１’およびインバータ回路２６を追加したものである。インバータ回路２６はＶｘの論理反転を出力し、定電流源２１’はインバータ回路２６の出力によって制御される。すなわち、ＶｘがＬレベルのとき、定電流源２１’はコンデンサ２２に電流を供給する。

図１１は、Ｖｏに大きな電圧が残留している場合のタイミングチャートである。Ｖｓは、ＶｘがＬレベルの間は、ＶｘがＨレベルとなって以降よりも急な勾配で上昇する。これにより、図８のタイミングチャートと比較すると、ＥＮがＨレベルになってからＶｓがＶｏを上回るまでの時間が短縮される。

以上、本実施形態によると、直流出力電圧に電圧が残留している場合、起動時の突入電流の抑制といったソフトスタート本来の目的を達成しながらＤＣ−ＤＣコンバータの起動時間を短縮することができる。

なお、図示しないが、図４のソフトスタート回路２０ａについても、ＶｘがＬレベルの間はカウンタ回路２４の出力周期をＶｘがＨレベルのときよりも短くすることで、Ｖｓを図１１に示したように変化させることができる。

（第３の実施形態）
図１２は、第３の実施形態に係るＤＣ−ＤＣコンバータの構成を示す。本実施形態に係るＤＣ−ＤＣコンバータは、第１および第２の実施形態とは異なる構成の制御回路１０ｂおよびソフトスタート回路２０ｃを備えている。以下、第１の実施形態と異なる点について説明する。

制御回路１０ｂは、第１および第２の実施形態の誤差増幅器１１ａに代えて一般的な２入力の演算増幅器１１ｂを備えている。演算増幅器１１ｂの反転入力端子にはＶｏが接続され、非反転入力端子にはＶｓが接続されている。誤差増幅器１１ａは、ＶｓとＶｏとの誤差を増幅して誤差信号Ｖｅを出力する。これ以外の構成については第１および第２の実施形態と同様である。

ソフトスタート回路２０ｃは、ソフトスタート回路２０ａ、２０ｂと同様にＤＣ−ＤＣコンバータの起動時にＶｓをグランドレベルから上昇させるのは同じであるが、ＶｓがＶｒ１に達して以降はＶｓをＶｒ１に保つ機能を有する。図１３は、ソフトスタート回路２０ｃの一構成例を示す。Ｖｒ１とグランドとの間に抵抗ラダー回路２７が接続されている。抵抗ラダー回路２９を構成する各抵抗素子の抵抗値は互いに同じである。抵抗ラダー回路２７の各ノードにはスイッチ群２８の一端が接続されており、スイッチ群２８の他端はコンデンサ２２に接続されている。スイッチ制御回路２９は、ＥＮがＨレベルになるとワンショットパルス信号Ｓ２、Ｓ３、…、Ｓｎ−１を順次出力してスイッチ群２８における各スイッチを低電位側から順次オン制御する。さらに、スイッチ制御回路２９は、ＶｘがＬレベルのとき、ワンショットパルス幅を短くする。

図１４は、図１３のソフトスタート回路２０ｃのタイミングチャートである。ＥＮがＬレベルの間はＳ１のみがＨレベルとなっており、Ｖｓは０Ｖである。ＥＮがＨレベルになるとＳ２、Ｓ３、…が順に出力される。さらに、ＶｘがＬレベルのときは、ＶｘがＨレベルのときよりも短いパルス幅のワンショットパルスが出力される。これにより、ＶｘがＬレベルの間は比較的急な勾配でＶｓが上昇する。コンデンサ２２’は、スイッチ制御回路２９の出力信号が切り替わる際に、Ｖｓがステップ的に増加することを抑制してＶｓの傾斜を滑らかにする。Ｖｓは上昇して、最終的にＳｎのみがＨレベルに維持される。これにより、ＶｓはＶｒ１に保たれる。なお、コンデンサ２２’は省略可能である。

以上、本実施形態によると、ＤＣ−ＤＣコンバータの起動時に直流出力電圧に電圧が残留しているか否かにかかわらず、また、無負荷または軽負荷であっても、ソフトスタート電圧に追従して直流出力電圧をスムーズかつ素早く目標電圧に安定化させることができる。

なお、本発明のさまざまな実施形態として降圧コンバータについて説明したが、本発明は降圧コンバータに限定されない。本発明は、同期整流用トランジスタを有する昇圧コンバータや昇降圧コンバータにも適用可能である。

本発明に係るＤＣ−ＤＣコンバータは、出力残電圧の有無にかかわらず直流出力電圧をスムーズに目標電圧に安定化させることができるため、各種電子機器に直流電圧を供給する電源回路として有用である。

２主スイッチングトランジスタ
３同期整流用トランジスタ
１０ａ、１０ｂ、１０ｃ制御回路
１１ａ、１１ｂ誤差増幅器
１２ＰＷＭ回路
１３比較器
１４比較器（第２の比較器）
１５論理回路
２０ａ、２０ｂ、２０ｃソフトスタート回路
２１定電流源
２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ定電流源
２１’ 定電流源（第２の定電流源）
２２コンデンサ
２３スイッチ回路
２４カウンタ回路
２５抵抗素子
２７抵抗ラダー回路
２８スイッチ群
２９スイッチ制御回路

Claims

主スイッチングトランジスタおよび同期整流用トランジスタを相補的にスイッチング制御することで直流入力電圧を変圧して直流出力電圧を生成するＤＣ−ＤＣコンバータであって、
当該ＤＣ−ＤＣコンバータの起動時に初期電圧から上昇するソフトスタート電圧を生成するソフトスタート回路と、
前記ソフトスタート電圧に基づいて前記主スイッチングトランジスタおよび前記同期整流用トランジスタをスイッチング制御して当該ＤＣ−ＤＣコンバータをソフトスタートさせる制御回路とを備え、
前記制御回路は、前記ソフトスタート電圧が前記直流出力電圧を下回っている間は前記主スイッチングトランジスタおよび前記同期整流用トランジスタをいずれもオフ状態にする
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項１のＤＣ−ＤＣコンバータにおいて、
前記制御回路は、前記ソフトスタート電圧が前記直流出力電圧を上回ってから前記直流出力電圧が目標電圧よりも低い所定電圧に達するまでの間は前記同期整流用トランジスタをオフ状態にしたままで前記主スイッチングトランジスタをスイッチング制御する
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項１のＤＣ−ＤＣコンバータにおいて、
前記ソフトスタート回路は、前記ソフトスタート電圧が前記直流出力電圧を下回っている間は、前記ソフトスタート電圧が前記直流出力電圧を上回って以降よりも急な勾配で前記ソフトスタート電圧を上昇させる
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項１のＤＣ−ＤＣコンバータにおいて、
前記制御回路は、
前記ソフトスタート電圧および前記直流出力電圧の目標電圧のいずれか低い方と前記直流出力電圧との誤差を増幅する誤差増幅器と、
前記誤差増幅器の出力に応じたデューティ比の駆動パルスを生成するＰＷＭ回路と、
前記ソフトスタート電圧と前記直流出力電圧とを比較する比較器と、
イネーブル信号がアクティブのとき前記駆動パルスおよび前記比較器の出力信号を論理演算して前記主スイッチングトランジスタを制御するための第１の制御信号および前記同期整流用トランジスタを制御するための第２の制御信号を生成する論理回路とを有するものであり、
前記論理回路は、前記比較器の出力信号が前記ソフトスタート電圧が前記直流出力電圧を下回っていることを示す論理レベルのとき、前記第１および第２の制御信号を前記主スイッチングトランジスタおよび前記同期整流用トランジスタがいずれもオフ状態となる論理レベルにする
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項４のＤＣ−ＤＣコンバータにおいて、
前記ソフトスタート回路は、
コンデンサと、
前記イネーブル信号がアクティブのとき前記コンデンサに電流を供給する定電流源と、
前記コンデンサに並列接続され、前記イネーブル信号がアクティブのとき非導通状態となるスイッチ回路とを有する
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項５のＤＣ−ＤＣコンバータにおいて、
前記ソフトスタート回路は、前記比較器の出力信号が前記ソフトスタート電圧が前記直流出力電圧を下回っていることを示す論理レベルのとき、前記コンデンサに電流を供給する第２の定電流源を有する
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項４のＤＣ−ＤＣコンバータにおいて、
前記ソフトスタート回路は、
前記イネーブル信号がアクティブになったときカウント動作を開始するカウンタ回路と、
前記カウンタ回路の出力信号で制御される複数の定電流源と、
前記複数の定電流源に共通に接続された抵抗素子とを有する
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項１のＤＣ−ＤＣコンバータにおいて、
前記ソフトスタート回路は、前記ソフトスタート電圧が前記直流出力電圧の目標電圧に達して以降は前記ソフトスタート電圧を前記目標電圧に保つものであり、
前記制御回路は、
前記ソフトスタート電圧と前記直流出力電圧との誤差を増幅する誤差増幅器と、
前記誤差増幅器の出力に応じたデューティ比の駆動パルスを生成するＰＷＭ回路と、
前記ソフトスタート電圧と前記直流出力電圧とを比較する比較器と、
前記駆動パルスおよび前記比較器の出力信号を論理演算して前記主スイッチングトランジスタを制御するための第１の制御信号および前記同期整流用トランジスタを制御するための第２の制御信号を生成する論理回路とを有するものであり、
前記論理回路は、前記比較器の出力信号が前記ソフトスタート電圧が前記直流出力電圧を下回っていることを示す論理レベルのとき、前記第１および第２の制御信号を前記主スイッチングトランジスタおよび前記同期整流用トランジスタがいずれもオフ状態となる論理レベルにする
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項８のＤＣ−ＤＣコンバータにおいて、
前記ソフトスタート回路は、
コンデンサと、
前記目標電圧とグランドとの間に接続された抵抗ラダー回路と、
前記抵抗ラダー回路の各ノードと前記コンデンサとの間に接続された複数のスイッチからなるスイッチ群と、
前記スイッチ群における各スイッチを低電位側から順次オン制御するスイッチ制御回路とを有する
ことを特徴とするＤＣ−ＤＣコンバータ。
請求項４および８のいずれか一つのＤＣ−ＤＣコンバータにおいて、
前記直流出力電圧と前記目標電圧よりも低い所定電圧とを比較する第２の比較器を備え、
前記論理回路は、前記比較器の出力信号が前記ソフトスタート電圧が前記直流出力電圧を上回っていることを示す論理レベル、かつ、前記第２の比較器の出力信号が前記直流出力電圧が前記所定電圧を下回っていることを示す論理レベルのとき、前記第２の制御信号を前記同期整流用トランジスタがオフ状態となる論理レベルにしたままで前記第１の制御信号の論理レベルを前記駆動パルスに応じて変化させる
ことを特徴とするＤＣ−ＤＣコンバータ。