JP5194426B2

JP5194426B2 - ソフトスタート回路

Info

Publication number: JP5194426B2
Application number: JP2006288505A
Authority: JP
Inventors: 優孝藤井
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-10-24
Filing date: 2006-10-24
Publication date: 2013-05-08
Anticipated expiration: 2026-10-24
Also published as: JP2008109747A

Description

本発明は、ＤＣ／ＤＣコンバータなどのスイッチング電源に設けられるソフトスタート回路、特に集積回路化されたソフトスタート回路に関する。

ＤＣ／ＤＣコンバータなどのスイッチング電源は、一般的に出力の検出電圧を基準電圧と比較する誤差増幅器と、誤差増幅器の出力を三角波と比較してＰＷＭ（Pulse Width Modulation）信号を生成するＰＷＭコンパレータなどを備え、ＰＷＭ信号によりスイッチング素子を駆動する構成を有している。従来より、このようなスイッチング電源には、通常起動時の突入電流を防止するためにソフトスタート回路が設けられている。

ソフトスタート機能を実現するのには２種類の方法があり、一つは上記のＰＷＭコンパレータを３入力とし、このＰＷＭコンパレータに誤差増幅器の出力と、三角波と、アナログ回路で構成されたソフトスタート信号生成回路からのソフトスタート信号を入力する方法である（例えば、特許文献１参照）。この方法では、誤差増幅器に入力される基準電圧は固定値であり、ソフトスタート信号は時間とともに単調増加する信号である。そして、ＰＷＭコンパレータは、誤差増幅器の出力とソフトスタート信号のうちレベルの小さい方と、三角波とを比較する。これにより、スイッチング電源の起動時にはＰＷＭ信号のパルス幅をソフトスタート信号により徐々に広げていくことができる。

ソフトスタート機能を実現するもう一つの方法は、上記のソフトスタート信号生成回路を廃止し、基準電圧を徐々に目標値（最終値）まで上げていく方法である。このソフトスタート回路では、ＰＷＭコンパレータは２入力である。

図３はこのような従来のソフトスタート回路の概略構成を示す図である。このソフトスタート回路は、スイッチング電源の制御回路とともにＩＣ（集積回路）化されており、基準電圧（Ｖｒｅｆ）が入力される定電流源回路１０１と、スイッチング電源の出力側からのフィードバック信号が入力されるＰＷＭアンプ（誤差増幅器）ＯＰ１０１と、外付けされたコンデンサＣ１０１により構成されている。Ｔｓｓは上記コンデンサＣ１０１が外付けされる外部端子、Ｔｉｎはフィードバック信号が入力される外部端子である。

上記の回路で、スイッチング電源の起動時に例えば１０ｍｓの期間のソフトスタートを行うためには、定電流源回路１０１からの内部の定電流が２μＡで、基準電圧が１Ｖの場合、コンデンサＣ１０１の容量Ｃは、Ｃ＝１０ｍｓ×２μＡ／１Ｖ＝２０ｎＦ＝２００００ｐＦとなる。このような大容量のコンデンサは集積回路内には内蔵することはできず、したがって外部端子を設けて外付けすることになる。

図４はこのような従来のソフトスタート回路における基準電圧と出力電圧の関係を示す図である。基準電圧が０Ｖから１Ｖまで上昇するのに伴って、出力電圧も０Ｖから５Ｖまで徐々に上昇する。

また、上記のソフトスタート信号生成回路をデジタル回路で構成することも提案されている（例えば、特許文献２参照）。このソフトスタート信号生成回路では、複数の抵抗の直列回路を用いており、ＤＡコンバータにより複数段階に抵抗分圧されたアナログ信号を生成している。
特開２００６−２１７７２０号公報（図３、図４）特開２００４−２３９４８号公報

ところで、上記のような従来のソフトスタート回路においては、コンデンサを外付けするための外部端子を必要とするか、あるいは外部端子を増やさない場合は３入力のＰＷＭコンパレータを必要とする問題がある。また、２入力のＰＷＭコンパレータを用いて、デジタル回路によりソフトスタート信号を生成する場合、生成されるソフトスタート信号は階段状の信号になり、その段差が大きいとソフトスタート信号の切り替わり点でインダクタ電流が急増し、インダクタやスイッチング素子に大電流が流れる危険性があり、図４に示すようにオーバーシュートが発生することがある。

本発明は、このような点に鑑みてなされたものであり、外付けのコンデンサ及びそのための外部端子が不要になるとともに、インダクタやスイッチング素子に流れる突入電流を防止でき、出力電圧のオーバーシュートの発生を抑制することができるソフトスタート回路を提供することを目的とする。

本発明では上記課題を解決するために、出力電圧の検出値を基準電圧と比較する誤差増幅器の出力に応じてスイッチング素子を駆動するスイッチング電源の起動時に前記基準電圧を徐々に目標値まで上げる、集積回路化されたソフトスタート回路であって、前記基準電圧を分圧して前記目標値まで段階的に上げるステップ回路と、前記集積回路中に集積可能な、抵抗とコンデンサにより、前記ステップ回路のステップ出力の変化を緩やかな勾配にする緩衝回路と、を備え、前記ステップ回路は、直列に接続された所定数の抵抗と、前記抵抗の複数の接続点と前記緩衝回路との導通をそれぞれ切替可能にする複数のスイッチとからなり、前記基準電圧を前記抵抗により分圧して前記複数のスイッチの切替により、前記基準電圧を０Ｖから段階的に上げることを特徴とするソフトスタート回路が提供される。

このようなソフトスタート回路によれば、ステップ回路から階段状に出力された電圧を緩やかな勾配にして基準電圧とするので、外付けのコンデンサ及びそのための外部端子が不要になるとともに、インダクタやスイッチング素子に流れる突入電流を防止でき、出力電圧のオーバーシュートの発生を抑制することができる。

本発明のソフトスタート回路は、ステップ回路から階段状に出力された電圧を緩やかな勾配にして基準電圧とするので、外付けのコンデンサ及びそのための外部端子が不要になるとともに、インダクタやスイッチング素子に流れる突入電流を防止でき、出力電圧のオーバーシュートの発生を抑制することができるという利点がある。

以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の実施の形態のソフトスタート回路の概略構成を示す図である。このソフトスタート回路は、ＤＣ／ＤＣコンバータなどのスイッチング電源に設けられ、スイッチング電源の起動時に出力電圧を徐々に設定値まで上げるためのもので、スイッチング電源の制御回路とともに集積回路化されている。また、スイッチング電源には、出力電圧の検出値を基準電圧と比較する誤差増幅器と、誤差増幅器の出力を三角波と比較するＰＷＭコンパレータが設けられており、ＰＷＭコンパレータの出力によりＦＥＴなどのスイッチング素子のオン（ＯＮ）、オフ（ＯＦＦ）が制御される。

実施の形態のソフトスタート回路は、上記スイッチング電源の起動時に基準電圧を徐々に目標値まで上げるもので、クロックが入力されるデジタル回路１と、上記基準電圧を０Ｖから目標値まで段階的に上げるステップ回路２と、ステップ回路２のステップ出力の変化を緩やかな勾配にする緩衝回路３から構成されている。ＯＰ１は演算増幅器からなるＰＷＭアンプ（誤差増幅器）で、＋側の非反転入力端子には緩衝回路３からの基準電圧信号ＳＳが検出電圧として入力され、−側の反転入力端子には外部端子Ｔｉｎからのスイッチング電源の出力電圧の検出値が入力される。そして、このＰＷＭアンプＯＰ１の出力は、上述のＰＷＭコンパレータに入力される。

上記ステップ回路２は、直列に接続された複数（ここでは３３個）の抵抗Ｒ１〜Ｒ３３と、それらの接続点に接続されたスイッチＳＷ１〜ＳＷ３３とからなり、入力された基準電圧（Ｖｒｅｆ）１Ｖを抵抗Ｒ１〜Ｒ３３により分圧して階段状の電圧Ｖ１〜Ｖ３２を出力する。スイッチＳＷ１〜ＳＷ３３は、デジタル回路１からの指令値により制御される。また緩衝回路３は、集積回路中に集積可能な１ＭΩの抵抗Ｒｓと２５ｐＦのコンデンサＣｓにより構成されている。

ＰＷＭアンプＯＰ１の＋側の非反転入力端子に入力される基準電圧信号ＳＳは、上記の１Ｖの基準電圧を抵抗Ｒ１〜Ｒ３３によって分圧した電圧Ｖ１〜Ｖ３２を緩衝回路３で緩やかな勾配にした信号であり、オンするスイッチがデジタル回路１からの指令値によりスイッチＳＷ１からＳＷ３３まで順次切り替わることにより上昇し、最後に１Ｖの基準電圧の信号となる。そして、上記のようにスイッチング電源の出力電圧の検出値がこの基準電圧信号ＳＳとＰＷＭアンプＯＰ１で比較され、ＰＷＭアンプＯＰ１の出力に応じてスイッチング素子のオン、オフのＰＷＭ信号が生成される。

図２は実施の形態のソフトスタート回路における基準電圧と出力電圧の関係を示す図である。基準電圧信号ＳＳの電圧上昇は、大きく分けて３つの段階がある。最初の段階のＰＷＭアンプＯＰ１の同相入力範囲（演算増幅器が正常に動作する同相入力の電圧範囲）の下限値（０．２Ｖ程度）以下（Ａ）では、基準電圧信号ＳＳを徐々に上昇させることはせずに１ステップで基準電圧信号ＳＳを持ち上げる。これは、ＰＷＭアンプＯＰ１の同相入力範囲外ではＰＷＭアンプＯＰ１のオフセットが大きくなるためである。次の段階のＰＷＭアンプＯＰ１の同相入力範囲の下限値以上基準電圧近傍（約０．９Ｖ）までの区間では、２５分割した２５ステップで徐々に基準電圧信号ＳＳを上げていく。最後の段階の基準電圧が目標値に到達する少し前の０．９Ｖから１Ｖまでの基準電圧終了近辺の区間（Ｂ）では、前段階よりも１ステップあたりの電圧上昇量を小さくするためにステップを更に細かくして６分割し、基準電圧信号ＳＳが１Ｖの基準電圧に到達する際の電圧変化幅を抑えている。

このように、実施の形態では、デジタル回路１によりソフトスタートさせることで、外付けのコンデンサ及びそのための外部端子が不要になり、集積回路パッケージのピン数も削減できる。また、ステップ回路２から階段状に出力された電圧は単位時間あたりの変化幅が不均一であり、その段差が大きいと、ソフトスタート信号の切り替わり点でインダクタ電流が急増し、スイッチング素子にも大電流が流れる恐れがあるため、抵抗ＲｓとコンデンサＣｓにて電圧変化幅を均一にし、緩やかな上昇勾配にして基準電圧信号ＳＳとしている。このため、スイッチング電源のインダクタやスイッチング素子に流れる突入電流を防止でき、スイッチング電源の出力電圧が設定値に到達したときのオーバーシュートの発生を抑制することができる。更に、デジタル回路１からの指令値は発振器からのクロックにて動作しているので、ソフトスタート時間のばらつきは小さく、ソフトスタート時間は１０ｍｓ±１５％程度となる。

ここで、前述の従来の回路では、ソフトスタート信号の初期値を三角波の下限値近傍とし、非ゼロとすることが望ましい。一方、実施の形態の基準電圧信号ＳＳを徐々に上げていく方法では、初期値が非ゼロであると、スイッチング電源のオン直後は出力電圧がゼロなので基準電圧信号ＳＳが非常に大きなものとなり、インダクタやスイッチング素子に突入電流が流れる恐れがある。

また、ソフトスタート信号がある程度高くなったら出力電圧の検出値（エラー信号）と三角波との関係でスイッチング電源の動作が制御され、ソフトスタート信号は関係なくなる。このため、ソフトスタート信号の終わり方は特に考慮する必要はない。

なお、上記の実施の形態では、基準電圧信号ＳＳを３２段階で変化させており、最初のステップのみ大きくし、あとは同じステップ幅で上昇させ、最後に近づくにつれて細かくしているが、これらのステップにおける抵抗Ｒｓの値及びステップ数は適宜選択することができる。また、出力電圧のオーバーシュート量をより小さく抑えたい場合、あるいはソフトスタート時間が短い場合は、基準電圧信号ＳＳのステップ（電圧幅もしくは時間幅）を更に細かく分割することで対応することができる。

本発明の実施の形態のソフトスタート回路の概略構成を示す図である。実施の形態のソフトスタート回路における基準電圧と出力電圧の関係を示す図である。従来のソフトスタート回路の概略構成を示す図である。従来のソフトスタート回路における基準電圧と出力電圧の関係を示す図である。

符号の説明

１デジタル回路
２ステップ回路
３緩衝回路
Ｃｓコンデンサ
ＯＰ１ＰＷＭアンプ（誤差増幅器）
Ｒ１〜Ｒ３３，Ｒｓ抵抗
ＳＷ１〜ＳＷ３３スイッチ
Ｔｉｎ外部端子

Claims

出力電圧の検出値を基準電圧と比較する誤差増幅器の出力に応じてスイッチング素子を駆動するスイッチング電源の起動時に前記基準電圧を徐々に目標値まで上げる、集積回路化されたソフトスタート回路であって、
前記基準電圧を分圧して前記目標値まで段階的に上げるステップ回路と、
前記集積回路中に集積可能な、抵抗とコンデンサにより、前記ステップ回路のステップ出力の変化を緩やかな勾配にする緩衝回路と、
を備え、
前記ステップ回路は、直列に接続された所定数の抵抗と、前記抵抗の複数の接続点と前記緩衝回路との導通をそれぞれ切替可能にする複数のスイッチとからなり、前記基準電圧を前記抵抗により分圧して前記複数のスイッチの切替により、前記基準電圧を０Ｖから段階的に上げることを特徴とするソフトスタート回路。
前記基準電圧の開始電圧は、前記誤差増幅器の同相入力以下の電圧をスキップすることを特徴とする請求項１記載のソフトスタート回路。
前記ステップ回路は、前記基準電圧が前記目標値に到達する前の所定のステップにおいて、１ステップあたりの電圧上昇幅を他のステップより小さくして出力することを特徴とする請求項１または請求項２記載のソフトスタート回路。