JP2004088964A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2004088964A JP2004088964A JP2002249455A JP2002249455A JP2004088964A JP 2004088964 A JP2004088964 A JP 2004088964A JP 2002249455 A JP2002249455 A JP 2002249455A JP 2002249455 A JP2002249455 A JP 2002249455A JP 2004088964 A JP2004088964 A JP 2004088964A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- power supply
- voltage
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】外付け容量を不要として、容量を半導体チップに内蔵できるソフトスタート回路を備えるスイッチング電源装置を提供すること。
【解決手段】コントロール回路１０と、コントロール回路１０により制御される出力回路６と、出力端子７と、帰還回路９と、を備え、コントロール回路１０は、ソフトスタート回路１と、誤差増幅器２と、コンパレータ３と、三角波を発振する三角波発生回路４と、ドライバ５と、基準電圧源８と、フィードバック端子１１と、駆動出力端子１２と、グラウンド端子１３と、を備える。
【選択図】 図１
【解決手段】コントロール回路１０と、コントロール回路１０により制御される出力回路６と、出力端子７と、帰還回路９と、を備え、コントロール回路１０は、ソフトスタート回路１と、誤差増幅器２と、コンパレータ３と、三角波を発振する三角波発生回路４と、ドライバ５と、基準電圧源８と、フィードバック端子１１と、駆動出力端子１２と、グラウンド端子１３と、を備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関し、特に、ソフトスタート手段を備えるスイッチング電源装置に関する。
【０００２】
【従来の技術】
図９は、従来のパルス幅変調（以下ＰＷＭという）形スイッチング電源装置の構成の一例を示している。従来例のＰＷＭ形スイッチング電源装置は、半導体チップとして集積化されているコントロール回路１１０と、コントロール回路１１０により制御される出力回路６と、出力端子７と、帰還回路９と、外付け容量１２２と、を備える。
【０００３】
従来例のＰＷＭ形スイッチング電源装置では、起動時に出力電圧が急激に上昇して瞬間に設定電圧以上に上昇するオーバーシュートと称される異常動作を起こさないように、徐々に出力電圧を上昇させるソフトスタート回路を具備し、スイッチング電源装置から電源を供給される他半導体チップにおいて、定格電圧を超えるストレスによる破壊が起こらないようにしている。ソフトスタート回路１０１は、定電流源１２１と、外付け容量１２２と、外付け容量１２２に蓄積された電荷を低電位側電源としてのグラウンド（ＧＮＤ）に放電するスイッチ１２３と、電圧源１２４と、を備える。
【０００４】
コントロール回路１１０は、外付け容量１２２を除くソフトスタート回路１０１と、誤差増幅器２と、コンパレータ３と、三角波を発振する三角波発生回路４と、ドライバ５と、基準電圧源８と、を備える。
【０００５】
そして、ＰＷＭ形スイッチング電源装置の出力端子７の直流電圧が、帰還回路９が有する抵抗Ｒ１及びＲ２により分圧された後フィードバック端子１１を介して誤差増幅器２の反転入力端に入力されて増幅された後、コンパレータ３の非反転入力端に入力される。コンパレータ３の反転入力端は、三角波発生回路４の出力端子に接続されて、コンパレータ３が出力端子７の電圧変動をパルス幅変調信号に変換する。このパルス幅変調信号がドライバ５に供給され、ドライバ５がパルス幅変調信号に応じてコントロール回路１１０の駆動出力端子１２とグラウンド端子１３との間をオンオフ制御する。そして、駆動出力端子１２に接続され、スイッチング回路、コイル、整流回路及び平滑回路からなる出力回路６が、出力端子７に直流電圧を出力するように構成されている。
【０００６】
また、電圧源１２４に接続された定電流源１２１と外付け容量１２２の接続点であるソフトスタート回路１０１の出力端子１２６は、起動開始後にスイッチ１２３がオン状態からオフ状態となると、定電流源１２１が外付け容量１２２を充電し始め、０Ｖから徐々に電圧が上昇していき、最終的には電圧源１２４の電圧まで数十ｍＳの時間をかけて上がる。
【０００７】
誤差増幅器２の第１の非反転入力端にはソフトスタート回路１０１の出力端である出力端子１２６が接続され、誤差増幅器２の第２の非反転入力端には基準電圧源８が接続される。誤差増幅器２の反転入力端は、第１の非反転入力端と第２の非反転入力端のうちの低い電圧の方の非反転入力端と比較して誤差増幅する。したがって、起動開始後の起動動作時において出力端子１２６の電圧が基準電圧源８の電圧より低いとき、誤差増幅器２の反転入力端は出力端子１２６が接続されている第１の非反転入力端と比較されて誤差増幅され、また、起動完了後の通常動作時において出力端子１２６の電圧が基準電圧源８の電圧より高くなったとき、誤差増幅器２の反転入力端は基準電圧源８が接続されている第２の非反転入力端と比較されて誤差増幅される。
【０００８】
誤差増幅器２と、コンパレータ３と、三角波発生回路４と、ドライバ５と、出力回路６と、帰還回路９と、から構成されるＰＷＭクローズドループは、誤差増幅器２の反転入力端の電圧を非反転入力端の電圧と同一に保つように動作するため、出力端７の電圧に抵抗Ｒ１及び抵抗Ｒ２による帰還回路９の分圧比（Ｒ２÷（Ｒ１＋Ｒ２））を乗算した値が、非反転入力端の電圧を等しくなるので、出力端子１２６の電圧をＶＳとし、基準電圧源８の電圧をＶＡとすれば、出力端子７の電圧をＶＯとして、次のように示すことができる。
【０００９】
起動開始後の起動動作時において、出力端子１２６の電圧が基準電圧源８の電圧より低いとき、ＶＯ＝ＶＳ×（Ｒ１＋Ｒ２）÷Ｒ２（式１）
起動完了後の通常動作時において、出力端子１２６の電圧が基準電圧源８の電圧より高くなったとき、ＶＯ＝ＶＡ×（Ｒ１＋Ｒ２）÷Ｒ２（式２）
式１及び式２から分かるように、出力端子１２６の電圧は、起動開始後、０Ｖから数十ｍＳの時間をかけてゆっくり上昇するため、それに比例してスイッチングレギュレータ回路の出力端子７の電圧もゆっくり上昇し、出力端子１２６の電圧が基準電圧源８の電圧に達すると、出力端子７の電圧が基準電圧源８の電圧により決定される電圧ＶＡ×（Ｒ１＋Ｒ２）÷Ｒ２に安定する。以上の各部電圧波形を示した動作説明図が図１０である。
【００１０】
【発明が解決しようとする課題】
一般に、ＰＷＭ形スイッチング電源装置では、数十ｍＳ以上の、起動が完了するまでのソフトスタート時間を設けないと、オーバーシュートが発生してしまい、安定に起動動作することができない。しかし半導体チップ内では通常数μＡ程度の微小電流源しか作ることができないため、数十ｍＳのソフトスタート時間を得るためには大きな値の容量が必要となり、図９に示すように、半導体チップとして集積化されているコントロール回路１１０に外付け容量端子１２５を備えて、外付け容量１２２を接続しなければならず、外付け容量端子１２５及び外付け容量１２２を備えることによってスイッチング電源装置を携帯機器等に適用しようとする場合に、小型化及び低コスト化をすることができないという問題があった。
【００１１】
さらに、具体的数値例をもって外付け容量１２２の容量値について説明する。必要とするソフトスタート時間をＴＳとし、定電流源１２１の電流値をＩＳとし、誤差増幅器２に接続する基準電圧源８の電圧をＶＡとし、ＴＳ＝１０ｍＳとし、ＩＳ＝１μＡとし、ＶＡ＝０．３Ｖとすれば、外付け容量１２２の容量値をＣＳとして、次のように示すことができる。
【００１２】
ＣＳ＝ＴＳ×ＩＳ÷ＶＡ＝１０ｍＳ×１μＡ÷０．３Ｖ＝３３０００ｐＦ（式３）
式３より、１μＡの電流源で１０ｍＳの時間をかけ０．３Ｖの充電電圧を得るためには３３０００ｐＦの容量値が必要であることがわかる。一般に半導体チップに内蔵することができる容量値は数百ｐＦが上限であるためソフトスタート回路の容量を半導体チップに内蔵することができず、これまで外付けせざるを得なかった。
【００１３】
本発明は、かかる問題点に鑑みてなされたものであって、外付け容量を不要として、容量を半導体チップに内蔵できるソフトスタート回路を備えるスイッチング電源装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明のスイッチング電源装置は、出力電圧を帰還して基準電圧と比較し、前記比較の結果に基づきパルス幅変調制御を行って前記出力電圧を安定化させるスイッチング電源装置であって、階段波形電圧を出力して前記比較の動作の起動を行うソフトスタート手段を備えることを特徴とする。
【００１５】
また、前記階段波形電圧が設定値に達したとき、前記パルス幅変調制御が行われることを特徴とする。
【００１６】
また、出力電圧を分圧して出力する帰還回路と、階段波形電圧を出力するソフトスタート手段の前記階段波形電圧と前記帰還回路の出力と基準電圧とが入力される誤差増幅器と、前記誤差増幅器の出力と三角波とを比較するコンパレータと、前記コンパレータの出力に基づいて前記出力電圧を生成する出力回路と、を備えることを特徴とする。
【００１７】
また、前記階段波形電圧が設定値に達するまでは前記階段波形電圧と前記帰還回路の前記出力との誤差増幅が行われ、前記階段波形電圧が前記設定値に達した後は前記基準電圧と前記帰還回路の前記出力との誤差増幅が行われることを特徴とする。
【００１８】
また、前記ソフトスタート手段が、基準電圧源と、第１のスイッチ手段と、第２のスイッチ手段と、第１の容量と、第２の容量と、を備え、前記第１のスイッチ手段の一端が前記基準電圧源の一端に接続され、前記基準電圧源の他端が低電位側電源に接続され、前記第１のスイッチ手段の他端が前記第１の容量の一端に接続され、前記第１の容量の他端が前記低電位側電源に接続され、前記第２のスイッチ手段の一端が前記第１の容量の前記一端に接続され、前記第２のスイッチ手段の他端が前記第２の容量の一端に接続され、前記第２の容量の他端が前記低電位側電源に接続され、前記第１のスイッチ手段と前記第２のスイッチ手段とが交互に開閉されることを特徴とする。
【００１９】
また、前記ソフトスタート手段が、基準電圧源と、電圧バッファと、第１のスイッチ手段と、第２のスイッチ手段と、第３のスイッチ手段と、第４のスイッチ手段と、第５のスイッチ手段と、第１の容量と、第２の容量と、第３の容量と、を備え、前記第１のスイッチ手段の一端が前記基準電圧源の一端に接続され、前記基準電圧源の他端が低電位側電源に接続され、前記第１のスイッチ手段の他端が前記第１の容量の一端に接続され、前記第１の容量の他端が前記第４のスイッチ手段の一端及び前記第５のスイッチ手段の一端に接続され、前記第４のスイッチ手段の他端が前記第３の容量の一端に接続され、前記第３の容量の他端が前記低電位側電源に接続され、前記第５のスイッチ手段の他端が前記低電位側電源に接続され、前記第２のスイッチ手段の一端が前記第１の容量の前記一端に接続され、前記第２のスイッチ手段の他端が前記第２の容量の一端に接続され、前記第２の容量の他端が前記低電位側電源に接続され、前記電圧バッファの入力端が前記第２の容量の前記一端に接続され、前記第３のスイッチ手段の一端が前記電圧バッファの出力端に接続され、前記第３のスイッチ手段の他端が前記第３の容量の前記一端に接続され、前記第１のスイッチ手段、前記第３のスイッチ手段及び前記第５のスイッチ手段と、前記第２のスイッチ手段及び前記第４のスイッチ手段と、が交互に開閉されることを特徴とする。
【００２０】
また、前記第２の容量の容量値が、前記第１の容量の容量値より大きいことを特徴とする。
【００２１】
また、前記第２の容量の容量値が、前記第１の容量の容量値及び前記第３の容量の容量値より大きいことを特徴とする。
【００２２】
また、前記ソフトスタート手段が、前記誤差増幅器とともに半導体チップ内に含まれることを特徴とする。
【００２３】
また、前記階段波形電圧の時間軸ステップが発振回路の発振周波数によって可変できることを特徴とする。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態のスイッチング電源装置の構成図である。図１に示すように、本発明の第１の実施の形態のスイッチング電源装置は、半導体チップとして集積化されるコントロール回路１０と、コントロール回路１０により制御される出力回路６と、出力端子７と、帰還回路９と、を備える。
【００２５】
コントロール回路１０は、ソフトスタート回路１と、誤差増幅器２と、コンパレータ３と、三角波を発振する三角波発生回路４と、ドライバ５と、基準電圧源８と、フィードバック端子１１と、駆動出力端子１２と、グラウンド端子１３と、を備える。
【００２６】
ソフトスタート回路１は、スイッチ制御回路３１と、基準電圧源３２と、第１のスイッチ手段３３と、第２のスイッチ手段３５と、第１の容量３４と、第２の容量３６と、出力端子３７と、を備え、第１のスイッチ手段３３の一端が基準電圧源３２の一端に接続され、基準電圧源３２の他端が低電位側電源としてのグラウンドに接続され、第１のスイッチ手段３３の他端が第１の容量３４の一端に接続され、第１の容量３４の他端がグラウンドに接続され、第２のスイッチ手段３５の一端が第１の容量３４の一端に接続され、第２のスイッチ手段３５の他端が第２の容量３６の一端に接続され、第２の容量３６の他端がグラウンドに接続され、第２の容量３６の一端が出力端子３７に接続される。
【００２７】
そして、スイッチ制御回路３１により、第１のスイッチ手段３３と第２のスイッチ手段３５とが交互に開閉される。
【００２８】
そして、本スイッチング電源装置の出力端子７の直流電圧が、帰還回路９が有する抵抗Ｒ１及びＲ２により分圧された後フィードバック端子１１を介して誤差増幅器２の反転入力端に入力されて増幅された後、コンパレータ３の非反転入力端に入力される。
【００２９】
コンパレータ３の反転入力端は、三角波発生回路４の出力端子に接続されて、コンパレータ３が出力端子７の電圧変動をパルス幅変調信号に変換する。
【００３０】
このパルス幅変調信号がドライバ５に供給され、ドライバ５がパルス幅変調信号に応じてコントロール回路１０の駆動出力端子１２とグラウンド端子１３との間をオンオフ制御する。
【００３１】
そして、駆動出力端子１２に接続され、スイッチング回路、コイル、整流回路及び平滑回路からなる出力回路６が、出力端子７に直流電圧を生成し出力する。
【００３２】
誤差増幅器２の第１の非反転入力端にはソフトスタート回路１の出力端である出力端子３７が接続され、誤差増幅器２の第２の非反転入力端には基準電圧源８が接続される。
【００３３】
誤差増幅器２の反転入力端は、第１の非反転入力端と第２の非反転入力端のうちの低い電圧の方の非反転入力端と比較して誤差増幅する。したがって、起動開始後の起動動作時において出力端子３７の電圧が設定値である基準電圧源８の電圧に達するまで、即ち出力端子３７の電圧が基準電圧源８の電圧より低いとき、誤差増幅器２の反転入力端は出力端子３７が接続されている第１の非反転入力端と比較されて誤差増幅され、また、起動完了後の通常動作時において出力端子３７の電圧が基準電圧源８の電圧に達した後、即ち出力端子３７の電圧が基準電圧源８の電圧より高くなったとき、誤差増幅器２の反転入力端は基準電圧源８が接続されている第２の非反転入力端と比較されて誤差増幅される。
【００３４】
誤差増幅器２と、コンパレータ３と、三角波発生回路４と、ドライバ５と、出力回路６と、帰還回路９と、から構成されるＰＷＭクローズドループは、誤差増幅器２の反転入力端の電圧を非反転入力端の電圧と同一に保つように動作する。
【００３５】
以上説明したように、図１に示す本発明の第１の実施の形態のスイッチング電源装置の構成と、図９に示す従来例のスイッチング電源装置の構成との相違部分は、図９に示すソフトスタート回路１０１を、図１に示すソフトスタート回路１に変更する部分のみであり、他の構成部分は同一であるため、図１及び図９における同一構成部分には同一符号を付して、ソフトスタート回路１以外の構成部分についてのさらなる説明を省略する。
【００３６】
図２は、図１に示すソフトスタート回路１の回路図である。スイッチ制御回路３１が、方形波発振回路３８と、入力端が方形波発振回路３８の出力端に接続されたインバータ回路３９と、を備える。
【００３７】
第１のスイッチ手段３３が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ３３Ｎ及びＰチャネル形ＭＯＳトランジスタ３３Ｐにより構成され、このソースドレイン路の一端及び他端が第１のスイッチ手段３３の一端及び他端となる。
【００３８】
第２のスイッチ手段３５が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ３５Ｎ及びＰチャネル形ＭＯＳトランジスタ３５Ｐにより構成され、このソースドレイン路の一端及び他端が第２のスイッチ手段３５の一端及び他端となる。
【００３９】
そして、Ｐチャネル形ＭＯＳトランジスタ３３Ｐ及びＮチャネル形ＭＯＳトランジスタ３５Ｎのゲートが方形波発振回路３８の出力端に接続され、Ｎチャネル形ＭＯＳトランジスタ３３Ｎ及びＰチャネル形ＭＯＳトランジスタ３５Ｐのゲートがインバータ回路３９の出力端に接続され、第１のスイッチ手段３３と第２のスイッチ手段３５とが１８０度位相のずれた方形波で制御されて交互に開閉され、第１の容量３４への充電動作と第２の容量３６への注入動作が繰り返されて、出力端子３７にステップ状に上昇する階段波形電圧が出力される。
【００４０】
次に、図３を参照してソフトスタート回路１の動作を詳細に説明する。先ず、図３（ａ）の充電時の動作説明図に示すように、スイッチ制御回路３１により、第１のスイッチ手段３３をオンさせて閉じ、第２のスイッチ手段３５をオフさせて開くことで、第１の容量３４が基準電圧源３２の電圧値まで充電される。
【００４１】
次に、図３（ｂ）の注入時の動作説明図に示すように、スイッチ制御回路３１により、第１のスイッチ手段３３をオフさせて開き、第２のスイッチ手段３５をオンさせて閉じることで、第１の容量３４に蓄えられた電荷が第２の容量３６に注入され、出力端子３７の電圧が上昇する。
【００４２】
この充電動作と注入動作とを繰り返すことにより、図４に示すように、ソフトスタート回路１の出力端子３７の電圧がステップ状に上昇する階段波形電圧となる。
【００４３】
このとき、直線に近い細かなステップ電圧（図４中のΔＶ）を得るため、第１の容量３４の容量値Ｃ１より第２の容量３６の容量値Ｃ２を十分大きく設定しておく。
【００４４】
さらに、出力端子３７の電圧をＶＳとし、ソフトスタート時間をＴＳとし、基準電圧源３２の電圧をＶ１とし、第１の容量３４の容量値をＣ１とし、第２の容量３６の容量値をＣ２とし、方形波発振回路３８の発振周波数をｆとすれば、Ｎ回の充電動作と注入動作とを繰り返した後の出力端子３７の電圧ＶＳとソフトスタート時間ＴＳとを次のように示すことができる。なお、式中Ａ＾Ｂは、ＡのＢ乗を表し、Ａ≒Ｂは、ＢがＡの近似であることを表す。
【００４５】
ＶＳ＝Ｖ１×（１−（Ｃ２÷（Ｃ１＋Ｃ２））＾Ｎ）≒Ｖ１×Ｃ１÷（Ｃ１＋Ｃ２）×Ｎ（式４）
ＴＳ＝Ｎ÷ｆ≒ＶＳ÷Ｖ１×（Ｃ１＋Ｃ２）÷Ｃ１÷ｆ（式５）
式３に示すように従来技術のソフトスタート回路１０１のソフトスタート時間ＴＳが外付け容量１２２の容量値ＣＳに比例するのに対し、式４及び式５より、本発明のソフトスタート回路１のソフトスタート時間ＴＳが第１の容量３４の容量値Ｃ１と第２の容量３６の容量値Ｃ２との比でほぼ決定されるため、ソフトスタート回路１には大きな容量値が不要であることがわかる。
【００４６】
さらに、具体的数値例をもって説明すると、ｆ＝１ｋＨｚとし、Ｖ１＝１Ｖとし、Ｃ１＝１ｐＦとし、Ｃ２＝１００ｐＦとし、ＶＳ＝０．３Ｖとすれば、Ｎ＝３６回で、ＴＳ＝３６ｍＳのソフトスタート時間を得ることができ、Ｃ１＝１ｐＦ及びＣ２＝１００ｐＦの容量値は、コントロール回路１０が集積化される半導体チップ内に十分内蔵できる小さな値である。
【００４７】
また、出力端子３７の階段波形電圧の時間軸ステップが方形波発振回路３８の周期であるから、第１の容量３４の容量値Ｃ１と第２の容量３６の容量値Ｃ２が固定されていても、方形波発振回路３８の発振周波数ｆを変化させることによって、容易にソフトスタート時間ＴＳを可変することができる。
【００４８】
以上説明したように、本発明の第１の実施の形態のスイッチング電源装置が、出力端子７の電圧を帰還して基準電圧源８の電圧と比較し、比較の結果に基づきパルス幅変調制御を行って出力端子７の電圧を安定化させるスイッチング電源装置であって、階段波形電圧を出力して比較の動作の起動を行うソフトスタート回路１を備え、階段波形電圧が設定値である基準電圧源８の電圧に達したとき、通常のパルス幅変調制御が行われるようにしたので、ソフトスタート回路において必要とされる容量値を小さくすることができるため、外付け容量を不要として、すべての容量を半導体チップに内蔵することができ、さらに外付け容量端子も不要とすることができるという効果が得られる。
【００４９】
次に、図５は、本発明の第２の実施の形態のスイッチング電源装置の構成図である。本発明の第１の実施の形態のスイッチング電源装置ではソフトスタート回路１の出力電圧が高いときは、出力電圧が低いときに比べ第２の容量への電荷の注入量が少なくなるため、図４に示す出力波形のようにソフトスタート回路１の出力電圧が高くなるにつれ昇圧のステップ電圧（図４中のΔＶ）が小さくなっていく。これは基準電圧源３２の電圧が低いとき、又は、高いソフトスタート回路１の出力電圧を得ようとするときほど、より顕著となり、ソフトスタート時間のばらつきを大きくする原因となっている。本実施の形態のスイッチング電源装置のソフトスタート回路は、昇圧のステップ電圧を等しくすることにより直線的な昇圧特性を得られるように構成される。
【００５０】
図５に示す本発明の第２の実施の形態のスイッチング電源装置の構成と図１に示す本発明の第１の実施の形態のスイッチング電源装置の構成との相違部分は、図１に示すソフトスタート回路１を、図５に示すソフトスタート回路１ａに変更し、それに伴い、図１に示すコントロール回路１０を、図５に示すコントロール回路１０ａに変更する部分のみであり、他の構成部分は同一であるため、図１及び図５における同一構成部分には同一符号を付して、ソフトスタート回路１ａ以外の構成部分についての説明を省略する。
【００５１】
図５に示すように、ソフトスタート回路１ａの出力端子６４が誤差増幅器２の第１の非反転入力端に接続される。
【００５２】
図６は、図５に示すソフトスタート回路１ａの回路図である。ソフトスタート回路１ａは、スイッチ制御回路５１と、基準電圧源５２と、電圧バッファ５９と、第１のスイッチ手段５３と、第２のスイッチ手段５５と、第３のスイッチ手段５８と、第４のスイッチ手段６１と、第５のスイッチ手段５７と、第１の容量５４と、第２の容量５６と、第３の容量６０と、出力端子６４と、を備え、第１のスイッチ手段５３の一端が基準電圧源５２の一端に接続され、基準電圧源５２の他端が低電位側電源としてのグラウンドに接続され、第１のスイッチ手段５３の他端が第１の容量５４の一端に接続され、第１の容量５４の他端が第４のスイッチ手段６１の一端及び第５のスイッチ手段５７の一端に接続され、第４のスイッチ手段６１の他端が第３の容量６０の一端に接続され、第３の容量６０の他端がグラウンドに接続され、第５のスイッチ手段５７の他端がグラウンドに接続され、第２のスイッチ手段５５の一端が第１の容量５４の一端に接続され、第２のスイッチ手段５５の他端が第２の容量５６の一端に接続され、第２の容量５６の他端がグラウンドに接続され、電圧バッファ５９の入力端が第２の容量５６の一端に接続され、第３のスイッチ手段５８の一端が電圧バッファ５９の出力端に接続され、第３のスイッチ手段５８の他端が第３の容量６０の一端に接続され、第２の容量５６の一端が出力端子６４に接続される。
【００５３】
スイッチ制御回路５１が、方形波発振回路６２と、入力端が方形波発振回路６２の出力端に接続されたインバータ回路６３と、を備える。
【００５４】
第１のスイッチ手段５３が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ５３Ｎ及びＰチャネル形ＭＯＳトランジスタ５３Ｐにより構成され、このソースドレイン路の一端及び他端が第１のスイッチ手段５３の一端及び他端となる。
【００５５】
第２のスイッチ手段５５が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ５５Ｎ及びＰチャネル形ＭＯＳトランジスタ５５Ｐにより構成され、このソースドレイン路の一端及び他端が第２のスイッチ手段５５の一端及び他端となる。
【００５６】
第３のスイッチ手段５８が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ５８Ｎ及びＰチャネル形ＭＯＳトランジスタ５８Ｐにより構成され、このソースドレイン路の一端及び他端が第３のスイッチ手段５８の一端及び他端となる。
【００５７】
第４のスイッチ手段６１が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ６１Ｎ及びＰチャネル形ＭＯＳトランジスタ６１Ｐにより構成され、このソースドレイン路の一端及び他端が第４のスイッチ手段６１の一端及び他端となる。
【００５８】
第５のスイッチ手段５７が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ５７Ｎ及びＰチャネル形ＭＯＳトランジスタ５７Ｐにより構成され、このソースドレイン路の一端及び他端が第５のスイッチ手段６１の一端及び他端となる。
【００５９】
そして、Ｐチャネル形ＭＯＳトランジスタ５３Ｐ、Ｎチャネル形ＭＯＳトランジスタ５５Ｎ、Ｐチャネル形ＭＯＳトランジスタ５８Ｐ、Ｎチャネル形ＭＯＳトランジスタ６１Ｎ及びＰチャネル形ＭＯＳトランジスタ５７Ｐのゲートが方形波発振回路６２の出力端に接続され、Ｎチャネル形ＭＯＳトランジスタ５３Ｎ、Ｐチャネル形ＭＯＳトランジスタ５５Ｐ、Ｎチャネル形ＭＯＳトランジスタ５８Ｎ、Ｐチャネル形ＭＯＳトランジスタ６１Ｐ及びＮチャネル形ＭＯＳトランジスタ５７Ｎのゲートがインバータ回路６３の出力端に接続され、第１のスイッチ手段５３、第３のスイッチ手段５８及び第５のスイッチ手段５７と、第２のスイッチ手段５５及び第４のスイッチ手段６１と、が１８０度位相のずれた方形波で制御されて交互に開閉され、出力端子６４にステップ状に上昇する階段波形電圧が出力される。
【００６０】
次に、図７を参照してソフトスタート回路１ａの動作を詳細に説明する。先ず、図７（ａ）の充電時の動作説明図に示すように、スイッチ制御回路５１により、第１のスイッチ手段５３をオンさせて閉じ、第２のスイッチ手段５５をオフさせて開き、第３のスイッチ手段５８をオンさせて閉じ、第４のスイッチ手段６１をオフさせて開き、第５のスイッチ手段５７をオンさせて閉じることで、第１の容量５４が基準電圧源５２の電圧値まで充電されると同時に、第２の容量５６の電圧が電圧増幅率１倍の電圧バッファ５９により第３の容量６０に記憶される。
【００６１】
次に、図７（ｂ）の注入時の動作説明図に示すように、スイッチ制御回路５１により、第１のスイッチ手段５３をオフさせて開き、第２のスイッチ手段５５をオンさせて閉じ、第３のスイッチ手段５８をオフさせて開き、第４のスイッチ手段６１をオンさせて閉じ、第５のスイッチ手段５７をオフさせて開くことで、第１の容量５４の他端がグラウンドから第３の容量６０の一端に切替えられるので、出力電圧が高いときも低いときも、前回の第２の容量５６の電圧を基準にして第２の容量５６に電荷が注入され、出力端子６４の電圧が上昇する。
【００６２】
この充電動作と注入動作とを繰り返すことにより、図８に示すように、ソフトスタート回路１ａの出力端子６４の電圧がステップ状に上昇する階段波形電圧となるが、出力端子６４の電圧に関わらず昇圧のステップ電圧（図８中のΔＶ）は一定となり、本発明の第１の実施の形態のスイッチング電源装置のソフトスタート回路１に比べ、より直線性の優れた階段波形電圧が得られる。
【００６３】
このとき、直線に近い細かなステップ電圧ΔＶを得るため、第１の容量５４の容量値Ｃ１と第３の容量６０の容量値Ｃ３とを等しく設定するとともに、第１の容量５４の容量値Ｃ１より第２の容量５６の容量値Ｃ２を十分大きく設定しておく。
【００６４】
さらに、出力端子６４の電圧をＶＳとし、ソフトスタート時間をＴＳとし、基準電圧源５２の電圧をＶ１とし、第１の容量５４及び第３の容量６０の容量値をＣ１とし、第２の容量５６の容量値をＣ２とし、方形波発振回路６２の発振周波数をｆとすれば、Ｎ回の充電動作と注入動作とを繰り返した後の出力端子６４の電圧ＶＳとソフトスタート時間ＴＳとを次のように示すことができる。
【００６５】
ＶＳ＝Ｖ１×Ｃ１÷（Ｃ１＋Ｃ２）×Ｎ（式６）
ＴＳ＝Ｎ÷ｆ＝ＶＳ÷Ｖ１×（Ｃ１＋Ｃ２）÷Ｃ１÷ｆ（式７）
さらに、具体的数値例をもって説明すると、ｆ＝１ｋＨｚとし、Ｖ１＝１Ｖとし、Ｃ１＝１ｐＦとし、Ｃ２＝１００ｐＦとし、ＶＳ＝０．３Ｖとすれば、Ｎ＝３１回で、ＴＳ＝３１ｍＳのソフトスタート時間を得ることができ、Ｃ１＝Ｃ３＝１ｐＦ及びＣ２＝１００ｐＦの容量値は、半導体チップ内に十分内蔵できる小さな値である。
【００６６】
以上説明したように、本発明の第２の実施の形態のスイッチング電源装置によれば、本発明の第１の実施の形態のスイッチング電源装置による効果に加え、さらにソフトスタート時間のばらつきを低減することができるという効果が得られる。
【００６７】
【発明の効果】
本発明による効果は、外付け容量を不要として、容量を半導体チップに内蔵できるソフトスタート回路を備えることで、低コスト化及び低容積化が可能なスイッチング電源装置を実現することができることである。
【００６８】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のスイッチング電源装置の構成図である。
【図２】図１に示すソフトスタート回路の回路図である。
【図３】図３（ａ）は、図２に示すソフトスタート回路の充電時の動作説明図であり、図３（ｂ）は、その注入時の動作説明図である。
【図４】図２に示すソフトスタート回路の出力波形図である。
【図５】本発明の第２の実施の形態のスイッチング電源装置の構成図である。
【図６】図５に示すソフトスタート回路の回路図である。
【図７】図７（ａ）は、図６に示すソフトスタート回路の充電時の動作説明図であり、図７（ｂ）は、その注入時の動作説明図である。
【図８】図６に示すソフトスタート回路の出力波形図である。
【図９】従来例のスイッチング電源装置の構成図である。
【図１０】従来例のスイッチング電源装置の動作説明図である。
【符号の説明】
１ ソフトスタート回路
１ａ ソフトスタート回路
２ 誤差増幅器
３ コンパレータ
４ 三角波発生回路
５ ドライバ
６ 出力回路
７ 出力端子
８ 基準電圧源
９ 帰還回路
１０ コントロール回路
１０ａ コントロール回路
１１ フィードバック端子
１２ 駆動出力端子
１３ グラウンド端子
３１ スイッチ制御回路
３２ 基準電圧源
３３ スイッチ手段
３３Ｎ Ｎチャネル形ＭＯＳトランジスタ
３３Ｐ Ｐチャネル形ＭＯＳトランジスタ
３４ 容量
３５ スイッチ手段
３５Ｎ Ｎチャネル形ＭＯＳトランジスタ
３５Ｐ Ｐチャネル形ＭＯＳトランジスタ
３６ 容量
３７ 出力端子
３８ 方形波発振回路
３９ インバータ回路
５１ スイッチ制御回路
５２ 基準電圧源
５３ スイッチ手段
５３Ｎ Ｎチャネル形ＭＯＳトランジスタ
５３Ｐ Ｐチャネル形ＭＯＳトランジスタ
５４ 容量
５５ スイッチ手段
５５Ｎ Ｎチャネル形ＭＯＳトランジスタ
５５Ｐ Ｐチャネル形ＭＯＳトランジスタ
５６ 容量
５７ スイッチ手段
５７Ｎ Ｎチャネル形ＭＯＳトランジスタ
５７Ｐ Ｐチャネル形ＭＯＳトランジスタ
５８ スイッチ手段
５８Ｎ Ｎチャネル形ＭＯＳトランジスタ
５８Ｐ Ｐチャネル形ＭＯＳトランジスタ
５９ 電圧バッファ
６０ 容量
６１ スイッチ手段
６１Ｎ Ｎチャネル形ＭＯＳトランジスタ
６１Ｐ Ｐチャネル形ＭＯＳトランジスタ
６２ 方形波発振回路
６３ インバータ回路
６４ 出力端子
１０１ ソフトスタート回路
１１０ コントロール回路
１２１ 定電流源
１２２ 外付け容量
１２３ スイッチ
１２４ 電圧源
１２５ 外付け容量端子
１２６ 出力端子
【発明の属する技術分野】
本発明は、スイッチング電源装置に関し、特に、ソフトスタート手段を備えるスイッチング電源装置に関する。
【０００２】
【従来の技術】
図９は、従来のパルス幅変調（以下ＰＷＭという）形スイッチング電源装置の構成の一例を示している。従来例のＰＷＭ形スイッチング電源装置は、半導体チップとして集積化されているコントロール回路１１０と、コントロール回路１１０により制御される出力回路６と、出力端子７と、帰還回路９と、外付け容量１２２と、を備える。
【０００３】
従来例のＰＷＭ形スイッチング電源装置では、起動時に出力電圧が急激に上昇して瞬間に設定電圧以上に上昇するオーバーシュートと称される異常動作を起こさないように、徐々に出力電圧を上昇させるソフトスタート回路を具備し、スイッチング電源装置から電源を供給される他半導体チップにおいて、定格電圧を超えるストレスによる破壊が起こらないようにしている。ソフトスタート回路１０１は、定電流源１２１と、外付け容量１２２と、外付け容量１２２に蓄積された電荷を低電位側電源としてのグラウンド（ＧＮＤ）に放電するスイッチ１２３と、電圧源１２４と、を備える。
【０００４】
コントロール回路１１０は、外付け容量１２２を除くソフトスタート回路１０１と、誤差増幅器２と、コンパレータ３と、三角波を発振する三角波発生回路４と、ドライバ５と、基準電圧源８と、を備える。
【０００５】
そして、ＰＷＭ形スイッチング電源装置の出力端子７の直流電圧が、帰還回路９が有する抵抗Ｒ１及びＲ２により分圧された後フィードバック端子１１を介して誤差増幅器２の反転入力端に入力されて増幅された後、コンパレータ３の非反転入力端に入力される。コンパレータ３の反転入力端は、三角波発生回路４の出力端子に接続されて、コンパレータ３が出力端子７の電圧変動をパルス幅変調信号に変換する。このパルス幅変調信号がドライバ５に供給され、ドライバ５がパルス幅変調信号に応じてコントロール回路１１０の駆動出力端子１２とグラウンド端子１３との間をオンオフ制御する。そして、駆動出力端子１２に接続され、スイッチング回路、コイル、整流回路及び平滑回路からなる出力回路６が、出力端子７に直流電圧を出力するように構成されている。
【０００６】
また、電圧源１２４に接続された定電流源１２１と外付け容量１２２の接続点であるソフトスタート回路１０１の出力端子１２６は、起動開始後にスイッチ１２３がオン状態からオフ状態となると、定電流源１２１が外付け容量１２２を充電し始め、０Ｖから徐々に電圧が上昇していき、最終的には電圧源１２４の電圧まで数十ｍＳの時間をかけて上がる。
【０００７】
誤差増幅器２の第１の非反転入力端にはソフトスタート回路１０１の出力端である出力端子１２６が接続され、誤差増幅器２の第２の非反転入力端には基準電圧源８が接続される。誤差増幅器２の反転入力端は、第１の非反転入力端と第２の非反転入力端のうちの低い電圧の方の非反転入力端と比較して誤差増幅する。したがって、起動開始後の起動動作時において出力端子１２６の電圧が基準電圧源８の電圧より低いとき、誤差増幅器２の反転入力端は出力端子１２６が接続されている第１の非反転入力端と比較されて誤差増幅され、また、起動完了後の通常動作時において出力端子１２６の電圧が基準電圧源８の電圧より高くなったとき、誤差増幅器２の反転入力端は基準電圧源８が接続されている第２の非反転入力端と比較されて誤差増幅される。
【０００８】
誤差増幅器２と、コンパレータ３と、三角波発生回路４と、ドライバ５と、出力回路６と、帰還回路９と、から構成されるＰＷＭクローズドループは、誤差増幅器２の反転入力端の電圧を非反転入力端の電圧と同一に保つように動作するため、出力端７の電圧に抵抗Ｒ１及び抵抗Ｒ２による帰還回路９の分圧比（Ｒ２÷（Ｒ１＋Ｒ２））を乗算した値が、非反転入力端の電圧を等しくなるので、出力端子１２６の電圧をＶＳとし、基準電圧源８の電圧をＶＡとすれば、出力端子７の電圧をＶＯとして、次のように示すことができる。
【０００９】
起動開始後の起動動作時において、出力端子１２６の電圧が基準電圧源８の電圧より低いとき、ＶＯ＝ＶＳ×（Ｒ１＋Ｒ２）÷Ｒ２（式１）
起動完了後の通常動作時において、出力端子１２６の電圧が基準電圧源８の電圧より高くなったとき、ＶＯ＝ＶＡ×（Ｒ１＋Ｒ２）÷Ｒ２（式２）
式１及び式２から分かるように、出力端子１２６の電圧は、起動開始後、０Ｖから数十ｍＳの時間をかけてゆっくり上昇するため、それに比例してスイッチングレギュレータ回路の出力端子７の電圧もゆっくり上昇し、出力端子１２６の電圧が基準電圧源８の電圧に達すると、出力端子７の電圧が基準電圧源８の電圧により決定される電圧ＶＡ×（Ｒ１＋Ｒ２）÷Ｒ２に安定する。以上の各部電圧波形を示した動作説明図が図１０である。
【００１０】
【発明が解決しようとする課題】
一般に、ＰＷＭ形スイッチング電源装置では、数十ｍＳ以上の、起動が完了するまでのソフトスタート時間を設けないと、オーバーシュートが発生してしまい、安定に起動動作することができない。しかし半導体チップ内では通常数μＡ程度の微小電流源しか作ることができないため、数十ｍＳのソフトスタート時間を得るためには大きな値の容量が必要となり、図９に示すように、半導体チップとして集積化されているコントロール回路１１０に外付け容量端子１２５を備えて、外付け容量１２２を接続しなければならず、外付け容量端子１２５及び外付け容量１２２を備えることによってスイッチング電源装置を携帯機器等に適用しようとする場合に、小型化及び低コスト化をすることができないという問題があった。
【００１１】
さらに、具体的数値例をもって外付け容量１２２の容量値について説明する。必要とするソフトスタート時間をＴＳとし、定電流源１２１の電流値をＩＳとし、誤差増幅器２に接続する基準電圧源８の電圧をＶＡとし、ＴＳ＝１０ｍＳとし、ＩＳ＝１μＡとし、ＶＡ＝０．３Ｖとすれば、外付け容量１２２の容量値をＣＳとして、次のように示すことができる。
【００１２】
ＣＳ＝ＴＳ×ＩＳ÷ＶＡ＝１０ｍＳ×１μＡ÷０．３Ｖ＝３３０００ｐＦ（式３）
式３より、１μＡの電流源で１０ｍＳの時間をかけ０．３Ｖの充電電圧を得るためには３３０００ｐＦの容量値が必要であることがわかる。一般に半導体チップに内蔵することができる容量値は数百ｐＦが上限であるためソフトスタート回路の容量を半導体チップに内蔵することができず、これまで外付けせざるを得なかった。
【００１３】
本発明は、かかる問題点に鑑みてなされたものであって、外付け容量を不要として、容量を半導体チップに内蔵できるソフトスタート回路を備えるスイッチング電源装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明のスイッチング電源装置は、出力電圧を帰還して基準電圧と比較し、前記比較の結果に基づきパルス幅変調制御を行って前記出力電圧を安定化させるスイッチング電源装置であって、階段波形電圧を出力して前記比較の動作の起動を行うソフトスタート手段を備えることを特徴とする。
【００１５】
また、前記階段波形電圧が設定値に達したとき、前記パルス幅変調制御が行われることを特徴とする。
【００１６】
また、出力電圧を分圧して出力する帰還回路と、階段波形電圧を出力するソフトスタート手段の前記階段波形電圧と前記帰還回路の出力と基準電圧とが入力される誤差増幅器と、前記誤差増幅器の出力と三角波とを比較するコンパレータと、前記コンパレータの出力に基づいて前記出力電圧を生成する出力回路と、を備えることを特徴とする。
【００１７】
また、前記階段波形電圧が設定値に達するまでは前記階段波形電圧と前記帰還回路の前記出力との誤差増幅が行われ、前記階段波形電圧が前記設定値に達した後は前記基準電圧と前記帰還回路の前記出力との誤差増幅が行われることを特徴とする。
【００１８】
また、前記ソフトスタート手段が、基準電圧源と、第１のスイッチ手段と、第２のスイッチ手段と、第１の容量と、第２の容量と、を備え、前記第１のスイッチ手段の一端が前記基準電圧源の一端に接続され、前記基準電圧源の他端が低電位側電源に接続され、前記第１のスイッチ手段の他端が前記第１の容量の一端に接続され、前記第１の容量の他端が前記低電位側電源に接続され、前記第２のスイッチ手段の一端が前記第１の容量の前記一端に接続され、前記第２のスイッチ手段の他端が前記第２の容量の一端に接続され、前記第２の容量の他端が前記低電位側電源に接続され、前記第１のスイッチ手段と前記第２のスイッチ手段とが交互に開閉されることを特徴とする。
【００１９】
また、前記ソフトスタート手段が、基準電圧源と、電圧バッファと、第１のスイッチ手段と、第２のスイッチ手段と、第３のスイッチ手段と、第４のスイッチ手段と、第５のスイッチ手段と、第１の容量と、第２の容量と、第３の容量と、を備え、前記第１のスイッチ手段の一端が前記基準電圧源の一端に接続され、前記基準電圧源の他端が低電位側電源に接続され、前記第１のスイッチ手段の他端が前記第１の容量の一端に接続され、前記第１の容量の他端が前記第４のスイッチ手段の一端及び前記第５のスイッチ手段の一端に接続され、前記第４のスイッチ手段の他端が前記第３の容量の一端に接続され、前記第３の容量の他端が前記低電位側電源に接続され、前記第５のスイッチ手段の他端が前記低電位側電源に接続され、前記第２のスイッチ手段の一端が前記第１の容量の前記一端に接続され、前記第２のスイッチ手段の他端が前記第２の容量の一端に接続され、前記第２の容量の他端が前記低電位側電源に接続され、前記電圧バッファの入力端が前記第２の容量の前記一端に接続され、前記第３のスイッチ手段の一端が前記電圧バッファの出力端に接続され、前記第３のスイッチ手段の他端が前記第３の容量の前記一端に接続され、前記第１のスイッチ手段、前記第３のスイッチ手段及び前記第５のスイッチ手段と、前記第２のスイッチ手段及び前記第４のスイッチ手段と、が交互に開閉されることを特徴とする。
【００２０】
また、前記第２の容量の容量値が、前記第１の容量の容量値より大きいことを特徴とする。
【００２１】
また、前記第２の容量の容量値が、前記第１の容量の容量値及び前記第３の容量の容量値より大きいことを特徴とする。
【００２２】
また、前記ソフトスタート手段が、前記誤差増幅器とともに半導体チップ内に含まれることを特徴とする。
【００２３】
また、前記階段波形電圧の時間軸ステップが発振回路の発振周波数によって可変できることを特徴とする。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態のスイッチング電源装置の構成図である。図１に示すように、本発明の第１の実施の形態のスイッチング電源装置は、半導体チップとして集積化されるコントロール回路１０と、コントロール回路１０により制御される出力回路６と、出力端子７と、帰還回路９と、を備える。
【００２５】
コントロール回路１０は、ソフトスタート回路１と、誤差増幅器２と、コンパレータ３と、三角波を発振する三角波発生回路４と、ドライバ５と、基準電圧源８と、フィードバック端子１１と、駆動出力端子１２と、グラウンド端子１３と、を備える。
【００２６】
ソフトスタート回路１は、スイッチ制御回路３１と、基準電圧源３２と、第１のスイッチ手段３３と、第２のスイッチ手段３５と、第１の容量３４と、第２の容量３６と、出力端子３７と、を備え、第１のスイッチ手段３３の一端が基準電圧源３２の一端に接続され、基準電圧源３２の他端が低電位側電源としてのグラウンドに接続され、第１のスイッチ手段３３の他端が第１の容量３４の一端に接続され、第１の容量３４の他端がグラウンドに接続され、第２のスイッチ手段３５の一端が第１の容量３４の一端に接続され、第２のスイッチ手段３５の他端が第２の容量３６の一端に接続され、第２の容量３６の他端がグラウンドに接続され、第２の容量３６の一端が出力端子３７に接続される。
【００２７】
そして、スイッチ制御回路３１により、第１のスイッチ手段３３と第２のスイッチ手段３５とが交互に開閉される。
【００２８】
そして、本スイッチング電源装置の出力端子７の直流電圧が、帰還回路９が有する抵抗Ｒ１及びＲ２により分圧された後フィードバック端子１１を介して誤差増幅器２の反転入力端に入力されて増幅された後、コンパレータ３の非反転入力端に入力される。
【００２９】
コンパレータ３の反転入力端は、三角波発生回路４の出力端子に接続されて、コンパレータ３が出力端子７の電圧変動をパルス幅変調信号に変換する。
【００３０】
このパルス幅変調信号がドライバ５に供給され、ドライバ５がパルス幅変調信号に応じてコントロール回路１０の駆動出力端子１２とグラウンド端子１３との間をオンオフ制御する。
【００３１】
そして、駆動出力端子１２に接続され、スイッチング回路、コイル、整流回路及び平滑回路からなる出力回路６が、出力端子７に直流電圧を生成し出力する。
【００３２】
誤差増幅器２の第１の非反転入力端にはソフトスタート回路１の出力端である出力端子３７が接続され、誤差増幅器２の第２の非反転入力端には基準電圧源８が接続される。
【００３３】
誤差増幅器２の反転入力端は、第１の非反転入力端と第２の非反転入力端のうちの低い電圧の方の非反転入力端と比較して誤差増幅する。したがって、起動開始後の起動動作時において出力端子３７の電圧が設定値である基準電圧源８の電圧に達するまで、即ち出力端子３７の電圧が基準電圧源８の電圧より低いとき、誤差増幅器２の反転入力端は出力端子３７が接続されている第１の非反転入力端と比較されて誤差増幅され、また、起動完了後の通常動作時において出力端子３７の電圧が基準電圧源８の電圧に達した後、即ち出力端子３７の電圧が基準電圧源８の電圧より高くなったとき、誤差増幅器２の反転入力端は基準電圧源８が接続されている第２の非反転入力端と比較されて誤差増幅される。
【００３４】
誤差増幅器２と、コンパレータ３と、三角波発生回路４と、ドライバ５と、出力回路６と、帰還回路９と、から構成されるＰＷＭクローズドループは、誤差増幅器２の反転入力端の電圧を非反転入力端の電圧と同一に保つように動作する。
【００３５】
以上説明したように、図１に示す本発明の第１の実施の形態のスイッチング電源装置の構成と、図９に示す従来例のスイッチング電源装置の構成との相違部分は、図９に示すソフトスタート回路１０１を、図１に示すソフトスタート回路１に変更する部分のみであり、他の構成部分は同一であるため、図１及び図９における同一構成部分には同一符号を付して、ソフトスタート回路１以外の構成部分についてのさらなる説明を省略する。
【００３６】
図２は、図１に示すソフトスタート回路１の回路図である。スイッチ制御回路３１が、方形波発振回路３８と、入力端が方形波発振回路３８の出力端に接続されたインバータ回路３９と、を備える。
【００３７】
第１のスイッチ手段３３が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ３３Ｎ及びＰチャネル形ＭＯＳトランジスタ３３Ｐにより構成され、このソースドレイン路の一端及び他端が第１のスイッチ手段３３の一端及び他端となる。
【００３８】
第２のスイッチ手段３５が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ３５Ｎ及びＰチャネル形ＭＯＳトランジスタ３５Ｐにより構成され、このソースドレイン路の一端及び他端が第２のスイッチ手段３５の一端及び他端となる。
【００３９】
そして、Ｐチャネル形ＭＯＳトランジスタ３３Ｐ及びＮチャネル形ＭＯＳトランジスタ３５Ｎのゲートが方形波発振回路３８の出力端に接続され、Ｎチャネル形ＭＯＳトランジスタ３３Ｎ及びＰチャネル形ＭＯＳトランジスタ３５Ｐのゲートがインバータ回路３９の出力端に接続され、第１のスイッチ手段３３と第２のスイッチ手段３５とが１８０度位相のずれた方形波で制御されて交互に開閉され、第１の容量３４への充電動作と第２の容量３６への注入動作が繰り返されて、出力端子３７にステップ状に上昇する階段波形電圧が出力される。
【００４０】
次に、図３を参照してソフトスタート回路１の動作を詳細に説明する。先ず、図３（ａ）の充電時の動作説明図に示すように、スイッチ制御回路３１により、第１のスイッチ手段３３をオンさせて閉じ、第２のスイッチ手段３５をオフさせて開くことで、第１の容量３４が基準電圧源３２の電圧値まで充電される。
【００４１】
次に、図３（ｂ）の注入時の動作説明図に示すように、スイッチ制御回路３１により、第１のスイッチ手段３３をオフさせて開き、第２のスイッチ手段３５をオンさせて閉じることで、第１の容量３４に蓄えられた電荷が第２の容量３６に注入され、出力端子３７の電圧が上昇する。
【００４２】
この充電動作と注入動作とを繰り返すことにより、図４に示すように、ソフトスタート回路１の出力端子３７の電圧がステップ状に上昇する階段波形電圧となる。
【００４３】
このとき、直線に近い細かなステップ電圧（図４中のΔＶ）を得るため、第１の容量３４の容量値Ｃ１より第２の容量３６の容量値Ｃ２を十分大きく設定しておく。
【００４４】
さらに、出力端子３７の電圧をＶＳとし、ソフトスタート時間をＴＳとし、基準電圧源３２の電圧をＶ１とし、第１の容量３４の容量値をＣ１とし、第２の容量３６の容量値をＣ２とし、方形波発振回路３８の発振周波数をｆとすれば、Ｎ回の充電動作と注入動作とを繰り返した後の出力端子３７の電圧ＶＳとソフトスタート時間ＴＳとを次のように示すことができる。なお、式中Ａ＾Ｂは、ＡのＢ乗を表し、Ａ≒Ｂは、ＢがＡの近似であることを表す。
【００４５】
ＶＳ＝Ｖ１×（１−（Ｃ２÷（Ｃ１＋Ｃ２））＾Ｎ）≒Ｖ１×Ｃ１÷（Ｃ１＋Ｃ２）×Ｎ（式４）
ＴＳ＝Ｎ÷ｆ≒ＶＳ÷Ｖ１×（Ｃ１＋Ｃ２）÷Ｃ１÷ｆ（式５）
式３に示すように従来技術のソフトスタート回路１０１のソフトスタート時間ＴＳが外付け容量１２２の容量値ＣＳに比例するのに対し、式４及び式５より、本発明のソフトスタート回路１のソフトスタート時間ＴＳが第１の容量３４の容量値Ｃ１と第２の容量３６の容量値Ｃ２との比でほぼ決定されるため、ソフトスタート回路１には大きな容量値が不要であることがわかる。
【００４６】
さらに、具体的数値例をもって説明すると、ｆ＝１ｋＨｚとし、Ｖ１＝１Ｖとし、Ｃ１＝１ｐＦとし、Ｃ２＝１００ｐＦとし、ＶＳ＝０．３Ｖとすれば、Ｎ＝３６回で、ＴＳ＝３６ｍＳのソフトスタート時間を得ることができ、Ｃ１＝１ｐＦ及びＣ２＝１００ｐＦの容量値は、コントロール回路１０が集積化される半導体チップ内に十分内蔵できる小さな値である。
【００４７】
また、出力端子３７の階段波形電圧の時間軸ステップが方形波発振回路３８の周期であるから、第１の容量３４の容量値Ｃ１と第２の容量３６の容量値Ｃ２が固定されていても、方形波発振回路３８の発振周波数ｆを変化させることによって、容易にソフトスタート時間ＴＳを可変することができる。
【００４８】
以上説明したように、本発明の第１の実施の形態のスイッチング電源装置が、出力端子７の電圧を帰還して基準電圧源８の電圧と比較し、比較の結果に基づきパルス幅変調制御を行って出力端子７の電圧を安定化させるスイッチング電源装置であって、階段波形電圧を出力して比較の動作の起動を行うソフトスタート回路１を備え、階段波形電圧が設定値である基準電圧源８の電圧に達したとき、通常のパルス幅変調制御が行われるようにしたので、ソフトスタート回路において必要とされる容量値を小さくすることができるため、外付け容量を不要として、すべての容量を半導体チップに内蔵することができ、さらに外付け容量端子も不要とすることができるという効果が得られる。
【００４９】
次に、図５は、本発明の第２の実施の形態のスイッチング電源装置の構成図である。本発明の第１の実施の形態のスイッチング電源装置ではソフトスタート回路１の出力電圧が高いときは、出力電圧が低いときに比べ第２の容量への電荷の注入量が少なくなるため、図４に示す出力波形のようにソフトスタート回路１の出力電圧が高くなるにつれ昇圧のステップ電圧（図４中のΔＶ）が小さくなっていく。これは基準電圧源３２の電圧が低いとき、又は、高いソフトスタート回路１の出力電圧を得ようとするときほど、より顕著となり、ソフトスタート時間のばらつきを大きくする原因となっている。本実施の形態のスイッチング電源装置のソフトスタート回路は、昇圧のステップ電圧を等しくすることにより直線的な昇圧特性を得られるように構成される。
【００５０】
図５に示す本発明の第２の実施の形態のスイッチング電源装置の構成と図１に示す本発明の第１の実施の形態のスイッチング電源装置の構成との相違部分は、図１に示すソフトスタート回路１を、図５に示すソフトスタート回路１ａに変更し、それに伴い、図１に示すコントロール回路１０を、図５に示すコントロール回路１０ａに変更する部分のみであり、他の構成部分は同一であるため、図１及び図５における同一構成部分には同一符号を付して、ソフトスタート回路１ａ以外の構成部分についての説明を省略する。
【００５１】
図５に示すように、ソフトスタート回路１ａの出力端子６４が誤差増幅器２の第１の非反転入力端に接続される。
【００５２】
図６は、図５に示すソフトスタート回路１ａの回路図である。ソフトスタート回路１ａは、スイッチ制御回路５１と、基準電圧源５２と、電圧バッファ５９と、第１のスイッチ手段５３と、第２のスイッチ手段５５と、第３のスイッチ手段５８と、第４のスイッチ手段６１と、第５のスイッチ手段５７と、第１の容量５４と、第２の容量５６と、第３の容量６０と、出力端子６４と、を備え、第１のスイッチ手段５３の一端が基準電圧源５２の一端に接続され、基準電圧源５２の他端が低電位側電源としてのグラウンドに接続され、第１のスイッチ手段５３の他端が第１の容量５４の一端に接続され、第１の容量５４の他端が第４のスイッチ手段６１の一端及び第５のスイッチ手段５７の一端に接続され、第４のスイッチ手段６１の他端が第３の容量６０の一端に接続され、第３の容量６０の他端がグラウンドに接続され、第５のスイッチ手段５７の他端がグラウンドに接続され、第２のスイッチ手段５５の一端が第１の容量５４の一端に接続され、第２のスイッチ手段５５の他端が第２の容量５６の一端に接続され、第２の容量５６の他端がグラウンドに接続され、電圧バッファ５９の入力端が第２の容量５６の一端に接続され、第３のスイッチ手段５８の一端が電圧バッファ５９の出力端に接続され、第３のスイッチ手段５８の他端が第３の容量６０の一端に接続され、第２の容量５６の一端が出力端子６４に接続される。
【００５３】
スイッチ制御回路５１が、方形波発振回路６２と、入力端が方形波発振回路６２の出力端に接続されたインバータ回路６３と、を備える。
【００５４】
第１のスイッチ手段５３が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ５３Ｎ及びＰチャネル形ＭＯＳトランジスタ５３Ｐにより構成され、このソースドレイン路の一端及び他端が第１のスイッチ手段５３の一端及び他端となる。
【００５５】
第２のスイッチ手段５５が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ５５Ｎ及びＰチャネル形ＭＯＳトランジスタ５５Ｐにより構成され、このソースドレイン路の一端及び他端が第２のスイッチ手段５５の一端及び他端となる。
【００５６】
第３のスイッチ手段５８が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ５８Ｎ及びＰチャネル形ＭＯＳトランジスタ５８Ｐにより構成され、このソースドレイン路の一端及び他端が第３のスイッチ手段５８の一端及び他端となる。
【００５７】
第４のスイッチ手段６１が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ６１Ｎ及びＰチャネル形ＭＯＳトランジスタ６１Ｐにより構成され、このソースドレイン路の一端及び他端が第４のスイッチ手段６１の一端及び他端となる。
【００５８】
第５のスイッチ手段５７が、トランスファゲート回路として互いにソースドレイン路が並列接続されたＮチャネル形ＭＯＳトランジスタ５７Ｎ及びＰチャネル形ＭＯＳトランジスタ５７Ｐにより構成され、このソースドレイン路の一端及び他端が第５のスイッチ手段６１の一端及び他端となる。
【００５９】
そして、Ｐチャネル形ＭＯＳトランジスタ５３Ｐ、Ｎチャネル形ＭＯＳトランジスタ５５Ｎ、Ｐチャネル形ＭＯＳトランジスタ５８Ｐ、Ｎチャネル形ＭＯＳトランジスタ６１Ｎ及びＰチャネル形ＭＯＳトランジスタ５７Ｐのゲートが方形波発振回路６２の出力端に接続され、Ｎチャネル形ＭＯＳトランジスタ５３Ｎ、Ｐチャネル形ＭＯＳトランジスタ５５Ｐ、Ｎチャネル形ＭＯＳトランジスタ５８Ｎ、Ｐチャネル形ＭＯＳトランジスタ６１Ｐ及びＮチャネル形ＭＯＳトランジスタ５７Ｎのゲートがインバータ回路６３の出力端に接続され、第１のスイッチ手段５３、第３のスイッチ手段５８及び第５のスイッチ手段５７と、第２のスイッチ手段５５及び第４のスイッチ手段６１と、が１８０度位相のずれた方形波で制御されて交互に開閉され、出力端子６４にステップ状に上昇する階段波形電圧が出力される。
【００６０】
次に、図７を参照してソフトスタート回路１ａの動作を詳細に説明する。先ず、図７（ａ）の充電時の動作説明図に示すように、スイッチ制御回路５１により、第１のスイッチ手段５３をオンさせて閉じ、第２のスイッチ手段５５をオフさせて開き、第３のスイッチ手段５８をオンさせて閉じ、第４のスイッチ手段６１をオフさせて開き、第５のスイッチ手段５７をオンさせて閉じることで、第１の容量５４が基準電圧源５２の電圧値まで充電されると同時に、第２の容量５６の電圧が電圧増幅率１倍の電圧バッファ５９により第３の容量６０に記憶される。
【００６１】
次に、図７（ｂ）の注入時の動作説明図に示すように、スイッチ制御回路５１により、第１のスイッチ手段５３をオフさせて開き、第２のスイッチ手段５５をオンさせて閉じ、第３のスイッチ手段５８をオフさせて開き、第４のスイッチ手段６１をオンさせて閉じ、第５のスイッチ手段５７をオフさせて開くことで、第１の容量５４の他端がグラウンドから第３の容量６０の一端に切替えられるので、出力電圧が高いときも低いときも、前回の第２の容量５６の電圧を基準にして第２の容量５６に電荷が注入され、出力端子６４の電圧が上昇する。
【００６２】
この充電動作と注入動作とを繰り返すことにより、図８に示すように、ソフトスタート回路１ａの出力端子６４の電圧がステップ状に上昇する階段波形電圧となるが、出力端子６４の電圧に関わらず昇圧のステップ電圧（図８中のΔＶ）は一定となり、本発明の第１の実施の形態のスイッチング電源装置のソフトスタート回路１に比べ、より直線性の優れた階段波形電圧が得られる。
【００６３】
このとき、直線に近い細かなステップ電圧ΔＶを得るため、第１の容量５４の容量値Ｃ１と第３の容量６０の容量値Ｃ３とを等しく設定するとともに、第１の容量５４の容量値Ｃ１より第２の容量５６の容量値Ｃ２を十分大きく設定しておく。
【００６４】
さらに、出力端子６４の電圧をＶＳとし、ソフトスタート時間をＴＳとし、基準電圧源５２の電圧をＶ１とし、第１の容量５４及び第３の容量６０の容量値をＣ１とし、第２の容量５６の容量値をＣ２とし、方形波発振回路６２の発振周波数をｆとすれば、Ｎ回の充電動作と注入動作とを繰り返した後の出力端子６４の電圧ＶＳとソフトスタート時間ＴＳとを次のように示すことができる。
【００６５】
ＶＳ＝Ｖ１×Ｃ１÷（Ｃ１＋Ｃ２）×Ｎ（式６）
ＴＳ＝Ｎ÷ｆ＝ＶＳ÷Ｖ１×（Ｃ１＋Ｃ２）÷Ｃ１÷ｆ（式７）
さらに、具体的数値例をもって説明すると、ｆ＝１ｋＨｚとし、Ｖ１＝１Ｖとし、Ｃ１＝１ｐＦとし、Ｃ２＝１００ｐＦとし、ＶＳ＝０．３Ｖとすれば、Ｎ＝３１回で、ＴＳ＝３１ｍＳのソフトスタート時間を得ることができ、Ｃ１＝Ｃ３＝１ｐＦ及びＣ２＝１００ｐＦの容量値は、半導体チップ内に十分内蔵できる小さな値である。
【００６６】
以上説明したように、本発明の第２の実施の形態のスイッチング電源装置によれば、本発明の第１の実施の形態のスイッチング電源装置による効果に加え、さらにソフトスタート時間のばらつきを低減することができるという効果が得られる。
【００６７】
【発明の効果】
本発明による効果は、外付け容量を不要として、容量を半導体チップに内蔵できるソフトスタート回路を備えることで、低コスト化及び低容積化が可能なスイッチング電源装置を実現することができることである。
【００６８】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のスイッチング電源装置の構成図である。
【図２】図１に示すソフトスタート回路の回路図である。
【図３】図３（ａ）は、図２に示すソフトスタート回路の充電時の動作説明図であり、図３（ｂ）は、その注入時の動作説明図である。
【図４】図２に示すソフトスタート回路の出力波形図である。
【図５】本発明の第２の実施の形態のスイッチング電源装置の構成図である。
【図６】図５に示すソフトスタート回路の回路図である。
【図７】図７（ａ）は、図６に示すソフトスタート回路の充電時の動作説明図であり、図７（ｂ）は、その注入時の動作説明図である。
【図８】図６に示すソフトスタート回路の出力波形図である。
【図９】従来例のスイッチング電源装置の構成図である。
【図１０】従来例のスイッチング電源装置の動作説明図である。
【符号の説明】
１ ソフトスタート回路
１ａ ソフトスタート回路
２ 誤差増幅器
３ コンパレータ
４ 三角波発生回路
５ ドライバ
６ 出力回路
７ 出力端子
８ 基準電圧源
９ 帰還回路
１０ コントロール回路
１０ａ コントロール回路
１１ フィードバック端子
１２ 駆動出力端子
１３ グラウンド端子
３１ スイッチ制御回路
３２ 基準電圧源
３３ スイッチ手段
３３Ｎ Ｎチャネル形ＭＯＳトランジスタ
３３Ｐ Ｐチャネル形ＭＯＳトランジスタ
３４ 容量
３５ スイッチ手段
３５Ｎ Ｎチャネル形ＭＯＳトランジスタ
３５Ｐ Ｐチャネル形ＭＯＳトランジスタ
３６ 容量
３７ 出力端子
３８ 方形波発振回路
３９ インバータ回路
５１ スイッチ制御回路
５２ 基準電圧源
５３ スイッチ手段
５３Ｎ Ｎチャネル形ＭＯＳトランジスタ
５３Ｐ Ｐチャネル形ＭＯＳトランジスタ
５４ 容量
５５ スイッチ手段
５５Ｎ Ｎチャネル形ＭＯＳトランジスタ
５５Ｐ Ｐチャネル形ＭＯＳトランジスタ
５６ 容量
５７ スイッチ手段
５７Ｎ Ｎチャネル形ＭＯＳトランジスタ
５７Ｐ Ｐチャネル形ＭＯＳトランジスタ
５８ スイッチ手段
５８Ｎ Ｎチャネル形ＭＯＳトランジスタ
５８Ｐ Ｐチャネル形ＭＯＳトランジスタ
５９ 電圧バッファ
６０ 容量
６１ スイッチ手段
６１Ｎ Ｎチャネル形ＭＯＳトランジスタ
６１Ｐ Ｐチャネル形ＭＯＳトランジスタ
６２ 方形波発振回路
６３ インバータ回路
６４ 出力端子
１０１ ソフトスタート回路
１１０ コントロール回路
１２１ 定電流源
１２２ 外付け容量
１２３ スイッチ
１２４ 電圧源
１２５ 外付け容量端子
１２６ 出力端子
Claims (10)
- 出力電圧を帰還して基準電圧と比較し、前記比較の結果に基づきパルス幅変調制御を行って前記出力電圧を安定化させるスイッチング電源装置であって、階段波形電圧を出力して前記比較の動作の起動を行うソフトスタート手段を備えることを特徴とするスイッチング電源装置。
- 前記階段波形電圧が設定値に達したとき、前記パルス幅変調制御が行われることを特徴とする請求項１記載のスイッチング電源装置。
- 出力電圧を分圧して出力する帰還回路と、階段波形電圧を出力するソフトスタート手段の前記階段波形電圧と前記帰還回路の出力と基準電圧とが入力される誤差増幅器と、前記誤差増幅器の出力と三角波とを比較するコンパレータと、前記コンパレータの出力に基づいて前記出力電圧を生成する出力回路と、を備えることを特徴とするスイッチング電源装置。
- 前記階段波形電圧が設定値に達するまでは前記階段波形電圧と前記帰還回路の前記出力との誤差増幅が行われ、前記階段波形電圧が前記設定値に達した後は前記基準電圧と前記帰還回路の前記出力との誤差増幅が行われることを特徴とする請求項３記載のスイッチング電源装置。
- 前記ソフトスタート手段が、基準電圧源と、第１のスイッチ手段と、第２のスイッチ手段と、第１の容量と、第２の容量と、を備え、前記第１のスイッチ手段の一端が前記基準電圧源の一端に接続され、前記基準電圧源の他端が低電位側電源に接続され、前記第１のスイッチ手段の他端が前記第１の容量の一端に接続され、前記第１の容量の他端が前記低電位側電源に接続され、前記第２のスイッチ手段の一端が前記第１の容量の前記一端に接続され、前記第２のスイッチ手段の他端が前記第２の容量の一端に接続され、前記第２の容量の他端が前記低電位側電源に接続され、前記第１のスイッチ手段と前記第２のスイッチ手段とが交互に開閉されることを特徴とする請求項３記載のスイッチング電源装置。
- 前記ソフトスタート手段が、基準電圧源と、電圧バッファと、第１のスイッチ手段と、第２のスイッチ手段と、第３のスイッチ手段と、第４のスイッチ手段と、第５のスイッチ手段と、第１の容量と、第２の容量と、第３の容量と、を備え、前記第１のスイッチ手段の一端が前記基準電圧源の一端に接続され、前記基準電圧源の他端が低電位側電源に接続され、前記第１のスイッチ手段の他端が前記第１の容量の一端に接続され、前記第１の容量の他端が前記第４のスイッチ手段の一端及び前記第５のスイッチ手段の一端に接続され、前記第４のスイッチ手段の他端が前記第３の容量の一端に接続され、前記第３の容量の他端が前記低電位側電源に接続され、前記第５のスイッチ手段の他端が前記低電位側電源に接続され、前記第２のスイッチ手段の一端が前記第１の容量の前記一端に接続され、前記第２のスイッチ手段の他端が前記第２の容量の一端に接続され、前記第２の容量の他端が前記低電位側電源に接続され、前記電圧バッファの入力端が前記第２の容量の前記一端に接続され、前記第３のスイッチ手段の一端が前記電圧バッファの出力端に接続され、前記第３のスイッチ手段の他端が前記第３の容量の前記一端に接続され、前記第１のスイッチ手段、前記第３のスイッチ手段及び前記第５のスイッチ手段と、前記第２のスイッチ手段及び前記第４のスイッチ手段と、が交互に開閉されることを特徴とする請求項３記載のスイッチング電源装置。
- 前記第２の容量の容量値が、前記第１の容量の容量値より大きいことを特徴とする請求項５記載のスイッチング電源装置。
- 前記第２の容量の容量値が、前記第１の容量の容量値及び前記第３の容量の容量値より大きいことを特徴とする請求項６記載のスイッチング電源装置。
- 前記ソフトスタート手段が、前記誤差増幅器とともに半導体チップ内に含まれることを特徴とする請求項３記載のスイッチング電源装置。
- 前記階段波形電圧の時間軸ステップが発振回路の発振周波数によって可変できることを特徴とする請求項１及び請求項３の何れか１項記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249455A JP2004088964A (ja) | 2002-08-28 | 2002-08-28 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249455A JP2004088964A (ja) | 2002-08-28 | 2002-08-28 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004088964A true JP2004088964A (ja) | 2004-03-18 |
Family
ID=32056560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002249455A Withdrawn JP2004088964A (ja) | 2002-08-28 | 2002-08-28 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004088964A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006020441A (ja) * | 2004-07-02 | 2006-01-19 | Yasuhiro Sugimoto | Ｄｃ−ｄｃコンバータ |
| WO2006057431A1 (en) * | 2004-11-26 | 2006-06-01 | Ricoh Company, Ltd. | Switching regulator and method for switching output voltage thereof |
| JP2007014142A (ja) * | 2005-06-30 | 2007-01-18 | Canon Inc | 電源制御装置及び撮像装置 |
| JP2007159306A (ja) * | 2005-12-07 | 2007-06-21 | Fuji Electric Device Technology Co Ltd | ソフトスタート回路及びこれを用いたスイッチング電源 |
| JPWO2005104349A1 (ja) * | 2004-04-21 | 2008-03-13 | ローム株式会社 | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
| JP2008109747A (ja) * | 2006-10-24 | 2008-05-08 | Fuji Electric Device Technology Co Ltd | ソフトスタート回路 |
| JP2008141833A (ja) * | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | ソフトスタート回路及びこれを用いた集積回路装置 |
| JP2010117834A (ja) * | 2008-11-12 | 2010-05-27 | Nec Computertechno Ltd | 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム |
| JP2011067025A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | Ｄｃ−ｄｃコンバータ |
-
2002
- 2002-08-28 JP JP2002249455A patent/JP2004088964A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005104349A1 (ja) * | 2004-04-21 | 2008-03-13 | ローム株式会社 | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
| JP4787742B2 (ja) * | 2004-04-21 | 2011-10-05 | ローム株式会社 | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
| JP4517056B2 (ja) * | 2004-07-02 | 2010-08-04 | 泰博 杉本 | Ｄｃ−ｄｃコンバータ |
| JP2006020441A (ja) * | 2004-07-02 | 2006-01-19 | Yasuhiro Sugimoto | Ｄｃ−ｄｃコンバータ |
| WO2006057431A1 (en) * | 2004-11-26 | 2006-06-01 | Ricoh Company, Ltd. | Switching regulator and method for switching output voltage thereof |
| JP2006158038A (ja) * | 2004-11-26 | 2006-06-15 | Ricoh Co Ltd | スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法 |
| US7541788B2 (en) | 2004-11-26 | 2009-06-02 | Ricoh Company, Ltd. | Switching regulator and method for switching output voltage thereof |
| JP4667836B2 (ja) * | 2004-11-26 | 2011-04-13 | 株式会社リコー | スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法 |
| JP2007014142A (ja) * | 2005-06-30 | 2007-01-18 | Canon Inc | 電源制御装置及び撮像装置 |
| JP2007159306A (ja) * | 2005-12-07 | 2007-06-21 | Fuji Electric Device Technology Co Ltd | ソフトスタート回路及びこれを用いたスイッチング電源 |
| JP2008109747A (ja) * | 2006-10-24 | 2008-05-08 | Fuji Electric Device Technology Co Ltd | ソフトスタート回路 |
| JP2008141833A (ja) * | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | ソフトスタート回路及びこれを用いた集積回路装置 |
| JP2010117834A (ja) * | 2008-11-12 | 2010-05-27 | Nec Computertechno Ltd | 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム |
| JP2011067025A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | Ｄｃ−ｄｃコンバータ |
| CN102025273A (zh) * | 2009-09-17 | 2011-04-20 | 精工电子有限公司 | Dc-dc转换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026851B2 (en) | PWM controller having frequency jitter for power supplies | |
| JP2847646B2 (ja) | チャージポンプ回路 | |
| US7453287B2 (en) | Switching power-supply circuit and semiconductor integrated circuit | |
| JP4895694B2 (ja) | 電源回路 | |
| KR101048779B1 (ko) | Ｄｃ－ｄｃ 컨버터 | |
| EP1852960A2 (en) | Buck-boost control logic for PWM regulator | |
| US8581564B2 (en) | Switching power supply apparatus | |
| TW201220657A (en) | Switching regulator | |
| US20110080198A1 (en) | Charge pump circuit, and method of controlling charge pump circuit | |
| US9184658B2 (en) | DC-DC converting circuit | |
| JPH0556636A (ja) | 電圧変換装置 | |
| TWI784054B (zh) | 開關穩壓器 | |
| JP2009055708A (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを使用したｄｃ−ｄｃ変換装置 | |
| US11374579B2 (en) | Charge pump with load driven clock frequency management | |
| JP2004088964A (ja) | スイッチング電源装置 | |
| JP5966503B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータおよび携帯機器 | |
| KR100526344B1 (ko) | 승압 전압 제어장치 및 방법 | |
| JP5398422B2 (ja) | スイッチング電源装置 | |
| JP2002051541A (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
| CN108336913B (zh) | 半导体装置、电源装置、电子设备及电源装置的控制方法 | |
| JP2001339939A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP5864193B2 (ja) | スイッチング電源回路 | |
| US20240160238A1 (en) | Regulator and operation method thereof | |
| JP2008187789A (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040130 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| A761 | Written withdrawal of application |
Effective date: 20050916 Free format text: JAPANESE INTERMEDIATE CODE: A761 |