JP2008187789A - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】 出力のフィードバック制御を行なう制御回路を備え負電圧を生成して出力するＤＣ／ＤＣコンバータにおいて、入力電圧が低くても制御回路が正常に動作することができるようにする。
【解決手段】 出力のフィードバック電圧（ＶＦＢ）と基準となる電圧（ＶＲＥＦ）との電位差を検出し電位差に応じた電圧を出力する誤差アンプ（３３）と、該誤差アンプの出力に基づいてインダクタンス素子（コイルＬ０）に電流を流すスイッチング素子（ＳＷ０）をオン、オフさせる制御パルス信号を生成する制御パルス生成回路（ＰＷＭコンパレータ：３４）とを備え、正の入力電圧を受けて負電圧を生成して出力するＤＣ／ＤＣコンバータにおいて、生成された負の出力電圧を回路の低電位側の電源端子（ＶＳＳ）に供給し、入力電圧と出力電圧とを電源電圧として回路を動作させるようにした。
【選択図】 図１

Description

この発明は、スイッチング電源装置さらには正の入力電圧から負電圧を生成して出力する反転型ＤＣ／ＤＣコンバータに関し、特に、比較的低い入力電圧でも動作可能なＤＣ／ＤＣコンバータに関する。

正の直流入力電圧を、負の直流電圧に変換して出力するスイッチング電源装置として、図５に示すような反転型ＤＣ／ＤＣコンバータがある。このような反転型ＤＣ／ＤＣコンバータは、例えば特許文献１に開示されている。なお、特許文献１に開示されているＤＣ／ＤＣコンバータは、例えば＋５Ｖの電源電圧Ｖｃｃを入力電圧として＋１２Ｖのような正電圧と−５Ｖのような負電圧を生成して出力するように構成されている。図５のＤＣ／ＤＣコンバータは、特許文献１の実施例の回路（第２図）のうち下側半分の負電圧を生成する部分の概略を示している。

図５に示す反転型ＤＣ／ＤＣコンバータは、入力電圧Ｖｉｎを受けてインダクタ（コイル）Ｌ０に間歇的に電流を流すスイッチング素子ＳＷ０と、ＳＷ０とＬ０との接続ノードと出力端子ＯＵＴとの間に逆方向接続された整流用ダイオードＤ０、出力端子ＯＵＴと接地点の間に接続された平滑容量Ｃ０、出力Ｖoutを抵抗分割したフィードバック電圧ＶＦＢと基準となる電圧（接地電位）との電位差を検出する誤差アンプＥ−ＡＭＰ、該誤差アンプの出力と発振器ＯＳＣからの発振信号を入力とし前記電位差に応じたパルス幅を有するパルス信号を生成するＰＷＭコンパレータＣＭＰ、ＣＭＰの出力を受けてスイッチング素子ＳＷ０をオン、オフ駆動するドライバＤＲＶなどから構成されている。上記スイッチング素子ＳＷ０と各回路は１つの半導体チップ上に半導体集積回路として構成されており、この半導体集積回路は入力電圧Ｖｉｎ（＋５Ｖ）と接地電位ＧＮＤ（０Ｖ）とを電源電圧として動作するようにされている。
特開昭６１−１７７１６０号公報

図５に示す反転型ＤＣ／ＤＣコンバータにおいては、入力電圧Ｖｉｎ（＋５Ｖ）と接地電位ＧＮＤ（０Ｖ）で動作する誤差アンプＥ−ＡＭＰへ負の電圧をフィードバックするわけにはいかないので、出力端子ＯＵＴと接地点の間に直列接続された抵抗Ｒ１，Ｒ２および容量Ｃ１からなる帰還回路を設けて、フィードバック電圧ＶＦＢである抵抗Ｒ１，Ｒ２の接続ノードの電位が０Ｖもしくはそれより若干高い電位になるように、抵抗Ｒ２の他方の端子にレベルシフト用の基準電圧ＶＲＥＦを印加するように構成されている。

この基準電圧ＶＲＥＦには例えば１．２５Ｖが選択されることがある。その場合、回路の電源電圧である入力電圧Ｖｉｎは１．２５Ｖ以上なければ回路は正常に動作することができない。そのため、図５のコンバータは、マンガン乾電池やニッケル水素電池のような電圧の低い電池１本で動作する装置には使用することができない。

また、ＤＣ／ＤＣコンバータでは、出力電圧の急な立ち上がりによるＩＣへの突入電流を防止するために、出力電圧をゆっくりと立ち上げるいわゆるソフトスタート機能が設けられるが、特許文献１の発明では、このソフトスタートの制御を、抵抗Ｒ２の他方の端子に印加する上記基準電圧ＶＲＥＦで行なうようにしている。具体的には、図６に示すように、基準電圧ＶＲＥＦを０Ｖから１．２５Ｖに向けて徐々に立ち上げることによって出力電圧Ｖoutの急な立ち上がりを防止している。そのため、基準電圧ＶＲＥＦを出力するための外部端子およびそれを駆動するバッファが必要であり、チップサイズの増大を招くという不具合があった。

この発明の目的は、出力のフィードバック制御を行なう制御回路を備え負電圧を生成して出力するＤＣ／ＤＣコンバータにおいて、入力電圧が低くても制御回路が正常に動作することができ、それによって電池１本で動作する装置にも容易に適用できるようにすることにある。

本発明は、上記目的を達成するため、出力のフィードバック電圧と基準となる電圧との電位差を検出し電位差に応じた電圧を出力する誤差増幅回路（誤差アンプ）と、該誤差増幅回路の出力に基づいてインダクタンス素子（コイル）に入力電圧を印加して電流を流すスイッチング素子をオン、オフさせる制御パルス信号を生成する制御パルス生成回路（ＰＷＭコンパレータ）とを備え、正の入力電圧を受けて負電圧を生成して出力するＤＣ／ＤＣコンバータにおいて、生成された負の出力電圧を回路の低電位側の電源端子に供給し、入力電圧と出力電圧とを電源電圧として回路を動作させるようにしたものである。

このような構成によれば、誤差アンプにフィードバックされる電圧が負電圧であっても回路が動作することができるため、入力電圧が低くても正常に動作することができるとともに、フィードバック電圧を生成する抵抗の一端に印加されてフィードバック電圧が０Ｖ以下にならないようにするための基準電圧を出力する必要がないようにすることができる。

ここで、望ましくは、誤差アンプに供給される基準となる電圧を生成する基準電圧発生回路と、周波数およびデューティ比が一定の固定デューティパルス信号を生成する回路と、前記基準となる電圧が所定のレベル以下になったか否かを検出して制御信号を出力する信号生成回路（ソフトスタート回路）とを設けて、入力電圧印加開始後、前記基準となる電圧が所定のレベルになるまでは前記制御信号で前記固定デューティパルス信号を選択して該固定デューティパルス信号によって前記スイッチング素子をオン、オフ動作させ、また前記基準となる電圧が所定のレベル以下になった後は上記制御パルス信号を選択して該制御パルス信号によってスイッチング素子をオン、オフ動作させるようにする。

このような構成によれば、出力のフィードバック制御を行なう制御回路を備え負電圧を出力するＤＣ／ＤＣコンバータにおいて、入力電圧が低くても動作を保証することができるようになる。また、制御回路を半導体集積回路で構成する場合、レベルシフト用の基準電圧をチップ外部へ出力する必要がないため、チップサイズを低減することができる。

本発明に従うと、出力のフィードバック制御を行なう制御回路を備え負電圧を生成して出力するＤＣ／ＤＣコンバータにおいて、入力電圧が低くても制御回路が正常に動作することができ、それによって電池１本で動作する装置にも容易に適用できるようになるという効果がある。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明を適用したスイッチング・レギュレータ方式の反転型ＤＣ／ＤＣコンバータの一実施の形態を示す構成図である。
この実施の形態の反転型ＤＣ／ＤＣコンバータ１０は、ＭＯＳＦＥＴなどのトランジスタからなるスイッチング素子ＳＷ０をオンすることでインダクタンス素子としてのコイルＬ０に直流入力電圧Ｖｉｎを印加して電流を流し、次にスイッチング素子ＳＷ０をオフしてコイルＬ０に流れている電流を整流用ダイオードＤ０から引き抜くことで出力端子ＯＵＴに負の出力電圧Ｖoutを出力するものである。

この実施形態の反転型ＤＣ／ＤＣコンバータ１０は、電気エネルギーを蓄積するコイルＬ０と、入力電圧Ｖｉｎが印加される入力端子ＩＮとコイルＬ０との間に設けられオン・オフ動作によりコイルＬ０に間歇的に入力電圧Ｖｉｎを印加するスイッチング素子ＳW０と、コイルＬ０と出力端子ＯＵＴとの間に逆方向接続された整流素子としてのダイオードＤ０と、出力端子ＯＵＴとグランドとの間に接続された平滑コンデンサＣ０と、上記スイッチング素子ＳW０のオン、オフ制御信号を生成する制御回路３０と、出力端子ＯＵＴとグランドとの間に直列に接続され上記制御回路３０へのフィードバック電圧ＶＦＢを生成する分割抵抗Ｒ１，Ｒ２とを備える。

特に限定されるものでないが、この実施形態では、上記制御回路３０とスイッチング素子ＳＷ０は、単結晶シリコンのような半導体チップ上に半導体集積回路（以下、電源制御用ＩＣと称する）として形成されており、コイルＬ０や整流用ダイオードＤ０、平滑コンデンサＣ０、分割抵抗Ｒ１，Ｒ２には外付けのディスクリート部品が用いられる。

電源制御用ＩＣ４０は、正の入力電圧Ｖｉｎが印加される入力端子ＩＮと、上記コイルＬ０の一方の端子と整流用ダイオードＤ０のカソード端子が接続される外部端子Ｐ１と、分割抵抗Ｒ１，Ｒ２で生成されたフィードバック電圧ＶＦＢが印加される外部端子Ｐ２と、低電位側の電源端子ＶＳＳとが設けられている。

また、上記入力端子ＩＮと外部端子Ｐ１との間にＭＯＳＦＥＴからなる上記スイッチング素子ＳW０が接続されており、上記電源端子ＶＳＳに出力端子ＯＵＴから出力される負電圧Ｖoutが印加され、上記制御回路３０は入力端子ＩＮに印加された例えば＋５Ｖのような正の入力電圧Ｖｉｎと生成された負電圧Ｖoutを電源電圧として動作するように構成されている。

上記制御回路３０は、例えば−０．８Ｖのような基準電圧ＶＲＥＦを発生する基準電圧発生回路３１、所定の周波数の三角波もしくは鋸歯を発生する発振器（ＯＳＣ）３２、上記基準電圧発生回路３１で発生された基準電圧ＶＲＥＦと上記外部端子Ｐ２に印加されたフィードバック電圧ＶＦＢとの電位差を検出する誤差アンプ（Ｅ−ＡＭＰ）３３、該誤差アンプ３３の出力と上記発振器３２からの発振信号を入力とし出力電圧Ｖoutに応じたパルス幅のパルス信号を生成するＰＷＭコンパレータ（ＣＭＰ）３４、該コンパレータ３４の出力を受けてスイッチング素子ＳＷ０をオン、オフ駆動するドライバ（ＤＲＶ）３５を備える。コイルＬ０には比較的大きな電流が流されるため、スイッチング素子ＳＷ０を構成するＭＯＳＦＥＴの素子サイズも大きくなるので、ドライバ３５を設けて駆動することで、コンパレータ３４やフリップフロップ３６の出力段の素子サイズを小さくすることができる。

さらに、制御回路３０は、上記発振器３２の出力を入力とするトグル型フリップフロップ（Ｔ−ＦＦ）３６、該フリップフロップ３６の出力または上記ＰＷＭコンパレータ３４の出力（ＰＷＭパルス）のいずれか一方を選択して上記ドライバ３５へ伝達する切替えスイッチ３７、上記基準電圧発生回路３１で発生された基準電圧ＶＲＥＦが所定のレベルに達したのを検出して上記切替えスイッチ３７の切替え制御信号ＣＣを生成するソフトスタート回路３８を備える。フリップフロップ３６の出力は、上記発振器３２の出力が供給されると入力信号の周期でハイレベルとロウレベル交互に反転する。

これにより、フリップフロップ３６は、周波数およびデューティ比が一定の固定デューティパルス信号を生成する回路として機能する。トグル型フリップフロップ３６を用いることにより、容易に固定デューティのパルス信号を生成することができる。そして、この固定デューティパルス信号が切替えスイッチ３７によってドライバ３５へ供給されてスイッチング素子ＳＷ０がオン、オフ駆動されると、コンバータは通常動作時よりも絶対値の小さい負の出力電圧Ｖoutを生成するように動作する。

切替えスイッチ３７によってＰＷＭコンパレータ３４の出力がドライバ３５へ供給されてスイッチング素子ＳＷ０がオン、オフ駆動されると、コンバータは上記固定デューティ動作時よりも絶対値の大きい負の出力電圧Ｖoutを生成するように動作する。本実施形態では、通常動作時にフィードバック電圧ＶＦＢがおよそ−０．８Ｖとなり、固定デューティ動作時にフィードバック電圧ＶＦＢがおよそ−０．３Ｖとなるように、各素子や回路の定数が設定されている。

ソフトスタート回路３８は、基準電圧ＶＲＥＦのレベルを検出する機能を備え、基準電圧ＶＲＥＦが所定のレベルになるまでは切替えスイッチ３７が固定デューティパルス信号を選択し、基準電圧ＶＲＥＦが所定のレベル以下になるとＰＷＭパルスを選択するように切替え制御信号ＣＣを変化させる。また、ソフトスタート回路３８は、基準電圧ＶＲＥＦが所定のレベルになるまでは基準電圧ＶＲＥＦが誤差アンプ３３に供給されないように遮断し、基準電圧ＶＲＥＦが所定のレベル以下になると基準電圧ＶＲＥＦを誤差アンプ３３に伝達させるように内部状態が変化する。

基準電圧発生回路３１は、入力電圧Ｖｉｎを基準にして基準電圧ＶＲＥＦを生成することも可能であるが、この実施形態では接地電位（ＧＮＤ）を基準にして基準電圧ＶＲＥＦを生成するように構成されている。これにより、入力電圧Ｖｉｎが変動しても安定した基準電圧ＶＲＥＦを生成することができる。なお、基準電圧発生回路３１が接地電位（ＧＮＤ）を基準にして基準電圧ＶＲＥＦを生成する場合、電源制御用ＩＣ４０には上記電源端子ＶＳＳの他に接地電位（ＧＮＤ）を印加する外部端子が必要になる。

そのため、接地端子の他に基準電圧出力端子を有する図５の従来装置に比べて端子数節減の利点は得られないが、図５の従来装置では基準電圧ＶＲＥＦを基準電圧出力端子へ出力するため大きなサイズの素子からなるバッファＢＦＦが必要であるのに対し、本実施形態では基準電圧ＶＲＥＦを外部へ出力する必要がないためそのようなバッファが不要であり、それによってチップ全体のサイズを従来装置よりも低減することができる。

また、入力電圧Ｖｉｎを基準にして基準電圧ＶＲＥＦを生成するように基準電圧発生回路３１を構成すれば、入力電圧Ｖｉｎの変化に応じて基準電圧ＶＲＥＦも変化することになるが、従来装置よりも外部端子の数を減すことができ、より一層チップサイズを低減することができるようになる。

次に、本実施形態のＤＣ／ＤＣコンバータの動作を、図２を参照しながら説明する。
図１の電源制御用ＩＣ４０の入力端子ＩＮに入力電圧Ｖｉｎが印加されると、基準電圧発生回路３１が動作を開始して、図２に示すように、その時点ｔ１から基準電圧ＶＲＥＦが徐々に下がり始める。このとき出力電圧Ｖoutは０Ｖであるため、基準電圧ＶＲＥＦの変化はゆっくりとしたものである。

一方、入力電圧Ｖｉｎが印加された直後は切替えスイッチ３７がフリップフロップ３６側に接続されており、フリップフロップ３６からの固定デューティパルス信号がドライバ３５へ供給されてスイッチング素子ＳＷ０のオン、オフ駆動が開始される。すると、コンバータの出力電圧Ｖoutはドライバ３５の駆動パルスのデューティに応じた負の電圧−Ｖ１まで変化し、その負電圧が電源端子ＶＳＳに供給される。

それによって、基準電圧ＶＲＥＦがさらに下がる。そして、基準電圧ＶＲＥＦが所定のレベルＶ０まで下がると、ソフトスタート回路３８がそれを検出して切替え制御信号ＣＣが変化し、切替えスイッチ３７がＰＷＭコンパレータ３４側に切り替えられて、ＰＷＭパルスがドライバ３５へ供給されてスイッチング素子ＳＷ０がＰＷＭパルスでオン、オフ駆動されるようになる（タイミングｔ２）。

また、このときソフトスタート回路３８は基準電圧ＶＲＥＦが誤差アンプ３３へ供給されるようにし、それによって誤差アンプ３３の出力がフィードバック電圧ＶＦＢに応じて変化するようになる。ＰＷＭパルスのパルス幅は誤差アンプ３３の出力に依存し、誤差アンプ３３の出力は基準電圧ＶＲＥＦとフィードバック電圧ＶＦＢとの電位差に比例しており、動作開始直後は出力電圧Ｖoutがまだ十分に下がっていないため、ＰＷＭパルスのパルス幅は比較的広くそれによって出力電圧Ｖoutとフィードバック電圧ＶＦＢがさらに下がる。

そして、出力電圧Ｖoutがあるレベルまで下がりそれに応じてフィードバック電圧ＶＦＢが−０．８Ｖのような所定の電位−Ｖ２まで下がった時点ｔ３で、基準電圧ＶＲＥＦとフィードバック電圧ＶＦＢとの電位差が０となってＰＷＭパルスのパルス幅がほとんど変化しなくなる。その後、出力電圧Ｖoutの変動に応じてＰＷＭパルスのパルス幅がフィードバック制御され、出力電圧Ｖoutが一定に保たれる。それによって、フィードバック電圧ＶＦＢもほぼ一定となる。

上記のように、本実施形態のＤＣ／ＤＣコンバータにおいては、発生された負の出力電圧Ｖoutが電源制御用ＩＣ４０の低電位側の電源端子ＶＳＳに供給されて、ＩＣ内部の回路は負の電圧を電源電圧として動作するため、出力電圧Ｖoutに比例したフィードバック電圧ＶＦＢが負の電位であっても正常な動作が可能となる。つまり、図３に示すように、本実施形態のＤＣ／ＤＣコンバータの動作電圧範囲Ｂは、従来のＤＣ／ＤＣコンバータ（図５）の動作電圧範囲Ａに比べて広くなり、それによって入力電圧Ｖｉｎが１．２５Ｖ以下に下がったとしても安定した動作が可能となる。

図４には、本発明を適用した反転型ＤＣ／ＤＣコンバータの変形例が示されている。
この変形例は、−０．９〜１．５Ｖのような入力電圧Ｖｉｎを受けて−１５Ｖのような非常に深い負電圧を生成して出力するＤＣ／ＤＣコンバータにおいて、出力される負電圧Ｖoutが、例えば絶対最大定格が７Ｖであるような電源制御用ＩＣ４０の低電位側の電源端子ＶＳＳにそのまま印加されると、故障の原因となるので、出力端子ＯＵＴと電源端子ＶＳＳとの間に−１５Ｖのような出力電圧Ｖoutを例えば−５Ｖ程度に変換するＬＤＯ（Low Drop Out）と呼ばれる負電圧電源用のレギュレータ５０を設けたものである。

また、この変形例では、スイッチング素子ＳＷ０としてオンチップの素子でなく外付け素子を用いている。上記のようなレギュレータを設けて、緩和された負電圧を電源端子ＶＳＳに印加することにより、制御用ＩＣ４０の内部の素子に耐圧以上の電圧が印加されて素子が破壊されてしまうのを回避することができる。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、整流用ダイオードＤ０を半導体チップに内蔵する方式もある。また、整流用ダイオードＤ０の代わりにスイッチング素子を使用して、同期整流方式でオン、オフさせるように構成することも可能である。スイッチング素子（ＳＷ０）はＭＯＳＦＥＴでなくバイポーラ・トランジスタであってもよい。制御用ＩＣ４０は、内部に基準電圧発生回路や発振回路を持たず外部から基準電圧ＶＲＥＦや三角波などの信号の供給を受けるように構成されたものであっても良い。

さらに、上記実施の形態では、誤差アンプの出力に応じて駆動パルスのパルス幅を変化させるＰＷＭ制御方式のＤＣ／ＤＣコンバータに適用したものを説明したが、パルス幅を一定とし誤差アンプの出力に応じて駆動パルスの周波数を変化させるいわゆるＰＦＭ制御方式のＤＣ／ＤＣコンバータに適用することができる。

また、上記実施の形態では、基準電圧ＶＲＥＦが所定のレベルＶ０まで下がったタイミングｔ２でソフトスタート回路３８が基準電圧ＶＲＥＦを誤差アンプ３３へ供給させるようにしているが、基準電圧ＶＲＥＦを最初から誤差アンプ３３へ供給させるように構成してもよい。この時点ではまだ切替えスイッチ３７がフリップフロップ３６側に接続され、ＰＷＭパルスの供給が遮断されているためである。

さらに、上記の実施の形態では、切替えスイッチ３７がＰＷＭコンパレータ３４側に切り替わった後もフリップフロップ３６が動作しているが、ソフトスタート回路３８から出力される切替え制御信号ＣＣによって切替えスイッチ３７がＰＷＭコンパレータ３４側に切り替わるのと同期して、切替え制御信号ＣＣによってフリップフロップ３６をリセット状態にしたりフリップフロップ３６への発振信号の供給を遮断したりして、フリップフロップの動作を停止させるようにしてもよい。これにより、定常状態（ＰＷＭ制御中）での消費電力を減らすことができる。

また、切替えスイッチ３７が固定デューティパルス信号を選択している間は、誤差アンプ３３やＰＷＭコンパレータ３４の電流源をソフトスタート回路３８からの切替え制御信号ＣＣを用いてオフさせるようにしてもよい。

さらに、上記実施の形態では、本発明をスイッチング・レギュレータ方式のＤＣ／ＤＣコンバータに適用した場合を説明したが、本発明は容量から容量へ電荷を転送して負電圧を発生するいわゆるチャージポンプ方式のＤＣ／ＤＣコンバータにも適用することができる。

本発明を適用した反転型ＤＣ／ＤＣコンバータの一実施の形態を示す構成図である。 本発明の実施の形態の反転型ＤＣ／ＤＣコンバータにおける基準電圧と出力電圧の変化を示すタイムチャートである。 本発明の実施の形態の反転型ＤＣ／ＤＣコンバータと従来の反転型ＤＣ／ＤＣコンバータの動作電圧範囲の違いを示す説明図である。 本発明を適用した反転型ＤＣ／ＤＣコンバータの変形例を示す構成図である。 従来の反転型ＤＣ／ＤＣコンバータの一例を示す構成図である。 従来の反転型ＤＣ／ＤＣコンバータにおける基準電圧と出力電圧の変化を示すタイムチャートである。

符号の説明

１０ 反転型ＤＣ／ＤＣコンバータ
３０ 制御回路
４０ 制御用ＩＣ
３１ 基準電圧発生回路
３２ 発振回路
３３ 誤差増幅回路（誤差アンプ）
３４ 制御パルス生成回路（ＰＷＭコンパレータ）
３５ 駆動回路（ドライバ）
３６ 固定デューティパルス生成回路（フリップフロップ）
３７ 切替えスイッチ
３８ 信号生成回路（ソフトスタート回路）
Ｌ０ インダクタンス素子（コイル）
ＳW０ スイッチング素子（トランジスタ）
Ｄ０ 整流用ダイオード
Ｃ０ 平滑容量
Ｒ１，Ｒ２ 出力検出用分割抵抗
Ｖｉｎ 入力電圧
Ｖout 出力電圧
ＯＵＴ 出力端子
ＣＭＰ ＰＷＭコンパレータ
ＡＭＰ 誤差増幅回路

Claims (8)

1. 出力のフィードバック制御を行なう制御回路を備え、正の入力電圧を受けて負の電圧を出力するＤＣ／ＤＣコンバータであって、
   生成された負の出力電圧が前記制御回路の低電位側の電源端子に供給され、前記入力電圧と出力電圧とを電源電圧として前記制御回路が動作されるように構成されていることを特徴とするＤＣ／ＤＣコンバータ。
2. 入力電圧が印加されて電流を流すインダクタンス素子と、前記インダクタンス素子に入力電圧を印加させるスイッチング素子と、出力のフィードバック電圧と基準となる電圧との電位差を検出し電位差に応じた電圧を出力する誤差増幅回路と、前記誤差増幅回路の出力に基づいて前記スイッチング素子をオン、オフさせる制御パルス信号を生成する制御パルス生成回路とを備え、正の入力電圧を受けて負電圧を生成して出力するＤＣ／ＤＣコンバータであって、生成された負の出力電圧が回路の低電位側の電源端子に供給され、前記入力電圧と出力電圧とを電源電圧として回路が動作するように構成されていることを特徴とするＤＣ／ＤＣコンバータ。
3. 前記誤差増幅回路に供給される基準となる電圧を生成する基準電圧発生回路と、周波数およびデューティ比が一定の固定デューティパルス信号を生成する固定デューティパルス生成回路と、前記基準となる電圧が所定のレベル以下になったか否かを検出して制御信号を生成する信号生成回路とをさらに備え、
   入力電圧印加開始後、前記基準となる電圧が所定のレベルになるまでは前記制御信号に基づいて前記固定デューティパルス信号が選択され該固定デューティパルス信号によって前記スイッチング素子がオン、オフ動作され、前記基準となる電圧が所定のレベル以下になった後は前記制御パルス信号が選択され該制御パルス信号によって前記スイッチング素子がオン、オフ動作されることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
4. 前記基準電圧発生回路と前記誤差増幅回路と前記制御パルス生成回路と前記固定デューティパルス生成回路と前記信号生成回路は一つの半導体チップ上に半導体集積回路として形成され、前記入力電圧と出力電圧との電位差は前記半導体集積回路の最大定格電圧以上であり、出力端子と前記半導体集積回路の低電位側の電源端子との間には出力電圧のレベルを小さくして前記低電位側の電源端子に供給するレギュレータが設けられていることを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
5. 前記基準電圧発生回路は、接地電位を基準として前記基準となる電圧を生成するように構成されていることを特徴とする請求項３または４に記載のＤＣ／ＤＣコンバータ。
6. 前記固定デューティパルス生成回路は、所定の周波数の信号を入力とするトグル型フリップフロップ回路であることを特徴とする請求項３〜５のいずれかに記載のＤＣ／ＤＣコンバータ。
7. 所定の周波数の信号を生成する発振回路を備え、前記制御パルス生成回路は前記誤差増幅回路の出力と前記発振回路から出力される信号とを比較して前記誤差増幅回路の出力電圧に応じたパルス幅を有するパルス信号を出力するコンパレータであることを特徴とする請求項３〜６のいずれかに記載のＤＣ／ＤＣコンバータ。
8. 前記制御パルス信号または前記固定デューティパルス信号に基づいて前記スイッチング素子をオン、オフ駆動する信号を出力する駆動回路を有することを特徴とする請求項３〜７のいずれかに記載のＤＣ／ＤＣコンバータ。

Images