JP2009278713A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2009278713A JP2009278713A JP2008125142A JP2008125142A JP2009278713A JP 2009278713 A JP2009278713 A JP 2009278713A JP 2008125142 A JP2008125142 A JP 2008125142A JP 2008125142 A JP2008125142 A JP 2008125142A JP 2009278713 A JP2009278713 A JP 2009278713A
- Authority
- JP
- Japan
- Prior art keywords
- control
- switching
- potential
- circuit
- pfm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 負荷条件に応じて、PWM制御とPFM制御を切り換えて制御するスイッチングレギュレータにおいて、PWM制御とPFM制御に対して最適な逆流防止機能を提供する。
【解決手段】 出力端子OUTから出力される出力電圧が所定の定電圧になるように、スイッチングトランジスタ11及び同期整流用トランジスタ12に対してPWM制御回路2又はPFM制御回路3のいずれかを用いた制御を行う。接続ノードLxの電位をLX伝監視回路6で検出することにより、逆電流を検出する。逆電流を検出した場合には、同期整流用トランジスタ12がオンされるべき期間に同期整流用トランジスタ12をオフする。そして、LX伝監視回路6は、ノードLxの電位を所定電位と比較するコンパレータ61、62を含み、コンパレータ61、62の所定電位はPWM制御とPFM制御とに対応してそれぞれ設定されている。
【選択図】 図1
【解決手段】 出力端子OUTから出力される出力電圧が所定の定電圧になるように、スイッチングトランジスタ11及び同期整流用トランジスタ12に対してPWM制御回路2又はPFM制御回路3のいずれかを用いた制御を行う。接続ノードLxの電位をLX伝監視回路6で検出することにより、逆電流を検出する。逆電流を検出した場合には、同期整流用トランジスタ12がオンされるべき期間に同期整流用トランジスタ12をオフする。そして、LX伝監視回路6は、ノードLxの電位を所定電位と比較するコンパレータ61、62を含み、コンパレータ61、62の所定電位はPWM制御とPFM制御とに対応してそれぞれ設定されている。
【選択図】 図1
Description
この発明は、スイッチングレギュレータに関し、同期整流型のスイッチングレギュレータの変換効率の向上、さらには逆流を検出して同期制御用トランジスタを制御する逆流防止機能を有する同期整流型スイッチングレギュレータに関するものである。
近年、環境問題に対する配慮から、電子機器の省電力化が求められている。特に電池駆動による電子機器においてその傾向が顕著である。一般に、省電力化を図るには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上させ無駄な電力消費を抑えることが重要である。
小型の電子機器に使用される高効率の電源回路としては、インダクタを用いた非絶縁型のスイッチングレギュレータが広く用いられている。
スイッチングレギュレータの制御方法として、一定周波数のクロックパルスのデューティサイクルを変化させて出力電圧を一定に制御するPWM(pulse width modulation)制御、パルス幅が一定でクロックの周期を変化させて出力電圧を一定に制御するPFM(pulse frequency modulation)制御が知られている。なお、PFM制御には、周波数を無段階に変化させる方式と、PWM制御で使用する周波数のクロックを間引いて擬似的に周波数を変化させる方式とがある。
PWM制御は、軽負荷でも一定周期でスイチングトランジスタのオン/オフ制御を行うため、負荷へ出力する電流が小さい軽負荷での効率は悪化する。これに対して、PFM制御は、接続された負荷に応じてスイッチングトランジスタをスイッチングさせる信号の周波数が変動するため、機器に対してノイズやリップルの影響が大きいが、軽負荷に対してはPWM制御よりも効率がよい。
このようなことから、従来は、負荷条件に応じて、PWM制御とPFM制御を切り換えて制御することにより、軽負荷から重負荷まで電源効率を高めるようにしていた。この種の装置としては、例えば、特許文献1に記載のものが知られている。
特許文献1に記載された装置は、PMW制御回路とPFM制御回路とを備え、通常動作モードと軽負荷モードを外部からの切替信号によって、両回路を選択的に動作させるものである。
一方、同期整流型スイッチングレギュレータにあっては、負荷が比較的重い時は無駄な電力損失の割合が小さくすむが、負荷が軽くなると無駄な電力損失の割合が大きくなるという問題がある。これは、負荷が重い間はインダクタ(コイル)には、常に正の電流が流れるが、負荷が軽くなるとインダクタに流れる電流の向きが逆転し同期整流用スイッチング素子を通してグランド(GND)へ向かって流れる負の電流(逆流)が発生するようになり、これが損失となるためである。そこで、このような逆流による損失を減らすために、相補的にオンオフするスイッチング素子間のノードの電位をコンパレータで検出することにより、逆方向の電流が流れるような軽負荷状態にあることを検出してグランド(GND)側の同期整流用のスイッチング素子をオフにすることが提案されている(例えば、特許文献2参照。)。
特開2005−160254号公報
特開2002−281743号公報
上記した電流の流れる方向を検出するコンパレータにおいては、製造のばらつきによって入力オフセットがばらつくことが多い。この入力オフセットのばらつきにより、重負荷の場合、グランド側の同期整流用のスイッチング素子が所定したタイミングより早くオフすると、能力不足となる。一方、軽負荷の場合、グランド(GND)側の同期整流用のスイッチング素子が所定したタイミングより遅くオフすると、逆流電流が多くなるという問題があった。
この発明は、上述した従来の問題を解決するためになされたものにして、負荷条件に応じて、PWM制御とPFM制御を切り換えて制御するスイッチングレギュレータにおいて、PWM制御とPFM制御に対して最適な逆流防止機能を提供することを目的とする。
この発明は、電圧入力端子と基準電位端子との間に直列に接続された第1のスイッチング素子及び第2のスイッチング素子を相補的にオン、オフ制御して、前記第1及び第2の接続ノードに接続されるインダクタンス端子に電流を流して前記電圧入力端子に印加されている電圧を所定の電圧に変換した電圧を出力端子から出力するスイッチングレギュレータであって、前記出力端子から出力される出力電圧が前記所定の定電圧になるように、前記第1のスイッチング素子及び第2のスイッチング素子に対してPWM制御又はPFM制御のいずれかを行う制御回路部と、前記接続ノードの電位を検出して、当該ノードから基準電位へ向かう逆電流を検出する逆流検出回路と、前記逆流検出回路が逆電流を検出した場合には、前記第2のスイッチング素子がオンされるべき期間に当該第2のスイッチング素子をオンさせないように制御するスイッチング制御回路と、を備え、前記逆流検出回路は、前記接続ノードの電位を所定電位と比較するコンパレータを含み、前記コンパレータの所定電位はPWM制御とPFM制御とに対応してそれぞれ設定されていることを特徴とする。
また、前記第1のスイッチ素子がPMOSトランジスタ、第2のスイッチ素子がNMOSトランジスタで構成され、前記第2のスイッチ素子と並列にダイオード接続されたPMOSトランジスタを設けルように構成すればよい。
また、前記逆流検出回路は、所定電位をPWM制御用の第1の電位とした第1のコンパレータと、所定電位を前記第1の電位より低いPFW制御用の第2の電位とした第2のコンパレータを備え、前記第1のコンパレータはPWM制御の際に動作し、前記第2のコンパレータはPFM制御の際に動作するように構成できる。
また、前記逆流検出回路は、コンパレータの所定電位をPWM制御用の第1の電位と前記第1の電位より低いPFW制御用の第2の電位とを切替るスイッチ手段を備え、前記スイッチ手段は、PWM制御の際に、前記第1の電位を選択し、PFM制御の際に前記第2の電位を選択するように切替制御するように構成できる。
さらに、負荷の大きさを検出する負荷検出部を備え、前記負荷検出部は、前記負荷の大きさを前記PWM制御と前記PFM制御の動作を切替るための基準値と比較し、この比較結果に応じて通常動作モードの時には前記PWM制御を選択し、軽負荷動作モードの時には記PFM制御を選択するように切替動作を行うように構成することができる。
また、外部から供給される負荷の軽重を示す制御信号を受ける端子を備え、前記制御信号が軽負荷動作モードを示している時に前記PFM制御動作を行い、前記制御信号が通常動作モードを示している時に前記PWM制御動作を行うように構成できる。
また、軽負荷動作モード時には前記PFM制御動作を行う回路を動作させ、前記PWM制御動作を行う回路の動作を停止させるとともに、通常動作モード時には前記PWM制御動作を行う回路を動作させ、前記PFM制御動作を行う回路の動作を停止させるように構成すればよい。
この発明は、負荷条件に応じて、PWM制御とPFM制御を切り換えて制御するスイッチングレギュレータにおいて、PWM制御とPFM制御に対して最適な逆流防止機能を提供することができ、出力不足や効率の低下を防止することができる。
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
図1は、この発明の第1の実施形態におけるスイッチングレギュレータの構成例を示すブロック図である。
図1において、スイッチングレギュレータ1は、入力電圧として、入力端子INに入力された入力電圧VDDを所定の定電圧に変換し、出力電圧Voutとして出力端子OUTから負荷10に出力するインダクタ(コイル)を使用した同期整流型スイッチングレギュレータである。
スイッチングレギュレータ1は、入力電圧VDDの出力制御を行うためのスイッチング動作を行うためのPMOSトランジスタからなるスイッチングトランジスタ11と、NMOSトランジスタからなる同期整流用トランジスタ12とを備えている。
更に、スイッチングレギュレータ1は、PWM制御回路2、PFM制御回路3、ドライブ回路4、出力電圧の検出並びにPWM/PFM制御切替信号を作成する切替制御回路5、スイッチングトランジスタ11と同期整流用トランジスタ12との接続ノードLxの電位を検出して逆方向の電流検出するLx電位監視回路6、同期整流用トランジスタ12と並列に設けられたPMOSトランジスタからなる効率改善用トランジスタ7、インダクタL1及びコンデンサC1を備えている。
入力端子INと接地電圧GNDとの間には、スイッチングトランジスタ11と同期整流用トランジスタ12が直列に接続されている。スイッチングトランジスタ11と同期整流用トランジスタ12との接続ノードLxと出力端子OUTとの間には、インダクタL1が接続され、出力端子OUTと接地電圧GNDとの間にはコンデンサC1が接続されている。
インダクタL1と接続ノードLxとの間には、同期整流用トランジスタ12と並列にダイオード接続されたPMOSトランジスタからなる効率改善用トランジスタ7が設けられている。このトランジスタ7のゲートとソースはLxに接続され、ドレインは接地電圧GNDに接続されている。
このトランジスタ7は、PFM制御時、Lxの電位が接地電圧GNDより小さくなった際、同期整流用トランジスタ12をオフした場合に、トランジスタ7の弱反転領域でドライブする。このため、同期整流用トランジスタ12のボディダイオードと比較して効率改善が図れる。
Lx電位監視回路6は、同期整流用トランジスタ12がオンの時に接続ノードLxの電位を監視することにより、接続ノードLxよりグランド(GND)へ向かう電流(以下、逆電流という。)を検出する。
同期整流用トランジスタ12がオン状態の場合、インダクタL1の電流が出力端子OUT側に流れているときには、同期整流用トランジスタ12のオン抵抗によって接続ノードLxの電位は接地電圧GNDよりも低くなる。一方、インダクタL1の電流が接続ノードLxの電位は接地電圧GNDよりも高くなる。すなわち、同期整流用トランジスタ12のオン状態のとき、インダクタL1に流れる電流の向きは、接続ノードLxの電位により検知することができる。
Lx電位監視回路6は、接続ノードLxの電位によって、逆電流を検出し、逆電流が接続ノードLx側に流れてGNDに流れこむことを、同期整流用トランジスタ12をオフすることによって防止するものである。
この発明によるLx電位監視回路6は、接続ノードLxの電位をコンパレータにより比較することにより、逆電流を検出するように構成しているが、PWM制御を行っている場合、PFM制御を行っている場合で、基準電位をそれぞれ対応する電位に設定している。すなわち、この発明は、負荷条件に応じて、PWM制御とPFM制御を切り換えて制御するように構成し、PWM制御の場合には、コンパレータのオフセットを考慮し能力不足とならないように、コンパレータの基準電位を設定し、PFM制御の場合には、コンパレータのオフセットを考慮して逆電流が確実に発生しないように基準電位を設定する。
図1に示す第1の実施形態においては、PWM制御/PFM制御毎に検出するための基準電位が異なる2つのコンパレータ61、62を備える。コンパレータ61は、PWM制御の際のLx電位監視用のコンパレータで、反転入力端(−)に接続ノードLx電位が与えられ、非反転入力端(+)に接地電圧GNDが与えられ、接続ノードLxの電位と接地電圧GNDとの電圧比較を行い、電圧比較結果を示す信号をドライブ回路4のナンド回路41に出力する。
コンパレータ61は、PWM制御の際に出力不足にならないようにオフセットが設定されている。このオフセットに対応して、非反転入力端(+)に与える基準電圧が設定している。この実施形態においては、接地電圧GNDが与えられる。
また、コンパレータ61は、切替制御回路5からPWM/PFM制御切替信号が与えられ、PWM制御が選択されている時にコンパレータ61が駆動する。また、ナンド回路41にも切替制御回路5からPWM/PFM制御切替信号が与えられ、PWM制御が選択されている時にコンパレータ61の出力が次段のナンド回路43に与えられる。
一方、コンパレータ62は、PFM制御の際の接続ノードLx電位監視用のコンパレータで、反転入力端(−)にLx電位が与えられ、非反転入力端(+)に接地電圧GNDより低い所定の電圧(DV)が与えられる。この電圧DVとして、例えば、−0.1Vが与えられ、接続ノードLxの電位と所定電位DVとの電圧比較を行い、電圧比較結果を示す信号をドライブ回路4のナンド回路42に出力する。
コンパレータ62は、PFM制御の際に逆流防止阻止することを目的としてオフセットが設定されている。このオフセットに対応して、非反転入力端(+)に与える基準電圧が設定している。この実施形態においては、接地電圧GNDより低い所定の電圧(DV)である−0.1Vの電位が与えられる。
また、コンパレータ62は、切替制御回路5からPWM/PFM制御切替信号が与えられ、PFM制御が選択されている時にコンパレータ62が駆動する。そして、ナンド回路42にも切替制御回路5からPWM/PFM制御切替信号が与えられ、PFM制御が選択されている時にコンパレータ61の出力が次段のナンド回路43に与えられる。
ナンド回路43の出力はインバータ44を介してオア回路45の一方の入力に与えられる。そして、このオア回路45の他方の入力には、PWM制御回路2又はPFM制御回路3からの制御信号が与えられる。このオア回路45の出力が同期整流用トランジスタ12のゲートに与えられる。なお、ナンド回路41、42、43、インバータ44及びオア回路45が、逆流防止の際の同期整流用トランジスタ12のスイッチング制御回路を構成する。
同期整流用トランジスタ12は、スイッチングトランジスタ11がオンの時にオフし、オフの時にオンなるように、PWM制御回路2又はPFM制御回路3からの制御信号により制御されるとともに、同期整流用トランジスタ12がオンの時に、コンパレータ61又はコンパレータ62により、接続ノードLxの電位が非反転入力端(+)の電位より大きくなることを検出すると、即ち、逆流の発生を検出すると、コンパレータ61又はコンパレータ62の出力により同期整流用トランジスタ12をオフする。
スイッチングレギュレータ1は、出力電圧VOUTを出力検出及びPWM/PFM切替制御回路5に与える。この制御回路5は、出力電圧VOUTを基準電圧で比較し、この比較出力でPWM制御回路2又はPFM制御回路3を動作させて、出力端子OUTに出力する出力電圧VOUTを所定値になるようにスイッチングトランジスタ11を制御する。そして、出力検出及びPWM/PFM切替制御回路5は、出力電圧VOUTに基づいて負荷を検出し、PWM/PFM制御切替信号を生成する。PWM制御回路2又はPFM制御回路3は、PWM/PFM制御切替信号によりその動作を制御される。PWM/PFM制御切替信号により、PWM制御回路2又はPFM制御回路3のどちらか一方の制御信号がスイッチングトランジスタ11及び同期整流用トランジスタ12に与えられる。
PWM制御回路2又はPFM制御回路3の制御信号をPWM/PFM制御切替信号に応じてスイッチングトランジスタ11及び同期整流用トランジスタ12に与るため、ドライブ回路4には、ナンド回路46、47、48によりPWM制御回路2又はPFM制御回路3をPWM/PFM制御切替信号により切替てスイッチングトランジスタ11及び同期整流用トランジスタ12に与えている。即ち、PWM制御回路2の制御信号はナンド回路46の一方の入力に与えられる。このナンド回路46にも切替制御回路5からPWM/PFM制御切替信号が与えられる。ナンド回路46の出力は次段のナンド回路48の一方の入力に与えられる。PFM制御回路3の制御信号はナンド回路47の一方の入力に与えられる。このナンド回路47にも切替制御回路5からPWM/PFM制御切替信号が与えられる。ナンド回路47の出力は次段のナンド回路48の一方の入力に与えられる。ナンド回路48からの出力はインバータ49を介してスイッチングトランジスタ11のゲートに与えられるとともに、オア回路45に与えられる。オア回路45から同期整流用トランジスタ12のゲートに制御信号が与えられる。
この図1に示す実施形態においては、負荷10の大きさを出力検出及びPWM/PFM切替制御回路5で検出し、負荷10が所定以上の場合には、効率を重視し、PWM制御を行い、負荷10が所定より小さい軽負荷の場合にはPFM制御に切替、負荷が重い場合と負荷が軽い場合の効率を同時に向上させている。そして、逆流の発生を検出するために、接続ノードLxの電位を測定するために、PWM制御とPFM制御にそれぞれに対応した基準電圧で駆動するコンパレータ61、62を備え、PWM制御とPFM制御に最適なコンパレータのオフセットによる逆流検出を行うことができる。更に、PFM制御時、接続Lxの電位が接地電位より小さくて、同期整流用トランジスタ12をオフした際には、PMOSトランジスタ7により、このトランジスタ7の弱反転領域でドライブし、同期整流用トランジスタ12のボディダイオードと比較して効率を改善するように動作する。
次に、図1に示す第1の実施形態の具体例を図2ないし図4を参照して説明する。図2は、この発明の第1の実施形態の具体例を示すブロック図である。
スイッチングレギュレータ1は、図2に示すように、PWM制御回路2と、PFM制御回路3と、ドライブ回路4と、PMOSのスイッチングトランジスタ11と、NMOSトランジスタ12と、Lx電位監視回路6、コイルL1と、コンデンサC1とを備えている。
PFM制御回路3は、切替信号生成回路51からの切替信号によってその動作が制御されるようになっている。また、PFM制御回路3は、その動作時に、検出電圧VFBの大きさ従って所定のクロックの周波数が変調されたPFM信号を生成し、この生成されたPFM信号をドライブ回路4に出力するようになっている。
ここで、そのPFM信号は、基準クロックCLKを、検出電圧VFBの大きさによって間引くことにより生成するようにしている。
PWM制御回路2は、図2に示すように、誤差増幅器21と、発振器(OSC)23と、PWMコンパレータ22と、スイッチ24とを備えている。
誤差増幅器21は、出力電圧VOUTを検出した検出電圧VFBを基準電圧発生回路20から与えられる基準電圧Vrefと比較し、その差に応じた誤差信号Errを生成して出力するようになっている。
このため、誤差増幅器21は、その非反転入力端子(+)に基準電圧Vrefが供給され、その反転入力端子(−)に出力電圧VOUTを抵抗R1、R2で分圧した検出電圧VFBが供給されるようになっている。誤差増幅器21の出力端子は、PWMコンパレータ23の反転入力端子(−)に接続されている。
発振器23は、所定の周波数の三角波(ランプ波)を生成し、この生成される三角波はPWMコンパレータ22非反転入力端子(+)に供給されるようになっている。
PWMコンパレータ22は、誤差増幅器21からの誤差信号Errと発振器23からの三角波によって、その誤差信号の大小に応じてパルス幅が変調されたPWM信号を生成し、これをスイッチ24を介してドライブ回路4のナンド回路46に出力するようになっている。
スイッチ24は、切替信号生成回路51からの切替信号によってオンオフ制御されるようになっている。
ドライブ回路4は、PFM制御回路3からのPFM信号またはPWM制御回路2からのPWM信号に基づき、PMOSのスイッチングトランジスタ11、NMOSの同期整流用トランジスタ12をそれぞれオンオフ動作させるオンオフ信号を生成するようになっている。
スイッチングトランジスタ11と同期整流用トランジスタ12とは、ドライブ回路4からのオンオフ信号に応じて一方がオンのときには他方がオフとなり、入力電圧VDDと接地電圧GNDをオンオフ制御するようになっている。
コイルL1とコンデンサC1とは、オンオフ制御される入力電圧VDD、接地電圧GNDを平滑化するようになっている。
図1に示す出力検出及びPWM/PFM切替制御回路5は、スイッチングレギュレータ1の負荷10の大きさを検出し、その検出負荷が基準値よりも小さな場合(軽負荷時)にはPFM制御回路3を動作させ、その検出負荷が基準値よりも大きな場合(通常動作:重負荷時)にはPWM制御回路2を動作させるようになっている。
このために、出力検出及びPWM/PFM切替制御回路5は、誤差増幅器21と、発振器23と、PWMコンパレータ22と、切替信号生成回路51とを備えている。従って、出力検出及びPWM/PFM切替制御回路5とPWM制御回路2は、誤差増幅器21、発振器23、およびPWMコンパレータ22を共通にして構成されている。
切替信号生成回路51は、PWMコンパレータ22からのPWM信号のパルス幅を基準クロックCLKのパルス幅(基準値)と比較し、この比較結果に応じてPFM制御回路3とPWM制御回路2との動作を切替るPWM/PFM制御切替信号を生成するようになっている。
PFM制御回路3の内部構成例を図3及び図4を参照して説明する。図3は、PFM制御回路3の内部構成例を示す回路図、図4は、図3の各部の波形を示したタイミングチャートである。
図3において、PFM制御回路3は、所定の基準電圧VrefMを生成して出力する基準電圧発生回路30と、基準電圧VrefMと三角波信号TWとの電圧比較を行う電圧比較回路31と、オア回路32と、PFMドライブ回路33とで構成されている。電圧比較回路31の非反転入力端子(+)には三角波信号TWが入力され、電圧比較回路31の反転入力端子(−)には基準電圧VrefMが入力されている。電圧比較回路31の出力はオア回路32の一方に与えられ、オア回路32の他方には誤差増幅回路21からの出力信号Errが与えられている。オア回路32の出力信号S0はPFMドライブ回路33に与えられる。PFMドライブ回路33には、さらにPWM/PFM制御切替信号が与えられ、PFMドライブ回路33からパルス信号Spfが出力される。
図4に示すように、基準電圧VrefMは三角波信号TWの三角波パルスの上限と下限の中間の電位に設定されている。このため、電圧比較回路31の出力信号S0は矩形のパルス列となる。軽負荷動作モード時には、誤差増幅回路21は、PWM制御回路2のループから外れているため、リニアな動作は行わず比較回路として機能するため、図4で示すように、ハイレベルとローレベルの2値信号を出力する。この2値信号によって、オア回路32のゲートが制御され、図4のパルス信号Spfから分かるように、電圧比較回路31の出力パルスを選択的に取り出すことができる。
オア回路32によって選択的に取り出されたパルスは、PFMドライブ回路33から出力され、ドライブ回路4に出力される。PFMドライブ回路33にはPWM/PFM制御切替信号が与えられており、軽負荷動作モード時以外には、すなわちPWM制御動作の場合には、動作を停止すると共に、消費電流をカットまたは最小になるように制御する。
上記したスイッチングレギュレータ1において、インダクタL1及びコンデンサC1を除く各回路を1つのICに集積するようにしてもよい。
スイッチングトランジスタ11と同期整流用トランジスタ12の各ゲートはPWM/PFM制御切替に応じてPFM制御又はPWM制御のいずれか一方を選択し、選択した制御方法にしたがってスイッチングトランジスタ11、12のゲートに制御信号をそれぞれ出力する。
このような構成において、スイッチングレギュレータ1の動作モードとしては、連続モードと不連続モードとがある。
連続モードは、出力端子OUTから負荷10に出力される負荷電流が大きく、スイッチングトランジスタ11がオンしているときにインダクタL1に大きな電流が流れ、インダクタL1に蓄えられるエネルギーが大きいことから、スイッチングトランジスタ11がオフしている間は、インダクタL1から負荷10に電流を供給し続けることができる。
連続モード時では、スイッチングトランジスタ11のゲートに与える制御信号と同期整流用トランジスタ12に与える制御信号は同相の信号であることから、スイッチングトランジスタ11がオンしている場合は、同期整流用トランジスタ12はオフしており、スイッチングトランジスタ11がオフしている場合は、同期整流用トランジスタ12はオンしている。スイッチングトランジスタ11がオンしているときは、接続ノードLxの電圧はハイレベルとなり、スイッチングトランジスタ11がオフするとインダクタL1の逆起電力によって接続ノードLxの電圧は負電圧まで低下する。しかし、同期整流用トランジスタ12がオンするため、接続ノードLxの電圧は、接地電圧GNDを少し下回った電圧でクランプされる。このような状態では、次にスイッチングトランジスタ11がオンするまで、インダクタL1に蓄えられたエネルギーが接地電圧GNDからインダクタL1を介して出力端子OUTに供給され、インダクタL1からの電流が連続的に流れる。
次に、不連続モード時の動作について説明する。
負荷電流が小さくなるとインダクタL1に流れる電流も小さくなるため、インダクタL1に蓄えられるエネルギーも少なくなる。このため、スイッチングトランジスタ11がオフしてから次にオンする前に、インダクタL1に蓄えられたエネルギーをすべて放出してしまう。このようなことから、出力端子OUTに接続されているコンデンサC1の電荷がインダクタL1と同期整流用トランジスタ12を介して接地電圧GNDに放電される状態が発生するため、極端に効率が低下してしまう。
このような状態になると、接続ノードLxの電位は正電圧になるため、コンパレータ61またはコンパレータ62の出力信号の信号レベルが反転してローレベルになる。この信号がナンド回路41または42からナンド回路43、インバータ44及びオア回路45を経て同期整流用トランジスタ12のゲートに与えられる制御信号をローレベルにして同期整流用トランジスタ12をオフさせて、逆電流による効率の低下を防止する。
上記したように、切替信号生成回路51は、PWMコンパレータ22からのPWM信号のパルス幅を基準クロックCLKのパルス幅(基準値)と比較し、この比較結果に応じてPFM制御回路3とPWM制御回路2との動作を切替るPWM/PFM制御切替信号を生成するようになっている。スイッチングレギュレータ1の使用する用途等により、通常動作と軽負荷動作を切替るための基準値を決めれば良い。そして、負荷10に応じて、切替信号生成回路51からのPWM/PFM制御切替信号により、通常動作の場合には、PWM制御回路2による制御を行い、軽負荷動作の場合にはPFM制御回路3による動作を行う。そして、PWM制御回路2による制御の場合には、Lx電位監視回路6は、PWM制御の際に出力不足にならないように、非反転入力端(+)に接地電圧GNDが与えられたコンパレータ61を用いて、逆電流による効率の低下を防止するように動作する。
また、PFM制御回路3による制御の場合には、Lx電位監視回路6は、PFM制御の際に、非反転入力端(+)に接地電圧GNDより低い電圧である−0.1Vが与えられたコンパレータ62を用いて、逆電流による効率の低下を防止するように動作する。
次に、この発明の第2の実施形態につき図5を参照して説明する。図5は、この発明の第2の実施形態を示すブロック図である。なお、図1に示す第1の実施形態と同じ構成については同符号を付し、説明の重複を避けるためにここでは、その説明を割愛する。
図1に示す実施形態においては、Lx電位監視回路6として2つのコンパレータ61、62を備えて構成しているのに対し、この第2の実施形態におけるLx電位監視回路6aは、1つのコンパレータ60でPWM/PFM制御のモードごとに比較する非反転入力を切替るように構成している。このため、コンパレータ60の非反転入力にスイッチ63を介して、PWM制御の際の電位であるGNDの電位と、PFM制御の際の電位である−0.1Vの電位を切替るように構成されている。スイッチ63には、PWM/PFM制御切替信号が与えられ、PWM制御の際には、GNDの電位を選択し、PFM制御の際には、−0.1Vの電位を選択するように構成している。
上記した図2に示す第1の実施形態においては、PWMコンパレータ22からのPWM信号のパルス幅を基準クロックCLKのパルス幅(基準値)と比較し、この比較結果に応じてPFM制御回路3とPWM制御回路2との動作を切替るPWM/PFM制御切替信号を生成するように構成しているが、負荷10に流れる電流を測定して、この電流値が所定の電流値以下になったときに軽負荷モードに切替るように切替信号を生成するように構成することもできる。
上記した第1及び第2の実施形態においては、負荷10に応じてPWM制御とPFM制御とを自動的に切替るように構成しているが、外部から制御信号を与えることによりPWM/PFM制御を切替るように構成できる。外部から通常の動作モードと通常の動作モードよりも消費電流を小さくして作動する軽負荷モードを選択する為の信号を与えることにより、PWM/PFM制御を切替る。
図6及び図7に外部からの切替信号により、PWM/PFM制御を切替るように構成したこの発明の第3の実施形態を示す。図6は、この発明の第2の実施形態を示すブロック図、図7は、この発明の第2の実施形態の具体例を示すブロック図である。なお、図1及び図2に示す第1の実施形態と同じ構成については同符号を付し、説明の重複を避けるためにここでは、その説明を割愛する。
図1及び図2においては、負荷10に応じてPWM制御とPFM制御とを自動的に切替るように構成するため、負荷検出を行うための回路を設けているが、この第3の実施形態においては、外部からPWM/PFM制御切替信号が与えられるので、負荷検出を行うための回路は必要としない。外部から与えられるPWM/PFM制御切替信号がPWM制御回路2、ドライブ回路4のナンド回路41、46、コンパレータ61に与えられる。
また、PWM/PFM制御切替信号がインバータ55を介してPFM制御回路3、ドライブ回路4のナンド回路42、47、コンパレータ62に与えられる。
誤差増幅器21は、出力電圧VOUTを検出した検出電圧VFBを基準電圧発生回路20から与えられる基準電圧Vrefと比較し、その差に応じた誤差信号Errを生成して出力する。このため、誤差増幅器21は、その+入力端子に基準電圧Vrefが供給され、その−入力端子に出力電圧VOUTを抵抗R1、R2で分圧した検出電圧VFBが供給されるようになっている。この誤差信号が、PWM制御回路2、PFM制御回路3に与えられる。そして、外部から与えられるPWM/PFM制御切替信号により、PWM制御回路2またはPFM制御回路3のどちらか一方により制御動作が行われる。その他の構成並びに動作については、図1及び図2と同様である。
次に、この発明の第4の実施形態につき図8を参照して説明する。図8は、この発明の第4の実施形態を示すブロック図である。なお、第1の実施形態ないし第3の実施形態と同じ構成については同符号を付し、説明の重複を避けるためにここでは、その説明を割愛する。
図6に示す実施形態においては、Lx電位監視回路6として2つのコンパレータ61、62を備えて構成しているのに対し、この第4の実施形態におけるLx電位監視回路6aは、1つのコンパレータ60でPWM/PFM制御のモードごとに比較する非反転入力を切替るように構成している。このため、コンパレータ60の非反転入力にスイッチ63を介して、PWM制御の際の電位であるGNDの電位と、PFM制御の際の電位である−0.1Vの電位を切替るように構成されている。スイッチ63には、PWM/PFM制御切替信号が与えられ、PWM制御の際には、GNDの電位を選択し、PFM制御の際には、−0.1Vの電位を選択するように構成している。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 スイッチングレギュレータ、2 PWM制御回路、3 PFM制御回路、4 ドライブ回路、5 出力電圧検出並びにPWM/PFM制御切替信号を作成する切替制御回路、6 Lx電位監視回路、7 効率改善用トランジスタ、11 スイッチングトランジスタ、12 同期整流用トランジスタ、L1 インダクタ、C1 コンデンサ。
Claims (7)
- 電圧入力端子と基準電位端子との間に直列に接続された第1のスイッチング素子及び第2のスイッチング素子を相補的にオン、オフ制御して、前記第1及び第2の接続ノードに接続されるインダクタンス端子に電流を流して前記電圧入力端子に印加されている電圧を所定の電圧に変換した電圧を出力端子から出力するスイッチングレギュレータであって、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように、前記第1のスイッチング素子及び第2のスイッチング素子に対してPWM制御又はPFM制御のいずれかを行う制御回路部と、前記接続ノードの電位を検出して、当該ノードから基準電位へ向かう逆電流を検出する逆流検出回路と、前記逆流検出回路が逆電流を検出した場合には、前記第2のスイッチング素子がオンされるべき期間に当該第2のスイッチング素子をオンさせないように制御するスイッチング制御回路と、を備え、
前記逆流検出回路は、前記接続ノードの電位を所定電位と比較するコンパレータを含み、前記コンパレータの所定電位はPWM制御とPFM制御とに対応してそれぞれ設定されていることを特徴とするスイッチングレギュレータ。 - 前記第1のスイッチ素子がPMOSトランジスタ、第2のスイッチ素子がNMOSトランジスタで構成され、前記第2のスイッチ素子と並列にダイオード接続されたPMOSトランジスタを設けたことを特徴とする請求項1に記載のスイッチングレギュレータ。
- 前記逆流検出回路は、所定電位をPWM制御用の第1の電位とした第1のコンパレータと、所定電位を前記第1の電位より低いPFW制御用の第2の電位とした第2のコンパレータを備え、前記第1のコンパレータはPWM制御の際に動作し、前記第2のコンパレータはPFM制御の際に動作することを特徴とする請求項1または2に記載のスイッチングレギュレータ。
- 前記逆流検出回路は、コンパレータの所定電位をPWM制御用の第1の電位と前記第1の電位より低いPFW制御用の第2の電位とを切替るスイッチ手段を備え、前記スイッチ手段は、PWM制御の際に、前記第1の電位を選択し、PFM制御の際に前記第2の電位を選択するように切替制御することを特徴とする請求項1または2に記載のスイッチングレギュレータ。
- 負荷の大きさを検出する負荷検出部を備え、前記負荷検出部は、前記負荷の大きさを前記PWM制御と前記PFM制御の動作を切替るための基準値と比較し、この比較結果に応じて通常動作モードの時には前記PWM制御を選択し、軽負荷動作モードの時には記PFM制御を選択するように切替動作を行うことを特徴とする請求項1ないし4のいずれか1項に記載のスイッチングレギュレータ。
- 外部から供給される負荷の軽重を示す制御信号を受ける端子を備え、前記制御信号が軽負荷動作モードを示している時に前記PFM制御動作を行い、前記制御信号が通常動作モードを示している時に前記PWM制御動作を行うことを特徴とする請求項1ないし4のいずれか1項に記載のスイッチングレギュレータ。
- 軽負荷動作モード時には前記PFM制御動作を行う回路を動作させ、前記PWM制御動作を行う回路の動作を停止させるとともに、通常動作モード時には前記PWM制御動作を行う回路を動作させ、前記PFM制御動作を行う回路の動作を停止させることを特徴とする請求項5又は6に記載のスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125142A JP2009278713A (ja) | 2008-05-12 | 2008-05-12 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125142A JP2009278713A (ja) | 2008-05-12 | 2008-05-12 | スイッチングレギュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009278713A true JP2009278713A (ja) | 2009-11-26 |
Family
ID=41443621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008125142A Withdrawn JP2009278713A (ja) | 2008-05-12 | 2008-05-12 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009278713A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011125075A (ja) * | 2009-12-08 | 2011-06-23 | Ricoh Co Ltd | スイッチングレギュレータ |
CN102315787A (zh) * | 2010-06-29 | 2012-01-11 | 比亚迪股份有限公司 | 一种开关电源控制电路及开关电源 |
JP2012095444A (ja) * | 2010-10-27 | 2012-05-17 | Mitsumi Electric Co Ltd | スイッチングレギュレータ |
JP2012095499A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Semiconductor Ltd | レギュレータ回路 |
CN102904424A (zh) * | 2011-07-29 | 2013-01-30 | 英飞凌科技奥地利有限公司 | 具有提高的轻负载效率的开关调节器 |
US8624573B2 (en) | 2010-05-26 | 2014-01-07 | Samsung Electronics Co., Ltd. | Power converters including zero-current detectors and methods of power conversion |
WO2014038684A1 (en) * | 2012-09-04 | 2014-03-13 | Ricoh Company, Ltd. | Switching regulator and control method thereof |
JP2014056489A (ja) * | 2012-09-13 | 2014-03-27 | Fuji Electric Co Ltd | 通信装置および通信装置の電源供給方法ならびにプログラマブルコントローラシステム |
CN104242649A (zh) * | 2014-10-15 | 2014-12-24 | 青岛歌尔声学科技有限公司 | 开关电源的多模式切换方法及开关电源 |
KR20170067178A (ko) * | 2015-12-07 | 2017-06-16 | 에스케이텔레콤 주식회사 | 적응제어 영 전류 검출회로를 이용한 직류-직류 변환기 |
JP2017212814A (ja) * | 2016-05-26 | 2017-11-30 | ローム株式会社 | 電源装置および電源制御方法 |
JP2020202677A (ja) * | 2019-06-11 | 2020-12-17 | 新日本無線株式会社 | スイッチング電源 |
CN114362501A (zh) * | 2021-12-23 | 2022-04-15 | 成都市易冲半导体有限公司 | 用于无线充电同步整流桥的动态防倒灌电路及其工作方法 |
-
2008
- 2008-05-12 JP JP2008125142A patent/JP2009278713A/ja not_active Withdrawn
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011125075A (ja) * | 2009-12-08 | 2011-06-23 | Ricoh Co Ltd | スイッチングレギュレータ |
US8669749B2 (en) | 2009-12-08 | 2014-03-11 | Ricoh Company, Ltd. | Switching power supply unit |
US8624573B2 (en) | 2010-05-26 | 2014-01-07 | Samsung Electronics Co., Ltd. | Power converters including zero-current detectors and methods of power conversion |
CN102315787B (zh) * | 2010-06-29 | 2014-03-12 | 比亚迪股份有限公司 | 一种开关电源控制电路及开关电源 |
CN102315787A (zh) * | 2010-06-29 | 2012-01-11 | 比亚迪股份有限公司 | 一种开关电源控制电路及开关电源 |
US8493042B2 (en) | 2010-10-27 | 2013-07-23 | Mitsumi Electric Co., Ltd. | Switching regulator |
JP2012095444A (ja) * | 2010-10-27 | 2012-05-17 | Mitsumi Electric Co Ltd | スイッチングレギュレータ |
JP2012095499A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Semiconductor Ltd | レギュレータ回路 |
CN102904424A (zh) * | 2011-07-29 | 2013-01-30 | 英飞凌科技奥地利有限公司 | 具有提高的轻负载效率的开关调节器 |
CN102904424B (zh) * | 2011-07-29 | 2016-01-13 | 英飞凌科技奥地利有限公司 | 具有提高的轻负载效率的开关调节器 |
US9584019B2 (en) | 2012-09-04 | 2017-02-28 | Ricoh Electronic Devices Co., Ltd. | Switching regulator and control method thereof |
WO2014038684A1 (en) * | 2012-09-04 | 2014-03-13 | Ricoh Company, Ltd. | Switching regulator and control method thereof |
JP2014050308A (ja) * | 2012-09-04 | 2014-03-17 | Ricoh Co Ltd | スイッチングレギュレータとその制御方法 |
CN104756384A (zh) * | 2012-09-04 | 2015-07-01 | 理光微电子株式会社 | 开关稳压器及其控制方法 |
EP2893627A4 (en) * | 2012-09-04 | 2015-10-07 | Ricoh Electronic Devices Co Ltd | SWITCHING REGULATOR AND ITS CONTROL METHOD |
JP2014056489A (ja) * | 2012-09-13 | 2014-03-27 | Fuji Electric Co Ltd | 通信装置および通信装置の電源供給方法ならびにプログラマブルコントローラシステム |
CN104242649A (zh) * | 2014-10-15 | 2014-12-24 | 青岛歌尔声学科技有限公司 | 开关电源的多模式切换方法及开关电源 |
KR20170067178A (ko) * | 2015-12-07 | 2017-06-16 | 에스케이텔레콤 주식회사 | 적응제어 영 전류 검출회로를 이용한 직류-직류 변환기 |
KR102184479B1 (ko) * | 2015-12-07 | 2020-12-01 | 에스케이텔레콤 주식회사 | 적응제어 영 전류 검출회로를 이용한 직류-직류 변환기 |
JP2017212814A (ja) * | 2016-05-26 | 2017-11-30 | ローム株式会社 | 電源装置および電源制御方法 |
JP2020202677A (ja) * | 2019-06-11 | 2020-12-17 | 新日本無線株式会社 | スイッチング電源 |
JP7256077B2 (ja) | 2019-06-11 | 2023-04-11 | 日清紡マイクロデバイス株式会社 | スイッチング電源 |
CN114362501A (zh) * | 2021-12-23 | 2022-04-15 | 成都市易冲半导体有限公司 | 用于无线充电同步整流桥的动态防倒灌电路及其工作方法 |
CN114362501B (zh) * | 2021-12-23 | 2023-06-27 | 成都市易冲半导体有限公司 | 用于无线充电同步整流桥的动态防倒灌电路及其工作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009278713A (ja) | スイッチングレギュレータ | |
JP5211959B2 (ja) | Dc−dcコンバータ | |
JP4899624B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
KR100912865B1 (ko) | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
US10158289B2 (en) | DC/DC converter | |
JP4850540B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP5014714B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの制御回路 | |
JP4877472B2 (ja) | Dc/dcコンバータ | |
JP2008228514A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
EP2214298B1 (en) | DC-DC Converter and switching control circuit | |
KR20070094486A (ko) | 비절연 강압형 dc-dc 컨버터 | |
JP2007097326A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
JP2010183722A (ja) | Dc−dcコンバータおよびスイッチング制御回路 | |
US10594218B1 (en) | Hysteresis timing scheme for mode transition in a buck boost converter | |
US20170364107A1 (en) | Switching regulator control circuit | |
JP2010154706A (ja) | スイッチングレギュレータの制御回路、方法、およびそれらを用いたスイッチングレギュレータ | |
JP2004056983A (ja) | 電源回路 | |
JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP5515390B2 (ja) | スイッチング電源装置 | |
JP4325413B2 (ja) | 同期整流式dc/dcコンバータ | |
JP5376512B2 (ja) | 電源装置 | |
JP2008187789A (ja) | Dc/dcコンバータ | |
KR101404567B1 (ko) | 펄스폭 변조 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090909 |
|
A621 | Written request for application examination |
Effective date: 20101222 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111026 |