JP2017212814A - 電源装置および電源制御方法 - Google Patents

Abstract

【課題】負荷電流が増大した場合のドロップ量を維持したまま、ＰＦＭ動作モードでのＰＷＭパルスにおけるリップル電圧を低減できると共に、高効率のシステムの開発が可能となる電源装置および電源制御方法を提供する。【解決手段】電源装置１０は、負荷に対して出力電圧Ｖｏｕｔを出力する出力トランジスタＱｐ・Ｑｎを駆動するドライバ３４と、ドライバ３４に供給するＰＷＭパルスを生成するＰＷＭ発生器３２と、出力電圧Ｖｏｕｔに基づいて、ＰＷＭパルスのパルス幅を制御するＣＭＰ出力を生成するコンパレータ３８と、通常時のＰＷＭ動作モードとＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、ＰＦＭ動作モードにおいては、ＣＭＰ出力の立ち上がりのタイミングに応じて、ＰＷＭパルスをオフするコントローラ２２とを備える。【選択図】図１

Description

本実施の形態は、電源装置および電源制御方法に関する。

自動車に搭載されるあらゆる部品のための安全機能（例えば、フェールセーフ、異常検出、安全停止などの機能）の規格が見直されつつある。特に、車載用の機器の多くは、電気的／電子的に制御されており、高性能化・高機能化だけでなく、安全性の確保も重要なニーズとなっている。

安全な車載用機器の開発手法や管理方式などを体系的にまとめた国際基準規格ＩＳＯ２６２６２が策定されている。

車載用機器に適用可能な電源装置としては、例えばスイッチング電源が既に知られている。

特開２００９−７１９７８号公報

"ISO 26262-1:2011"、［online］、2011-11-15、International Organization for Standardization、［平成２８年２月１７日検索］、インターネット＜URL：https://www.iso.org/obp/ui/#iso:std:iso:26262:-1:ed-1:v1:en＞

スイッチング電源が備える多くのＤＣＤＣコンバータは、一定のスイッチング周波数によりＰＷＭ動作する（通常動作時のＰＷＭ動作モード）。また、近年においては、軽負荷動作時でも高効率を維持できるパルス周波数変調（ＰＦＭ）制御によるＤＣＤＣコンバータの需要が高まっている。

しかしながら、軽負荷動作時の高効率を実現するためにＰＦＭ（オン時間固定）制御が行われているＤＣＤＣコンバータでは、ＰＷＭパルスが一定のオン時間となるように固定されることにより、効率は高いものの、ＰＷＭパルスにおけるリップル電圧が高くなる。

本実施の形態は、負荷電流が増大した場合のドロップ量を維持したまま、ＰＦＭ動作モードでのＰＷＭパルスにおけるリップル電圧を低減できると共に、高効率のシステムの開発が可能となる電源装置および電源制御方法を提供する。

本実施の形態の一態様によれば、負荷に対して出力電圧を出力する出力トランジスタを駆動するドライバと、前記ドライバに供給するＰＷＭパルスを生成するＰＷＭ発生器と、前記出力電圧に基づいて、前記ＰＷＭパルスのパルス幅を制御するＣＭＰ出力を生成するコンパレータと、通常時のＰＷＭ動作モードと前記ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、前記ＰＷＭ動作モードにおいては、前記ＰＷＭパルスが一定のオン時間となるように制御し、前記ＰＦＭ動作モードにおいては、前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスをオフする制御部とを備える電源装置が提供される。

本実施の形態の他の態様によれば、負荷に対して出力電圧を供給するドライバと、前記ドライバを駆動させるためのＰＷＭパルスを生成する発生器と、前記ドライバの出力電流に基づいて、前記ＰＷＭパルスを制御するためのＣＭＰ出力を生成するコンパレータと、通常時のＰＷＭ動作モードと前記ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、前記ＰＷＭ動作モードにおいては、前記ＣＭＰ出力の立ち下がりのタイミングに応じて、前記ＰＷパルスが一定のオン時間となるように制御し、前記ＰＦＭ動作モードにおいては、前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスをオフする制御部とを備える電源装置が提供される。

本実施の形態の他の態様によれば、負荷を出力電圧により駆動するドライバに供給するＰＷＭパルスを、一定のオン時間となるように制御する通常時のＰＷＭ動作モードと、前記ＰＷＭパルスのパルス幅を制御するＣＭＰ出力に応じて制御する、前記ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、前記ＰＦＭ動作モードにおいては、前記ＣＭＰ出力の立ち上がりのタイミングを判定するステップと、前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスをオフするステップとを有する電源装置の電源制御方法が提供される。

本実施の形態の他の態様によれば、負荷を出力電圧により駆動するドライバに供給するＰＷＭパルスを、一定のオン時間となるように制御する通常時のＰＷＭ動作モードと、前記ＰＷＭパルスのパルス幅を制御するＣＭＰ出力に応じて制御する、前記ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、前記ＰＦＭ動作モードにおいては、前記ＰＷＭパルスのレベルを判定するステップと、前記ＰＷＭパルスのハイレベルが判定されたことを条件に、前記ＰＷＭパルスのハイレベル期間内に、前記ＣＭＰ出力のレベルを検出するステップと、前記ＣＭＰ出力のハイレベルが検出されたことを条件に、前記ＰＷＭパルスをハイレベルからロウレベルに切り替えるステップとを有する電源装置の電源制御方法が提供される。

本実施の形態によれば、負荷電流が大きくなった場合のドロップ量を維持したまま、ＰＦＭ動作モードでのＰＷＭパルスにおけるリップル電圧を低減できると共に、高効率のシステムの開発が可能となる電源装置および電源制御方法を提供することができる。

実施の形態に係る電源装置の模式的構成図。 比較例に係る電源装置の軽負荷動作時の概略タイミングチャートであって、（ａ）スイッチング信号ＳＷの概略波形図、（ｂ）ＣＭＰ出力の概略波形図、（ｃ）出力電圧の概略波形図。 実施の形態に係る電源装置の軽負荷動作時の概略タイミングチャートであって、（ａ）スイッチング信号ＳＷの概略波形図、（ｂ）ＣＭＰ出力の概略波形図、（ｃ）出力電圧の概略波形図。 実施の形態に係る電源装置の通常動作時のタイミングチャートであって、（ａ）ＰＷＭパルスの概略波形図、（ｂ）ＣＭＰ出力の概略波形図、（ｃ）出力電圧の概略波形図。 実施の形態に係る電源装置の軽負荷動作時のタイミングチャートであって、（ａ）ＰＷＭパルスの概略波形図、（ｂ）ＣＭＰ出力の概略波形図、（ｃ）出力電圧の概略波形図。 実施の形態に係る電源装置の軽負荷動作時のタイミングチャートであって、（ａ）ＰＷＭパルスの概略波形図、（ｂ）ＣＭＰ出力の概略波形図、（ｃ）出力電圧を比較例の出力電圧と対比して示す概略波形図。 比較例に係る電源装置の軽負荷動作時の処理手順を示すフローチャート。 実施の形態に係る電源装置の軽負荷動作時の処理手順を示すフローチャート。 実施の形態に係る電源装置の変形例を示す模式的構成図。 実施の形態の変形例に係る電源装置をモータ制御ＩＣに適用した電源システムの模式的構成図。

次に、図面を参照して、本実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置などを下記のものに特定するものでない。実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

［実施の形態］
（電源装置の概要）
実施の形態に係る電源装置１０の模式的構成は、図１に示すように表される。ここでは、電源装置１０を、ＰＦＭ（Pulse Frequency Modulation：パルス周波数変調）動作モードを有するＤＣＤＣコンバータを備えたスイッチング電源用ＩＣ（Integrated Circuits）とした場合を例に説明する。

実施の形態に係る電源装置１０は、例えば、コントローラ２２を有する制御ロジック（デジタル制御回路）２０と、デジタルＰＷＭ（Pulse Width Modulation：パルス幅変調）発生器３２、ドライバ３４、出力トランジスタＱｐ・Ｑｎ、ＡＤＣ回路３６、およびＣＭＰ回路（コンパレータ）３８を有するアナログ部３０とを備える。

コントローラ２２は、全体の動作タイミングなどを制御する制御部であって、例えばＤＣＤＣコンバータのエラーアンプを構成するデジタルフィルタに相当する機能を有する。コントローラ２２は、通常動作（通常制御）時にはＰＷＭ動作モードによりデジタルＰＷＭ発生器３２を制御し、負荷電流が、例えば７ｍＡ〜４０μＡ程度と小さい軽負荷動作（低電力制御）時にはＰＦＭ動作モードによりデジタルＰＷＭ発生器３２を制御する。

すなわち、実施の形態に係る電源装置１０は、ＰＷＭ動作モードとは別に、負荷電流が小さい軽負荷動作時にスイッチング回数を減らし、ＤＣＤＣコンバータとしての消費電流を低減させるＰＦＭ動作モードを備える。

動作の詳細については後述するが、電源装置１０において、コントローラ２２は、負荷電流に応じてＰＷＭ動作モードとＰＦＭ動作モードとを切り替え設定し、設定した動作モードに基づいてデジタルＰＷＭ発生器３２を制御する。

コントローラ２２は、例えば、負荷電流と予め設定される閾値との比較によって、通常動作時か、軽負荷動作時かを判別し、動作モードの設定を切り替えるようにしても良い。

なお、制御ロジック２０としては、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）をベースにしたもの、またはハードロジックを主体に構成されるものであっても良い。

また、制御ロジック２０には、例えば、ＰＷＭパルスのパルス幅を検出するためのデジタルカウンタや、各動作モードを実行するための処理プログラムや動作モードを判別する閾値などを格納するメモリを備えるようにしても良い。

アナログ部３０において、デジタルＰＷＭ発生器３２は、コントローラ２２からのデジタル値に基づいてＰＷＭパルスを生成し、そのＰＷＭパルスをドライバ３４に供給する。

ドライバ３４は、デジタルＰＷＭ発生器３２からのＰＷＭパルスに応じて出力トランジスタＱｐ・Ｑｎの各ゲートを駆動する。

出力トランジスタＱｐ・Ｑｎは、例えば、ｐチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタＱｐとｎチャネルＭＯＳトランジスタＱｎとを直列に接続したＣＭＯＳ（Complementary MOS）インバータ構造を有し、電源電圧（Ｖｃｃ）と接地（ＧＮＤ）との間に接続されている。

ここで、ｐチャネルＭＯＳトランジスタＱｐとｎチャネルＭＯＳトランジスタＱｎとの接続点に、インダクタ（コイル）Ｌｏを介して、接地（ＧＮＤ）との間にそれぞれ出力キャパシタ（コンデンサ）Ｃｏ、帰還抵抗部（抵抗対）Ｒ１・Ｒ２、および負荷（例えば、モータ制御ＩＣ）が接続されることにより、所望の電源システム（後述する）が構築される。すなわち、電源装置１０にインダクタＬｏが接続され、インダクタＬｏに出力キャパシタＣｏが接続されて、インダクタＬｏと出力キャパシタＣｏとの接続ノードが、負荷（図示省略）に供給するための出力電圧Ｖｏｕｔが出力される電圧出力端とされる。

なお、ＤＣＤＣコンバータの場合、出力トランジスタの構成は、内蔵ｐチャネルＭＯＳトランジスタＱｐ・ｎチャネルＭＯＳトランジスタＱｎからなる構成だけでなく、外付けのｐチャネルＭＯＳトランジスタＱｐ・ｎチャネルＭＯＳトランジスタＱｎからなる構成を採用しても良い。また、出力トランジスタとしては、ＰＮＰまたはＮＰＮのバイポーラトランジスタを適用することも可能である。また、電源装置１０にブートピンを備え、出力との間に小容量のブートストラップコンデンサを接続する構成を採用しても良い。

以下の説明においては、出力トランジスタの構成は、内蔵ｐチャネルＭＯＳトランジスタＱｐ・ｎチャネルＭＯＳトランジスタＱｎからなる構成を１例として、説明する。

アナログ部３０において、ＡＤＣ回路３６は、帰還抵抗部Ｒ１・Ｒ２の接続点に接続されたＰＦＭ対応のＡＤＣであって、帰還抵抗部Ｒ１・Ｒ２で発生される帰還電圧（出力電圧Ｖｏｕｔ相当）を読み取ってデジタル値に変換し、制御ロジック２０に出力する。

ＡＤＣ回路３６は、例えば、帰還抵抗部Ｒ１・Ｒ２で発生される帰還電圧と内蔵する基準電圧との比較により、出力トランジスタＱｐ・Ｑｎのスイッチング信号ＳＷ（ＰＷＭパルスに相当）を検出する。

ＣＭＰ回路３８は、帰還抵抗部Ｒ１・Ｒ２の接続点に接続されたＰＦＭ対応のＣＭＰであって、後述するＰＦＭ動作モードにおいて、ＰＷＭパルスのパルス幅を制御するためのＣＭＰ出力（例えば、負荷電流）を制御ロジック２０に出力する。

すなわち、実施の形態に係る電源装置１０は、負荷に対して出力電圧Ｖｏｕｔを出力する出力トランジスタＱｐ・Ｑｎを駆動するドライバ３４と、ドライバ３４に供給するＰＷＭパルスを生成するＰＷＭ発生器３２と、出力電圧Ｖｏｕｔに基づいて、ＰＷＭパルスのパルス幅を制御するＣＭＰ出力を生成するコンパレータ３８と、通常時のＰＷＭ動作モードとＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、ＰＷＭ動作モードにおいては、ＰＷＭパルスが一定のオン時間となるように制御し、ＰＦＭ動作モードにおいては、ＣＭＰ出力の立ち上がりのタイミングに応じて、ＰＷＭパルスをオフする制御部２２とを備える。

ここで、実施の形態に係る電源装置１０が備える動作モードについて説明する。

通常動作時にＰＷＭ動作するＤＣＤＣコンバータにおいては、通常動作時のＰＷＭ動作モードよりも負荷電流（Ｉｏｕｔ）が小さい軽負荷動作時の動作モードとして、ＰＦＭ動作モードを備える。

ＰＷＭ動作モードとは、ＰＷＭパルスの周波数（周期）が一定（例えば、１ＭＨｚ〜１００ｋＨｚ程度）で、パルス幅のオン時間（ハイレベル期間）とオフ時間（ロウレベル期間）との比を変化させることによって、出力電圧Ｖｏｕｔを調整する通常動作時の動作モードである。これに対し、ＰＦＭ動作モードとは、ＰＷＭパルスの、例えばオン時間（または、オフ時間）が一定で、オフ時間（または、オン時間）を変動させて、出力電圧Ｖｏｕｔを調整する軽負荷動作時の動作モードである（パルス幅が一定で、周期が変動）。

すなわち、ＤＣＤＣコンバータにおいては、負荷電流が少ない場合、効率に対するＤＣＤＣコンバータの消費電流の影響が大きく見えてくるため、スイッチング回数を減らし、ＤＣＤＣコンバータとしての消費電流を低減させるようにしたのがＰＦＭ動作モードである。

ＰＦＭ動作モードでは、一般的に、スイッチング回数を減らし、ＤＣＤＣコンバータとしての消費電流を低減させると共に、負荷電流が増加した場合のドロップ量を低減させるなどの理由から、ＰＷＭ動作モードに比べてＰＷＭパルスにおけるリップル電圧が大きくなる。

このように、軽負荷動作時には通常動作時よりもリップル電圧が高くなるため、出力電圧Ｖｏｕｔが、負荷となる、例えばＩＣやＬＳＩ（Large-Scale Integration）の電源電圧範囲を超えないように注意しなければならない（リップル電圧は電源ノイズにも影響を及ぼす）。

（比較例）
しかしながら、ＤＣＤＣコンバータによって構成されるスイッチング電源の場合、図２（ａ）〜図２（ｃ）に比較例として示すタイミングチャートのように、軽負荷動作時には、スイッチング信号ＳＷが一定のオン時間ＴＡとなるように固定されることにより、効率は高いものの、オン時間ＴＡ内の斜線部分（例えば、時刻ｔ１〜ｔ２、時刻ｔ６〜ｔ７における一定のハイレベル期間）での余剰なエネルギー分だけ出力電圧（波形Ｐ）の平均値が高くなる。

すなわち、高効率を実現するために、一回のスイッチングでできるだけ多くのエネルギーを送ることができるようにすると、出力電圧の上昇に伴ってスイッチング信号ＳＷにおけるリップル電圧が高くなる。逆に、リップル電圧を下げようとすると、スイッチングの回数が増え、効率が悪化する。

このように、ＤＣＤＣコンバータでは、リップル電圧が高くなるものの、軽負荷動作時の高効率を実現するためにＰＦＭ（オン時間固定）制御が使われている。

リップル電圧を小さくする方法としては、一般的に、インダクタＬｏのサイズを大きくすることや、出力キャパシタＣｏのサイズを大きくすることなどによって、対応できることが知られている。ところが、ＰＦＭ動作モードのリップル電圧の場合、負荷電流の大小により周波数が変化するため、上記の方法では対応できない。

そこで、負荷電流が増大した場合のドロップ量を維持したまま、ＰＦＭ動作モードでのスイッチング信号ＳＷにおけるリップル電圧を低減させることが望まれる。

−動作の概要−
実施の形態に係る電源装置１０の軽負荷動作時の概略タイミングチャートは、図３に示すように表される。図３のタイミングチャートにおいて、スイッチング信号ＳＷの概略波形は、図３（ａ）に示すように表され、ＣＭＰ出力の概略波形は、図３（ｂ）に示すように表され、出力電圧の概略波形は、図３（ｃ）に示すように表される。
（ａ）まず、時刻ｔ０（時刻ｔ５）のタイミングにおいて、図３（ａ）に示すように、スイッチング信号ＳＷがオン状態（ハイレベル）になると、図３（ｃ）に示すように、出力電圧（波形Ｑ）が急激に増加し始める。
（ｂ）この後、時刻ｔ１（時刻ｔ６）のタイミングにおいて、図３（ｂ）に示すように、ＣＭＰ出力がオフ状態（ロウレベル）からオン状態（ハイレベル）へと変化する。
（ｃ）すると、そのタイミング（時刻ｔ１・時刻ｔ６）において、図３（ａ）に示すように、スイッチング信号ＳＷがオフ状態（ロウレベル）へと変化することにより、図３（ｃ）に示すように、出力電圧（波形Ｑ）が徐々に低下し始める。

このように、ＣＭＰ出力の立ち上りのタイミングに応じて、スイッチング信号ＳＷのハイレベル期間をオフさせる、つまりオン時間ＴＡ１が経過した時点において、オン時間ＴＡを時間ΔＴＡ分だけ強制的にカットすることによって、例えば時刻ｔ１〜（時刻ｔ６〜）の出力電圧（波形Ｑ）を、ハイレベル期間をオン時間ＴＡとした場合の出力電圧（波形Ｐ）よりも低下させることができる。

すなわち、スイッチング信号ＳＷがハイレベルの区間内において、ＣＭＰ出力のハイレベルを検出したら、スイッチング信号ＳＷがロウレベルになるように制御する。これにより、比較例の場合のようなＣＭＰ出力の立ち下りのタイミングだけでなく、ＣＭＰ出力の立ち上りのタイミングも使用する方式に変更することで、本来のオン時間（ＴＡ）のパルスの一部をカットした波形を作ることが可能となる。したがって、ＰＦＭ動作モードでのスイッチング信号ＳＷのオン時間（ＴＡ）が固定されていたために高くなっていたリップル電圧を、カットした波形の分だけ低減させることが可能となる。その結果、効率を変えることなしに出力電圧Ｖｏｕｔの上昇を防ぐことができ、かつ高効率のシステムの開発が可能となる。

このように、実施の形態に係る電源装置１０によれば、例えば、コントローラ２２によって、スイッチング信号ＳＷのハイレベル期間内に、ＣＭＰ出力のハイレベルを検出したことを条件に、スイッチング信号ＳＷがロウレベルになるように制御することにより、負荷電流が大きくなった場合のドロップ量を維持したまま、ＰＦＭ動作モードでのスイッチング信号ＳＷにおけるリップル電圧を低減できると共に、高効率の電源システムの開発が可能となる。

なお、実施の形態に係る電源装置１０によれば、制御ロジック２０の構成の一部を変更することのみにより、アナログ部３０の構成は既存の回路からの変更なしで実現可能である。

（電源装置の動作）
実施の形態に係る電源装置１０の通常動作時のタイミングチャートは、図４に示すように表される。図４のタイミングチャートにおいて、スイッチング信号ＳＷに対応するＰＷＭパルスの概略波形は、図４（ａ）に示すように表され、ＣＭＰ出力の概略波形は、図４（ｂ）に示すように表され、出力電圧の概略波形は、図４（ｃ）に示すように表される。

通常動作時は、制御ロジック２０内のコントローラ２２がＰＷＭ動作モードに設定されることにより、デジタルＰＷＭ発生器３２からは、図４（ａ）に示すような、一定のオン／オフ比を有する複数のＰＷＭパルスが順にドライバ３４に供給される。

これにより、電源装置１０からは、時間の経過に伴って、図４（ｃ）に示すような波形Ｒの出力電圧Ｖｏｕｔが電圧出力端より負荷（図示省略）に対して出力される。

すなわち、通常動作時に電源装置１０から出力される出力電圧Ｖｏｕｔは、例えば、時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６、時刻ｔ７〜ｔ８間においてそれぞれ増加し、時刻ｔ２〜ｔ３、時刻ｔ４〜ｔ５、時刻ｔ６〜ｔ７、時刻ｔ８〜（ｔ９）間においてそれぞれ減少するような波形Ｒとなる。

実施の形態に係る電源装置１０の軽負荷動作時のタイミングチャートは、図５に示すように表される。図５のタイミングチャートにおいて、スイッチング信号ＳＷに対応するＰＷＭパルスの概略波形は、図５（ａ）に示すように表され、ＣＭＰ出力の概略波形は、図５（ｂ）に示すように表され、出力電圧の概略波形は、図５（ｃ）に示すように表される。

軽負荷動作時は、制御ロジック２０内のコントローラ２２がＰＦＭ動作モードに設定されることにより、デジタルＰＷＭ発生器３２からは、図５（ａ）に示すようなＰＷＭパルスがドライバ３４に供給される。ＰＷＭパルスは、例えば、負荷電流（Ｉｏｕｔ）の変化に対応し、図５（ｂ）に示すような、ＣＭＰ出力の立ち上がりのタイミングに応じてハイレベル期間のオン時間ＴＡ１が規定されている。

これにより、電源装置１０からは、時間の経過に伴って、図５（ｃ）に示すような波形Ｑの出力電圧Ｖｏｕｔが電圧出力端より負荷（図示省略）に対して出力される。

すなわち、軽負荷動作時に電源装置１０から出力される出力電圧Ｖｏｕｔは、例えば、時刻ｔ１〜ｔ１２、時刻ｔ３〜ｔ３１間においてそれぞれ増加し、時刻ｔ１２〜ｔ３、時刻ｔ３１〜（ｔ５）間においてそれぞれ減少するような波形Ｑとなる。

ここで、図６は、実施の形態に係る電源装置１０の軽負荷動作時のタイミングチャートにおいて、比較例（図２参照）における出力電圧Ｖｏｕｔの波形Ｐを対比して示すものである。なお、図６のタイミングチャートにおいて、ＰＷＭパルスの概略波形は、図６（ａ）に示すように表され、ＣＭＰ出力の概略波形は、図６（ｂ）に示すように表され、出力電圧の概略波形は、図６（ｃ）に示すように表される。

すなわち、ＰＷＭパルスのハイレベル期間をオン時間ＴＡ１とした場合（波形Ｑ）には、出力電圧Ｖｏｕｔのピーク値Ｖｒｐ１を、ΔＴＡの分だけ、ＰＷＭパルスのハイレベル期間をオン時間ＴＡとした場合（波形Ｐ）の出力電圧Ｖｏｕｔのピーク値Ｖｒｐ２よりも低減できる。

次に、実施の形態に係る電源装置１０の軽負荷動作時の処理手順について説明する。

（比較例）
まず、図７を参照して、比較例に係る電源装置の軽負荷動作時の処理の流れについて説明する。
（ａ）コントローラは、例えば負荷電流（Ｉｏｕｔ）の低下によってＰＦＭ動作モードが設定されることにより、ステップＳ０１において、ＰＷＭパルスをハイレベル（Ｈ）に設定した後、ステップＳ０２において、そのハイレベル期間（Ｈ区間）の終了を判断する。
（ｂ）コントローラは、ＰＷＭパルスのハイレベル期間をカウントし、カウント値がゼロになるまで、ステップＳ０２での処理を繰り返す。
（ｃ）ステップＳ０２において、ハイレベル期間の終了（カウント値＝０）を判断すると、コントローラは、ステップＳ０３において、ＰＷＭパルスをロウレベル（Ｌ）に設定した後、ステップＳ０４において、そのロウレベル期間（Ｌ区間）の終了を判断する。
（ｄ）コントローラは、ＰＷＭパルスのロウレベル期間をカウントし、カウント値がゼロになるまで、ステップＳ０４での処理を繰り返す。
（ｅ）ステップＳ０４において、ロウレベル期間の終了（カウント値＝０）を判断すると、コントローラは、ステップＳ０５において、ＣＭＰ出力がハイレベルか否かを判断する。
（ｆ）ステップＳ０５において、ＣＭＰ出力がハイレベルであると判断すると、コントローラは、ステップＳ０６において、ＰＷＭパルスをハイ・インピーダンス状態（Ｈｉ−ｚ）とした後、ステップＳ０５〜の処理を繰り返す。
（ｇ）一方、ステップＳ０５において、ＣＭＰ出力がロウレベルであると判断すると、コントローラ２２は、ステップＳ０１〜の処理を繰り返す。

このようにして、比較例に係る電源装置の場合には、軽負荷動作時に、ＰＷＭパルスのハイレベル期間が、カウント値に応じて、一定のオン時間ＴＡとなるように固定される。

（電源装置の動作）
実施の形態に係る電源装置１０の軽負荷動作時の処理の流れは、図８に示すフローチャートのように表される。
（ａ）すなわち、コントローラ２２は、例えば負荷電流（Ｉｏｕｔ）の低下に伴ってＰＦＭ動作モードが設定されることにより、ステップＳ１１において、ＰＷＭパルスをハイレベル（Ｈ）に設定する。
（ｂ）次いで、コントローラ２２は、ステップＳ１２において、ＣＭＰ出力がハイレベルか否かを判断する。
（ｃ）ステップＳ１２において、ＣＭＰ出力がロウレベル（Ｌ）であると判断すると、コントローラ２２は、ＰＷＭパルスのハイレベル期間（Ｈ区間）をカウントし、カウント値がゼロになるまで、ステップＳ１２・Ｓ１３での処理を繰り返す。
（ｄ）一方、ステップＳ１２において、ＣＭＰ出力がハイレベルであると判断した場合、または、ステップＳ１３において、ハイレベル期間の終了（カウント値＝０）を判断すると、コントローラ２２は、ステップＳ１４において、ＰＷＭパルスをロウレベルに設定する。
（ｅ）この後、コントローラ２２は、ステップＳ１５において、ＰＷＭパルスのロウレベル期間（Ｌ区間）をカウントし、カウント値がゼロになるまで、ステップＳ１５での処理を繰り返す。
（ｆ）ステップＳ１５において、ロウレベル期間の終了（カウント値＝０）を判断すると、コントローラ２２は、ステップＳ１６において、ＣＭＰ出力がハイレベルか否かを判断する。
（ｇ）ステップＳ１６において、ＣＭＰ出力がハイレベルであると判断すると、コントローラ２２は、ステップＳ１７において、ＰＷＭパルスをハイ・インピーダンス状態（Ｈｉ−ｚ）とした後、ステップＳ１６〜の処理を繰り返す。
（ｈ）一方、ステップＳ１６において、ＣＭＰ出力がロウレベルであると判断すると、コントローラ２２は、ステップＳ１１〜の処理を繰り返す。

このようにして、実施の形態に係る電源装置１０の場合には、軽負荷動作時に、ＰＷＭパルスのハイレベル期間内においてＣＭＰ出力のハイレベルが検出されることによって、ＰＷＭパルスのハイレベル期間を強制的に終了させ、ＰＷＭパルスのハイレベル期間が一定のオン時間ＴＡよりも短いオン時間ＴＡ１となるように制御される。

すなわち、実施の形態に係る電源装置１０の電源制御方法は、負荷を出力電圧Ｖｏｕｔにより駆動するドライバ３４に供給するＰＷＭパルスを、一定のオン時間となるように制御する通常時のＰＷＭ動作モードと、ＰＷＭパルスのパルス幅を制御するＣＭＰ出力に応じて制御する、ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、ＰＦＭ動作モードにおいては、ＣＭＰ出力の立ち上がりのタイミングを判定するステップと、ＣＭＰ出力の立ち上がりのタイミングに応じて、ＰＷＭパルスをオフするステップとを有する。

若しくは、実施の形態に係る電源装置１０の電源制御方法は、負荷を出力電圧Ｖｏｕｔにより駆動するドライバ３４に供給するＰＷＭパルスを、一定のオン時間となるように制御する通常時のＰＷＭ動作モードと、ＰＷＭパルスのパルス幅を制御するＣＭＰ出力に応じて制御する、ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、ＰＦＭ動作モードにおいては、ＰＷＭパルスのレベルを判定するステップと、ＰＷＭパルスのハイレベルが判定されたことを条件に、ＰＷＭパルスのハイレベル期間内に、ＣＭＰ出力のレベルを検出するステップと、ＣＭＰ出力のハイレベルが検出されたことを条件に、ＰＷＭパルスをハイレベルからロウレベルに切り替えるステップとを有する。

実施の形態に係る電源装置１０によれば、ＣＭＰ回路３８のＣＭＰ出力の立ち上がりのタイミングに応じて、ＰＷＭパルスをオフさせるように制御することによって、負荷電流が増大した場合のドロップ量を維持したまま、ＰＦＭ動作モードでのＰＷＭパルスにおけるリップル電圧を低減できる。したがって、高効率の電源システムの開発が可能となる。

すなわち、ＰＷＭパルスがハイレベルのＨ区間内において、ＣＭＰ出力のハイレベルを検出したら、ＰＷＭパルスがロウレベルになるように制御する。これにより、比較例の場合のようなＣＭＰ出力の立ち下りのタイミングだけでなく、ＣＭＰ出力の立ち上りのタイミングも使用する方式に変更することで、本来のオン時間（ＴＡ）のパルスの一部をカットした波形を作ることが可能となる。したがって、ＰＦＭ動作モードでのＰＷＭパルスのオン時間（ＴＡ）が固定されていたために高くなっていたリップル電圧を、カットした波形の分だけ低減させることが可能となる。その結果、効率を変えることなしに出力電圧Ｖｏｕｔの上昇を防ぐことができ、高効率のシステムの開発が可能となる。

また、実施の形態に係る電源装置を、例えば車載用とする場合においては、高性能化・高機能化と共に、より一層の安全性を確保しつつ、高効率のシステムの開発が可能になる。

（実施の形態の変形例）
実施の形態の変形例に係る電源装置１０Ａの模式的構成は、図９に示すように表される。なお、実施の形態に係る電源装置１０と同一部分には同一符号を付し、説明は省略する。

実施の形態の変形例に係る電源装置１０Ａは、図９に示すように、例えば、コントローラ２２とデジタルフィルタ２４とを有する制御ロジック（デジタル制御回路）２０Ａを備える。デジタルフィルタ２４は、例えばＡＤＣ回路３６とでＤＣＤＣコンバータのエラーアンプを構成する。

これにより、実施の形態の変形例に係る電源装置１０Ａによれば、実施の形態に係る電源装置１０の場合とほぼ同様に、負荷電流が増大した場合のドロップ量を維持したまま、ＰＦＭ動作モードでのＰＷＭパルスにおけるリップル電圧を低減できる。したがって、高効率の電源システムの開発が可能となる。

すなわち、ＰＷＭパルスがハイレベルのＨ区間内において、ＣＭＰ出力のハイレベルを検出したら、ＰＷＭパルスがロウレベルになるように制御する。これにより、比較例の場合のようなＣＭＰ出力の立ち下りのタイミングだけでなく、ＣＭＰ出力の立ち上りのタイミングも使用する方式に変更することで、本来のオン時間（ＴＡ）のパルスの一部をカットした波形を作ることが可能となる。したがって、ＰＦＭ動作モードでのＰＷＭパルスのオン時間（ＴＡ）が固定されていたために高くなっていたリップル電圧を、カットした波形の分だけ低減させることが可能となる。その結果、効率を変えることなしに出力電圧Ｖｏｕｔの上昇を防ぐことができ、高効率のシステムの開発が可能となる。

また、実施の形態の変形例に係る電源装置を、例えば車載用とした場合においても、高性能化・高機能化と共に、より一層の安全性を確保しつつ、高効率のシステムの開発が可能になる。

（実施の形態の適用例）
実施の形態の適用例として、電源システムの構築例を示すものであって、例えば実施の形態の変形例に係る電源装置１０Ａを、負荷４０となるモータ制御ＩＣの電源装置として適用した場合の模式的構成は、図１０に示すように表される。

なお、実施の形態の適用例の場合においては、インダクタＬｏと出力キャパシタＣｏとの接続ノードに対して、ＡＤＣ回路３６およびＣＭＰ回路３８が接続されているが、実施の形態の場合と同様に、帰還抵抗部Ｒ１・Ｒ２を介して、ＡＤＣ回路３６およびＣＭＰ回路３８が接続されるようにしても良い。

このような電源システムによれば、ＣＭＰ回路３８のＣＭＰ出力の立ち上がりのタイミングに応じて、ＰＷＭパルスをオフさせるように制御することによって、負荷電流が増大した場合のドロップ量を維持したまま、ＰＦＭ動作モードでのＰＷＭパルスにおけるリップル電圧を低減できる。したがって、高効率の電源システムの開発が可能となる。

すなわち、ＰＷＭパルスがハイレベルのＨ区間内において、ＣＭＰ出力のハイレベルを検出したら、ＰＷＭパルスがロウレベルになるように制御する。これにより、ＰＦＭ動作モードでのＰＷＭパルスのオン時間（ＴＡ）が固定されていたために高くなっていたリップル電圧を、カットした波形の分だけ低減させることが可能となる。その結果、効率を変えることなしに出力電圧Ｖｏｕｔの上昇を防ぐことができ、高効率のシステムの開発が可能となる。

このように、実施の形態の適用例において、電源システムを、例えば車載用とする場合においても、高性能化・高機能化と共に、より一層の安全性を確保しつつ、高効率のシステムの開発が可能になる。

以上説明したように、本実施の形態によれば、負荷電流が増大した場合のドロップ量を維持したまま、ＰＦＭ動作モードでのＰＷＭパルスにおけるリップル電圧を低減できると共に、高効率のシステムの開発が可能となる電源装置および電源制御方法を提供することができる。

[その他の実施の形態]
上記のように、実施の形態を記載したが、開示の一部をなす論述および図面は例示的なものであり、各実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

このように、本実施の形態は、ここでは記載していない様々な形態などを含む。

本実施の形態の電源装置および電源制御方法は、車載用ＩＣに適用することができる。また、車載用ＩＣ以外でも利用可能であり、特に、各種のデジタル電源に応用することができる。

各種のデジタル電源としては、例えば、自動車、航空機、船舶、鉄道、ロケット、医療機器、産業機械、ロボットなど様々な分野の電子機器類などに適用可能である。

１０、１０Ａ…電源装置
２０、２０Ａ…制御ロジック
２２…コントローラ
２４…デジタルフィルタ
３０…アナログ部
３２…デジタルＰＷＭ発生器
３４…ドライバ
３６…ＡＤＣ回路
３８…ＣＭＰ回路
４０…負荷
Ｑｐ、Ｑｎ…出力トランジスタ
Ｌｏ…インダクタ
Ｃｏ…出力キャパシタ
Ｒ１、Ｒ２…帰還抵抗部
Ｖｏｕｔ…出力電圧

Claims (20)

1. 負荷に対して出力電圧を出力する出力トランジスタを駆動するドライバと、
   前記ドライバに供給するＰＷＭパルスを生成するＰＷＭ発生器と、
   前記出力電圧に基づいて、前記ＰＷＭパルスのパルス幅を制御するＣＭＰ出力を生成するコンパレータと、
   通常時のＰＷＭ動作モードと前記ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、前記ＰＷＭ動作モードにおいては、前記ＰＷＭパルスが一定のオン時間となるように制御し、前記ＰＦＭ動作モードにおいては、前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスをオフする制御部と
   を備えることを特徴とする電源装置。
2. 前記出力トランジスタを内蔵することを特徴とする請求項１に記載の電源装置。
3. 前記出力トランジスタが外付けされることを特徴とする請求項１に記載の電源装置。
4. スイッチング電源を構成することを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
5. 前記スイッチング電源は、ＤＣＤＣコンバータを備えることを特徴とする請求項４に記載の電源装置。
6. 前記制御部は、前記ＰＷＭ動作モードにおいて、前記ＣＭＰ出力の立ち下がりのタイミングに応じて、前記ＰＷＭパルスを一定のオン時間にすることを特徴とする請求項１に記載の電源装置。
7. 前記制御部は、前記ＰＦＭ動作モードにおいて、前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスのオン時間を強制的にカットすることを特徴とする請求項１に記載の電源装置。
8. 前記制御部は、前記ＰＷＭパルスのハイレベル期間内に、前記ＣＭＰ出力のハイレベルを検出した場合に、前記ＰＷＭパルスをロウレベルにすることを特徴とする請求項１に記載の電源装置。
9. 前記出力電圧をデジタル値に変換するＡＤＣ回路をさらに備えることを特徴とする請求項１に記載の電源装置。
10. 負荷に対して出力電圧を供給するドライバと、
    前記ドライバを駆動させるためのＰＷＭパルスを生成する発生器と、
    前記ドライバの出力電流に基づいて、前記ＰＷＭパルスを制御するためのＣＭＰ出力を生成するコンパレータと、
    通常時のＰＷＭ動作モードと前記ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、前記ＰＷＭ動作モードにおいては、前記ＣＭＰ出力の立ち下がりのタイミングに応じて、前記ＰＷパルスが一定のオン時間となるように制御し、前記ＰＦＭ動作モードにおいては、前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスをオフする制御部と
    を備えることを特徴とする電源装置。
11. 負荷を出力電圧により駆動するドライバに供給するＰＷＭパルスを、一定のオン時間となるように制御する通常時のＰＷＭ動作モードと、前記ＰＷＭパルスのパルス幅を制御するＣＭＰ出力に応じて制御する、前記ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、
    前記ＰＦＭ動作モードにおいては、
    前記ＣＭＰ出力の立ち上がりのタイミングを判定するステップと、
    前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスをオフするステップと
    を有することを特徴とする電源装置の電源制御方法。
12. 前記ＰＷＭパルスをオフするステップは、前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスのオン時間を強制的にカットすることを特徴とする請求項１１に記載の電源装置の電源制御方法。
13. 前記ＰＷＭ動作モードにおいては、前記ＣＭＰ出力の立ち下がりのタイミングに応じて、前記ＰＷＭパルスを一定のオン時間にすることを特徴とする請求項１１に記載の電源装置の電源制御方法。
14. 前記ＣＭＰ出力は、前記出力電圧に基づいて生成されることを特徴とする請求項１１に記載の電源装置の電源制御方法。
15. 前記ＣＭＰ出力は、前記ドライバの出力電流に基づいて生成されることを特徴とする請求項１１に記載の電源装置の電源制御方法。
16. 負荷を出力電圧により駆動するドライバに供給するＰＷＭパルスを、一定のオン時間となるように制御する通常時のＰＷＭ動作モードと、前記ＰＷＭパルスのパルス幅を制御するＣＭＰ出力に応じて制御する、前記ＰＷＭ動作モードよりも軽負荷時のＰＦＭ動作モードとを有し、
    前記ＰＦＭ動作モードにおいては、
    前記ＰＷＭパルスのレベルを判定するステップと、
    前記ＰＷＭパルスのハイレベルが判定されたことを条件に、前記ＰＷＭパルスのハイレベル期間内に、前記ＣＭＰ出力のレベルを検出するステップと、
    前記ＣＭＰ出力のハイレベルが検出されたことを条件に、前記ＰＷＭパルスをハイレベルからロウレベルに切り替えるステップと
    を有することを特徴とする電源装置の電源制御方法。
17. 前記ＰＷＭパルスをロウレベルに切り替えるステップは、前記ＣＭＰ出力の立ち上がりのタイミングに応じて、前記ＰＷＭパルスのオン時間を強制的にカットすることを特徴とする請求項１６記載の電源装置の電源制御方法。
18. 前記ＰＷＭ動作モードにおいては、前記ＣＭＰ出力の立ち下がりのタイミングに応じて、前記ＰＷＭパルスを一定のオン時間にすることを特徴とする請求項１６に記載の電源装置の電源制御方法。
19. 前記ＣＭＰ出力は、前記出力電圧に基づいて生成されることを特徴とする請求項１６に記載の電源装置の電源制御方法。
20. 前記ＣＭＰ出力は、前記ドライバの出力電流に基づいて生成されることを特徴とする請求項１６に記載の電源装置の電源制御方法。

Images