JP6710104B2 - 電源装置および電源制御方法 - Google Patents
電源装置および電源制御方法 Download PDFInfo
- Publication number
- JP6710104B2 JP6710104B2 JP2016104802A JP2016104802A JP6710104B2 JP 6710104 B2 JP6710104 B2 JP 6710104B2 JP 2016104802 A JP2016104802 A JP 2016104802A JP 2016104802 A JP2016104802 A JP 2016104802A JP 6710104 B2 JP6710104 B2 JP 6710104B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pwm
- operation mode
- output
- pwm pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
(電源装置の概要)
実施の形態に係る電源装置10の模式的構成は、図1に示すように表される。ここでは、電源装置10を、PFM(Pulse Frequency Modulation:パルス周波数変調)動作モードを有するDCDCコンバータを備えたスイッチング電源用IC(Integrated Circuits)とした場合を例に説明する。
しかしながら、DCDCコンバータによって構成されるスイッチング電源の場合、図2(a)〜図2(c)に比較例として示すタイミングチャートのように、軽負荷動作時には、スイッチング信号SWが一定のオン時間TAとなるように固定されることにより、効率は高いものの、オン時間TA内の斜線部分(例えば、時刻t1〜t2、時刻t6〜t7における一定のハイレベル期間)での余剰なエネルギー分だけ出力電圧(波形P)の平均値が高くなる。
実施の形態に係る電源装置10の軽負荷動作時の概略タイミングチャートは、図3に示すように表される。図3のタイミングチャートにおいて、スイッチング信号SWの概略波形は、図3(a)に示すように表され、CMP出力の概略波形は、図3(b)に示すように表され、出力電圧の概略波形は、図3(c)に示すように表される。
(a)まず、時刻t0(時刻t5)のタイミングにおいて、図3(a)に示すように、スイッチング信号SWがオン状態(ハイレベル)になると、図3(c)に示すように、出力電圧(波形Q)が急激に増加し始める。
(b)この後、時刻t1(時刻t6)のタイミングにおいて、図3(b)に示すように、CMP出力がオフ状態(ロウレベル)からオン状態(ハイレベル)へと変化する。
(c)すると、そのタイミング(時刻t1・時刻t6)において、図3(a)に示すように、スイッチング信号SWがオフ状態(ロウレベル)へと変化することにより、図3(c)に示すように、出力電圧(波形Q)が徐々に低下し始める。
実施の形態に係る電源装置10の通常動作時のタイミングチャートは、図4に示すように表される。図4のタイミングチャートにおいて、スイッチング信号SWに対応するPWMパルスの概略波形は、図4(a)に示すように表され、CMP出力の概略波形は、図4(b)に示すように表され、出力電圧の概略波形は、図4(c)に示すように表される。
まず、図7を参照して、比較例に係る電源装置の軽負荷動作時の処理の流れについて説明する。
(a)コントローラは、例えば負荷電流(Iout)の低下によってPFM動作モードが設定されることにより、ステップS01において、PWMパルスをハイレベル(H)に設定した後、ステップS02において、そのハイレベル期間(H区間)の終了を判断する。
(b)コントローラは、PWMパルスのハイレベル期間をカウントし、カウント値がゼロになるまで、ステップS02での処理を繰り返す。
(c)ステップS02において、ハイレベル期間の終了(カウント値=0)を判断すると、コントローラは、ステップS03において、PWMパルスをロウレベル(L)に設定した後、ステップS04において、そのロウレベル期間(L区間)の終了を判断する。
(d)コントローラは、PWMパルスのロウレベル期間をカウントし、カウント値がゼロになるまで、ステップS04での処理を繰り返す。
(e)ステップS04において、ロウレベル期間の終了(カウント値=0)を判断すると、コントローラは、ステップS05において、CMP出力がハイレベルか否かを判断する。
(f)ステップS05において、CMP出力がハイレベルであると判断すると、コントローラは、ステップS06において、PWMパルスをハイ・インピーダンス状態(Hi−z)とした後、ステップS05〜の処理を繰り返す。
(g)一方、ステップS05において、CMP出力がロウレベルであると判断すると、コントローラ22は、ステップS01〜の処理を繰り返す。
実施の形態に係る電源装置10の軽負荷動作時の処理の流れは、図8に示すフローチャートのように表される。
(a)すなわち、コントローラ22は、例えば負荷電流(Iout)の低下に伴ってPFM動作モードが設定されることにより、ステップS11において、PWMパルスをハイレベル(H)に設定する。
(b)次いで、コントローラ22は、ステップS12において、CMP出力がハイレベルか否かを判断する。
(c)ステップS12において、CMP出力がロウレベル(L)であると判断すると、コントローラ22は、PWMパルスのハイレベル期間(H区間)をカウントし、カウント値がゼロになるまで、ステップS12・S13での処理を繰り返す。
(d)一方、ステップS12において、CMP出力がハイレベルであると判断した場合、または、ステップS13において、ハイレベル期間の終了(カウント値=0)を判断すると、コントローラ22は、ステップS14において、PWMパルスをロウレベルに設定する。
(e)この後、コントローラ22は、ステップS15において、PWMパルスのロウレベル期間(L区間)をカウントし、カウント値がゼロになるまで、ステップS15での処理を繰り返す。
(f)ステップS15において、ロウレベル期間の終了(カウント値=0)を判断すると、コントローラ22は、ステップS16において、CMP出力がハイレベルか否かを判断する。
(g)ステップS16において、CMP出力がハイレベルであると判断すると、コントローラ22は、ステップS17において、PWMパルスをハイ・インピーダンス状態(Hi−z)とした後、ステップS16〜の処理を繰り返す。
(h)一方、ステップS16において、CMP出力がロウレベルであると判断すると、コントローラ22は、ステップS11〜の処理を繰り返す。
実施の形態の変形例に係る電源装置10Aの模式的構成は、図9に示すように表される。なお、実施の形態に係る電源装置10と同一部分には同一符号を付し、説明は省略する。
実施の形態の適用例として、電源システムの構築例を示すものであって、例えば実施の形態の変形例に係る電源装置10Aを、負荷40となるモータ制御ICの電源装置として適用した場合の模式的構成は、図10に示すように表される。
上記のように、実施の形態を記載したが、開示の一部をなす論述および図面は例示的なものであり、各実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
20、20A…制御ロジック
22…コントローラ
24…デジタルフィルタ
30…アナログ部
32…デジタルPWM発生器
34…ドライバ
36…ADC回路
38…CMP回路
40…負荷
Qp、Qn…出力トランジスタ
Lo…インダクタ
Co…出力キャパシタ
R1、R2…帰還抵抗部
Vout…出力電圧
Claims (20)
- 負荷に対して出力電圧を出力する出力トランジスタを駆動するドライバと、
前記ドライバに供給するPWMパルスを生成するPWM発生器と、
前記出力電圧に基づいて、前記PWMパルスのパルス幅を制御するCMP出力を生成するコンパレータと、
通常時のPWM動作モードと前記PWM動作モードよりも軽負荷時のPFM動作モードとを有し、前記PWM動作モードにおいては、前記PWMパルスが一定のオン時間となるように制御し、前記PFM動作モードにおいては、前記CMP出力の立ち上がりのタイミングに応じて、前記PWMパルスをオフする制御部と
を備えることを特徴とする電源装置。 - 前記出力トランジスタを内蔵することを特徴とする請求項1に記載の電源装置。
- 前記出力トランジスタが外付けされることを特徴とする請求項1に記載の電源装置。
- スイッチング電源を構成することを特徴とする請求項1〜3のいずれか1項に記載の電源装置。
- 前記スイッチング電源は、DCDCコンバータを備えることを特徴とする請求項4に記載の電源装置。
- 前記制御部は、前記PWM動作モードにおいて、前記CMP出力の立ち下がりのタイミングに応じて、前記PWMパルスを一定のオン時間にすることを特徴とする請求項1に記載の電源装置。
- 前記制御部は、前記PFM動作モードにおいて、前記CMP出力の立ち上がりのタイミングに応じて、前記PWMパルスのオン時間を強制的にカットすることを特徴とする請求項1に記載の電源装置。
- 前記制御部は、前記PWMパルスのハイレベル期間内に、前記CMP出力のハイレベルを検出した場合に、前記PWMパルスをロウレベルにすることを特徴とする請求項1に記載の電源装置。
- 前記出力電圧をデジタル値に変換するADC回路をさらに備えることを特徴とする請求項1に記載の電源装置。
- 負荷に対して出力電圧を供給するドライバと、
前記ドライバを駆動させるためのPWMパルスを生成する発生器と、
前記ドライバの出力電流に基づいて、前記PWMパルスを制御するためのCMP出力を生成するコンパレータと、
通常時のPWM動作モードと前記PWM動作モードよりも軽負荷時のPFM動作モードとを有し、前記PWM動作モードにおいては、前記CMP出力の立ち下がりのタイミングに応じて、前記PWMパルスが一定のオン時間となるように制御し、前記PFM動作モードにおいては、前記CMP出力の立ち上がりのタイミングに応じて、前記PWMパルスをオフする制御部と
を備えることを特徴とする電源装置。 - 負荷を出力電圧により駆動するドライバに供給するPWMパルスを、一定のオン時間となるように制御する通常時のPWM動作モードと、前記PWMパルスのパルス幅を制御するCMP出力に応じて制御する、前記PWM動作モードよりも軽負荷時のPFM動作モードとを有し、
前記PFM動作モードにおいては、
前記CMP出力の立ち上がりのタイミングを判定するステップと、
前記CMP出力の立ち上がりのタイミングに応じて、前記PWMパルスをオフするステップと
を有することを特徴とする電源装置の電源制御方法。 - 前記PWMパルスをオフするステップは、前記CMP出力の立ち上がりのタイミングに応じて、前記PWMパルスのオン時間を強制的にカットすることを特徴とする請求項11に記載の電源装置の電源制御方法。
- 前記PWM動作モードにおいては、前記CMP出力の立ち下がりのタイミングに応じて、前記PWMパルスを一定のオン時間にすることを特徴とする請求項11に記載の電源装置の電源制御方法。
- 前記CMP出力は、前記出力電圧に基づいて生成されることを特徴とする請求項11に記載の電源装置の電源制御方法。
- 前記CMP出力は、前記ドライバの出力電流に基づいて生成されることを特徴とする請求項11に記載の電源装置の電源制御方法。
- 負荷を出力電圧により駆動するドライバに供給するPWMパルスを、一定のオン時間となるように制御する通常時のPWM動作モードと、前記PWMパルスのパルス幅を制御するCMP出力に応じて制御する、前記PWM動作モードよりも軽負荷時のPFM動作モードとを有し、
前記PFM動作モードにおいては、
前記PWMパルスのレベルを判定するステップと、
前記PWMパルスのハイレベルが判定されたことを条件に、前記PWMパルスのハイレベル期間内に、前記CMP出力のレベルを検出するステップと、
前記CMP出力のハイレベルが検出されたことを条件に、前記PWMパルスをハイレベルからロウレベルに切り替えるステップと
を有することを特徴とする電源装置の電源制御方法。 - 前記PWMパルスをロウレベルに切り替えるステップは、前記CMP出力の立ち上がりのタイミングに応じて、前記PWMパルスのオン時間を強制的にカットすることを特徴とする請求項16記載の電源装置の電源制御方法。
- 前記PWM動作モードにおいては、前記CMP出力の立ち下がりのタイミングに応じて、前記PWMパルスを一定のオン時間にすることを特徴とする請求項16に記載の電源装置の電源制御方法。
- 前記CMP出力は、前記出力電圧に基づいて生成されることを特徴とする請求項16に記載の電源装置の電源制御方法。
- 前記CMP出力は、前記ドライバの出力電流に基づいて生成されることを特徴とする請求項16に記載の電源装置の電源制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016104802A JP6710104B2 (ja) | 2016-05-26 | 2016-05-26 | 電源装置および電源制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016104802A JP6710104B2 (ja) | 2016-05-26 | 2016-05-26 | 電源装置および電源制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017212814A JP2017212814A (ja) | 2017-11-30 |
JP6710104B2 true JP6710104B2 (ja) | 2020-06-17 |
Family
ID=60475714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016104802A Active JP6710104B2 (ja) | 2016-05-26 | 2016-05-26 | 電源装置および電源制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6710104B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7101052B2 (ja) * | 2018-06-08 | 2022-07-14 | ローム株式会社 | マイクロプロセッサ |
KR102472813B1 (ko) * | 2020-09-14 | 2022-12-01 | 선문대학교 산학협력단 | 연료전지용 전자 전달 증대장치 및 그 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008079378A (ja) * | 2006-09-19 | 2008-04-03 | Toshiba Corp | 電子機器 |
JP2008141845A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 電源制御装置、電子機器および電源制御方法 |
JP2009278713A (ja) * | 2008-05-12 | 2009-11-26 | Ricoh Co Ltd | スイッチングレギュレータ |
JP2014207820A (ja) * | 2013-04-15 | 2014-10-30 | ローム株式会社 | スイッチングレギュレータおよびその制御回路、それを用いた電子機器 |
-
2016
- 2016-05-26 JP JP2016104802A patent/JP6710104B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017212814A (ja) | 2017-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
US7138786B2 (en) | Power supply driver circuit | |
JP5280807B2 (ja) | スイッチング電源装置 | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
JP5277952B2 (ja) | スイッチング電源回路 | |
JP4810283B2 (ja) | スイッチング制御回路 | |
JP5304281B2 (ja) | Dc−dcコンバータおよびスイッチング制御回路 | |
JP2006304512A (ja) | 昇降圧型dc−dcコンバータ、昇降圧型dc−dcコンバータの制御回路、昇降圧型dc−dcコンバータの制御方法 | |
JP4666345B2 (ja) | チャージポンプ回路 | |
US8294299B2 (en) | Control device for DC-DC converter and related DC-DC converter | |
US20040257056A1 (en) | Switching regulator with improved load transient efficiency and method thereof | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP6710104B2 (ja) | 電源装置および電源制御方法 | |
JP2007202281A (ja) | 電源回路 | |
JP6875873B2 (ja) | Dc/dcコンバータおよびその制御回路、車載電装機器 | |
JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
JP6779182B2 (ja) | 電源装置および電子制御装置 | |
US6731099B2 (en) | DC-DC converter with control circuit capable of generating step-up and step-down signals | |
TW201803260A (zh) | 開關調節器 | |
JP4543021B2 (ja) | 電源装置及びその制御回路並びに制御方法 | |
US11289998B2 (en) | Current limiting technique for buck converters | |
JP7260392B2 (ja) | 電源制御装置、およびスイッチング電源装置 | |
JP5993786B2 (ja) | Dc/dcコンバーター用回路モジュール、及びdc/dcコンバーター | |
JP2008067531A (ja) | スイッチング制御回路 | |
JP2012010523A (ja) | スイッチング制御回路、電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6710104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |