JP2008141845A - 電源制御装置、電子機器および電源制御方法 - Google Patents

Abstract

【課題】スイッチング損失による電力損失を抑制でき、且つ出力電圧値を十分に安定させることが可能な電源制御装置を実現する。
【解決手段】電源制御装置１４１は、ＰＷＭ信号によってＤＣ／ＤＣコンバータ１４２内のスイッチング素子がスイッチング制御されるスイッチング動作期間（ＯＮ期間）とスイッチング素子がオフ状態に維持されるスイッチング動作停止期間（ＯＦＦ期間）とを交互に繰り返す制御モード（ＰＦＭモード）で、スイッチング素子を制御する。さらに、電源制御装置１４１は、ＤＣ／ＤＣコンバータ１４２によって駆動される負荷に流れる負荷電流が増加傾向または減少傾向のいずれであるかをスイッチング動作停止期間（ＯＦＦ期間）毎に判別し、その判別結果に応じて、次のスイッチング動作期間（ＯＮ期間）に出力すべきＰＷＭ信号のパルス幅（オンデューティ比）を調整する。
【選択図】 図４

Description

本発明はパルス幅変調信号によってスイッチング電源回路を制御する電源制御装置および同電源制御装置を含む電子機器に関する。

一般に、コンピュータ、ＰＤＡ、等の電子機器においては、ＤＣ／ＤＣコンバータとして機能するスイッチング電源回路が設けられている。スイッチング電源回路は、パルス幅変調信号（ＰＷＭ信号）によってスイッチング制御されるスイッチング素子を含んでいる。

スイッチング素子を制御するための制御モードとしては、パルス周波数変調モード（ＰＦＭモード）が知られている。ＰＦＭモードは、ＰＷＭ信号によってスイッチング素子がスイッチング制御されるスイッチング動作期間とスイッチング素子がオフ状態に維持されるスイッチング動作停止期間とを交互に繰り返す制御モードである。

すなわち、ＰＦＭモードにおいては、スイッチング電源回路の出力電圧値がある上限値に達すると、ＰＷＭ信号によるスイッチング素子のスイッチング制御は停止され、スイッチング素子はオフ状態に設定される。そして、スイッチング電源回路の出力電圧値がある下限値にまで低下すると、ＰＷＭ信号によるスイッチング素子のスイッチング制御が再開される。

このように、ＰＦＭモードにおいては、出力電圧値が上限値と下限値との間の電圧範囲内に収まるように、スイッチング素子は、間欠的にスイッチング制御される。このため、ＰＦＭモードにおいては、スイッチング損失（スイッチング素子のドライブ損失）によるスイッチング電源回路の電力損失を、スイッチング素子が常時スイッチング制御されるパルス幅変調モード（ＰＷＭモード）よりも、少なくすることができる。

特許文献１には、ＰＷＭモードとＰＦＭモードとを切り替え可能なスイッチング電源装置が開示されている。このスイッチング電源装置においては、ＰＦＭモードでは、常にパルス幅が固定のＰＷＭ信号が用いられる。
特開２００５−１２９７９号公報

しかし、パルス幅が固定のＰＷＭ信号を使用する従来のＰＦＭモードにおいては、負荷電流の変動に起因して、スイッチング電源回路の出力電圧値にリップルが生じやすい。

すなわち、上述したように、スイッチング電源回路の出力電圧値が下限値にまで低下すると、ＰＷＭ信号によるスイッチング素子のスイッチング制御が再開される。しかし、負荷電流が大きいと、たとえスイッチング制御を再開しても、出力電圧値を直ぐには上昇させることができない。このため、出力電圧値が下限値よりも低下してしまう可能性がある。

また、上述したように、スイッチング電源回路の出力電圧値が上限値にまで上昇すると、ＰＷＭ信号によるスイッチング素子のスイッチング制御は停止される。しかし、負荷電流が小さいと、スイッチング素子が一回オンされる度に出力電圧値が大きく上昇する。このため、出力電圧値が上限値を超えてしまう可能性がある。

したがって、スイッチング損失による電力損失を抑制でき、且つ出力電圧値を十分に安定させることが可能な新たな電源制御機能の実現が必要である。

本発明は上述の事情を考慮してなされたものであり、スイッチング損失による電力損失を抑制でき、且つ出力電圧値を十分に安定させることが可能な電源制御装置、電子機器および電源制御方法を提供することを目的とする。

上述の課題を解決するため、本発明は、スイッチング素子を含むスイッチング電源回路を制御する電源制御装置であって、前記スイッチング素子をスイッチング制御するためのパルス幅変調信号を出力するパルス幅変調信号出力部と、前記パルス幅変調信号によって前記スイッチング素子がスイッチング制御されるスイッチング動作期間と前記スイッチング素子がオフ状態に維持されるスイッチング動作停止期間とを交互に繰り返す制御モードで前記スイッチング素子を制御する動作制御手段であって、前記スイッチング電源回路の出力電圧値が第１のしきい値電圧にまで上昇した場合には、前記パルス幅変調信号出力部が前記パルス幅変調信号を出力することを禁止し、前記出力電圧値が前記第１のしきい値電圧よりも低い第２のしきい値電圧にまで低下した場合には、前記パルス幅変調信号出力部が前記パルス幅変調信号を出力することを許可する動作制御手段と、前記スイッチング動作停止期間中における前記出力電圧値の単位時間当たりの変化量を示す出力電圧傾き値を、前記スイッチング動作停止期間毎に算出する傾き算出手段と、今回のスイッチング動作停止期間に対応する出力電圧傾き値と前記今回のスイッチング動作停止期間に先行する前回のスイッチング動作停止期間に対応する出力電圧傾き値とを比較することによって、前記スイッチング電源回路によって駆動される負荷に流れる負荷電流が増加傾向または減少傾向のいずれであるかを判別する負荷電流変化傾向判別手段と、前記負荷電流が増加傾向であることが判別された場合、前記今回のスイッチング動作停止期間に後続する次のスイッチング動作期間に前記パルス幅変調信号出力部が出力すべき前記パルス幅変調信号のパルス幅を、前記今回のスイッチング動作停止期間に先行するスイッチング動作期間に前記パルス幅変調信号出力部から出力された前記パルス幅変調信号のパルス幅よりも所定量広げ、前記負荷電流が減少傾向であることが判別された場合、前記次のスイッチング動作期間に前記パルス幅変調信号出力部が出力すべき前記パルス幅変調信号のパルス幅を、前記今回のスイッチング動作停止期間に先行するスイッチング動作期間に前記パルス幅変調信号出力部から出力された前記パルス幅変調信号のパルス幅よりも所定量狭めるパルス幅制御手段とを具備することを特徴とする。

本発明によれば、スイッチング損失による電力損失を抑制でき、且つ出力電圧値を十分に安定させることが可能となる。

以下、図面を参照して、本発明の実施形態を説明する。
まず、図１および図２を参照して、本発明の一実施形態に係る電子機器の構成について説明する。この電子機器は、例えば、コンピュータ、ＰＤＡ、のような携帯型電子機器として実現されている。以下では、この電子機器が、バッテリ駆動可能なノートブック型の携帯型パーソナルコンピュータ１０として実現されている場合を想定する。

図１はコンピュータ１０のディスプレイユニットを開いた状態における斜視図である。本コンピュータ１０は、コンピュータ本体１１と、ディスプレイユニット１２とから構成されている。ディスプレイユニット１２には、ＬＣＤ（Liquid Crystal Display）１７から構成される表示装置が組み込まれており、そのＬＣＤ１７の表示画面はディスプレイユニット１２のほぼ中央に位置されている。

ディスプレイユニット１２は、コンピュータ本体１１に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体１１はバッテリが取り外し自在に装着可能な薄い箱形の筐体を有している。バッテリは、コンピュータ本体１１の例えば底面に設けられたバッテリ収容部に装着される。

コンピュータ本体１１の上面にはキーボード１３、本コンピュータ１をパワーオン／オフするためのパワーボタンスイッチ１４、およびタッチパッド１５などが配置されている。本コンピュータ１は、バッテリ動作時間を延ばすために、スタンバイモードのような省電力モードを有している。本コンピュータ１が省電力モードに設定されている状態においては、負荷回路として機能する本コンピュータ１内のデバイスに流れる電流は非常に小さくなる。このような軽負荷状態においては、デバイスへ供給する電力に比べ、スイッチング電源回路によって損失される電力の比率が無視できなくなる。このため、本コンピュータ１内に設けられた電源制御装置は、スイッチング損失が少ないという特徴を持つ上述のパルス周波数変調モード（ＰＦＭモード）で、スイッチング電源回路を制御するように構成されている。

次に、図２を参照して、本コンピュータ１０のシステム構成について説明する。

本コンピュータ１０は、図２に示されているように、ＣＰＵ１１１、ノースブリッジ１１４、主メモリ１１５、グラフィクスコントローラ１１６、サウスブリッジ１１７、ＢＩＯＳ−ＲＯＭ１２０、ハードディスクドライブ（ＨＤＤ）１２１、光ディスクドライブ（ＯＤＤ）１２２、各種ＰＣＩデバイス１２３，１２４、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１４０、電源制御装置１４１、およびＤＣ／ＤＣコンバータ１４２等を備えている。

ＣＰＵ１１１は本コンピュータ１０の動作を制御するために設けられたプロセッサであり、ＨＤＤ１２１から主メモリ１１５にロードされるオペレーティングシステムおよび各種アプリケーションプログラムを実行する。また、ＣＰＵ１１１は、ＢＩＯＳ−ＲＯＭ１２０に格納されたシステムＢＩＯＳ（Basic Input Output System）も実行する。システムＢＩＯＳはハードウェア制御のためのプログラムである。

ノースブリッジ１１４はＣＰＵ１１１のローカルバスとサウスブリッジ１１７との間を接続するブリッジデバイスである。ノースブリッジ１１４には、主メモリ１１５をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ１１４は、PCI Expressバスなどを介してグラフィクスコントローラ１１６との通信を実行する機能も有している。

グラフィクスコントローラ１１６は本コンピュータ１０のディスプレイモニタとして使用されるＬＣＤ１７を制御する表示コントローラである。このグラフィクスコントローラ１１６はビデオメモリ（ＶＲＡＭ）１１６Ａを有しており、ＯＳ／アプリケーションプログラムによってビデオメモリ（ＶＲＡＭ）１１６Ａに書き込まれた表示データから、ＬＣＤ１７に表示すべき表示イメージを形成する映像信号を生成する。

サウスブリッジ１１７はＰＣＩバス１に接続されており、ＰＣＩバス１を介してＰＣＩデバイス１２３，１２４との通信を実行する。また、サウスブリッジ１１７は、ハードディスクドライブ（ＨＤＤ）１２１および光ディスクドライブ（ＯＤＤ）１２２を制御するための、ＩＤＥ（Integrated Drive Electronics）コントローラまたはSerial ATAコントローラを内蔵している。

エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１４０は、電力管理のためのエンベデッドコントローラと、キーボード（ＫＢ）１３およびタッチパッド１５を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。このＥＣ／ＫＢＣ１４０は、ユーザによるパワーボタンスイッチ１４の操作に応じて本コンピュータ１０をパワーオン／パワーオフする機能を有している。本コンピュータ１０のパワーオン／パワーオフの制御は、ＥＣ／ＫＢＣ１４０と電源制御装置１４１との共同動作によって実行される。

電源制御装置１４１はパルス幅変調信号（ＰＷＭ信号）によってＤＣ／ＤＣコンバータ１４２を制御するデバイスであり、ＤＳＰ（Digital Signal Processor）または１チップマイクロコンピュータによって実現されている。以下では、電源制御装置１４１がＤＳＰによって実現されている場合を想定する。

電源制御装置１４１は、ＰＷＭ信号によってＤＣ／ＤＣコンバータ１４２内のスイッチング素子がスイッチング制御されるスイッチング動作期間（ＯＮ期間）とスイッチング素子がオフ状態に維持されるスイッチング動作停止期間（ＯＦＦ期間）とを交互に繰り返す制御モード（ＰＦＭモード）で、スイッチング素子を制御する。このＰＦＭモードを用いてＤＣ／ＤＣコンバータ１４２を制御するために、電源制御装置１４１は、ＤＣ／ＤＣコンバータ１４２の出力電圧値が上限値（第１のしきい値電圧）にまで上昇した場合には、ＰＷＭ信号の発生を禁止してスイッチング素子のスイッチング制御を停止し、出力電圧値が下限値（第２のしきい値電圧）にまで低下した場合には、ＰＷＭ信号の発生を許可して、ＰＷＭ信号によるスイッチング素子のスイッチング制御を再開する。第２のしきい値電圧は、第１のしきい値電圧よりも低い値に設定されている。

さらに、電源制御装置１４１は、ＤＣ／ＤＣコンバータ１４２によって駆動される負荷に流れる負荷電流が増加傾向または減少傾向のいずれであるかをスイッチング動作停止期間（ＯＦＦ期間）毎に判別し、その判別結果に応じて、次のスイッチング動作期間（ＯＮ期間）に出力すべきＰＷＭ信号のパルス幅（オンデューティ比）を調整するパルス幅調整機能を有している。このパルス幅調整機能により、たとえ負荷電流が比較的大きく増加または減少しても、ＤＣ／ＤＣコンバータ１４２の出力電圧に発生するリップルを抑制することが可能となり、出力電圧値を安定化させることができる。

ＤＣ／ＤＣコンバータ１４２は、ＰＷＭ信号によって制御されるスイッチング電源回路である。ＤＣ／ＤＣコンバータ１４２は、コンピュータ本体１１に装着されたバッテリ１５０からのＤＣ電源電圧値またはコンピュータ本体１１に外部電源として接続されるＡＣアダプタ１４３からのＤＣ電源電圧値を、所望の出力ＤＣ電源電圧値（以下では、単に出力電圧値と称する）に変換する。このＤＣ／ＤＣコンバータ１４２は、ＰＷＭ信号によってスイッチング制御されるスイッチング素子を含んでいる。

次に、図３を参照して、電源制御装置１４１およびＤＣ／ＤＣコンバータ１４２それぞれの構成例を説明する。

ＤＣ／ＤＣコンバータ１４２は、上述のスイッチング素子として機能するトランジスタ（ＦＥＴ）５０１と、転流（free wheel）ダイオード５０２と、コイル（インダクタ）５０３と、コンデンサ５０４とから構成されている。コイル（インダクタ）５０３とコンデンサ５０４は、ＬＣフィルタ回路として機能する。

ＤＣ／ＤＣコンバータ１４２は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。出力電圧Ｖｏｕｔは、コンピュータ１０内のあるデバイス１００に動作電源として供給される。デバイス１００は、図２に示したコンポーネント中の任意の一つである。もちろん、出力電圧Ｖｏｕｔを複数のデバイスに共通に供給するようにしてもよい。

電源制御装置１４１は、出力電圧入力部６０１、処理部６０２、メモリ６０３、およびＰＷＭ信号出力部６０４を備えている。

出力電圧入力部６０１はＤＣ／ＤＣコンバータ１４２の出力端子に接続されており、ＤＣ／ＤＣコンバータ１４２の出力電圧Ｖｏｕｔを入力する。出力電圧入力部６０１は、出力電圧Ｖｏｕｔの値をアナログ値からデジタル値に変換するＡ／Ｄ変換部を含んでいる。

処理部６０２は、出力電圧Ｖｏｕｔの値が所定の電圧範囲内に収まるようにＰＦＭモードでＤＣ／ＤＣコンバータ１４２を制御するための電源制御処理を実行するプロセッサである。処理部６０２は、メモリ６０３に格納された、電源制御処理の手順が記述されている制御プログラムを実行することによって、電源制御処理を実行する。

電源制御処理は、出力電圧Ｖｏｕｔの値が第１のしきい値電圧にまで上昇した時にＰＷＭ信号出力部６０４がＰＷＭ信号を出力することを禁止し、出力電圧Ｖｏｕｔの値が第２のしきい値電圧にまで低下した時にＰＷＭ信号出力部６０４がＰＷＭ信号を出力することを許可する動作制御処理を含む。さらに、電源制御処理は、ＤＣ／ＤＣコンバータ１４２によって駆動される負荷に流れる負荷電流が増加傾向または減少傾向のいずれであるかをスイッチング動作停止期間（ＯＦＦ期間）毎に判別し、その判別結果に応じて、次のスイッチング動作期間（ＯＮ期間）にＰＷＭ信号出力部６０４から出力すべきＰＷＭ信号のパルス幅（オンデューティ比）を調整するパルス幅調整処理も含んでいる。

ＰＷＭ信号出力部６０４は、ＦＥＴ５０１をスイッチング制御するためのＰＷＭ信号を発生する。このＰＷＭ信号出力部６０４は、処理部６０２からの動作制御信号に応じて、ＰＷＭ信号を発生する発振動作を実行または停止するように構成されている。さらに、ＰＷＭ信号出力部６０４は、処理部６０２から送信される、パルス幅を指定する制御データに応じて、ＰＷＭ信号のパルス幅（オンデューティ比）を変更するように構成されている。

次に、図４を参照して、処理部６０２の機能構成を説明する。

処理部６０２は、上述の電源制御処理を実行するための機能モジュールとして、動作制御部７０１、傾き算出部７０２、負荷電流変化傾向判別部７０３、およびパルス幅制御部７０４を備えている。

動作制御部７０１は、ＰＷＭ信号出力部６０４の発振動作を許可または禁止することによって、ＰＷＭ信号によってＦＥＴ５０１がスイッチング制御されるスイッチング動作期間（ＯＮ期間）とＦＥＴ５０１がオフ状態に維持されるスイッチング動作停止期間（ＯＦＦ期間）とを交互に繰り返す制御モード（ＰＦＭモード）でＦＥＴ５０１を制御する。この制御を実現するために、動作制御部７０１は、出力電圧部６０１によって入力されたＤＣ／ＤＣコンバータ１４２の出力電圧値Ｖｏｕｔを、第１のしきい値電圧および第２のしきい値電圧の各々と比較する。スイッチング動作期間（ＯＮ期間）においては、ＦＥＴ５０１は、ＰＷＭ信号によってオン状態とオフ状態とを繰り返す。スイッチング動作期間（ＯＮ期間）において出力電圧値Ｖｏｕｔが第１のしきい値電圧にまで上昇した場合には、動作制御部７０１は、動作停止を指示するＯＦＦ信号をＰＷＭ信号出力部６０４に送出することによって、ＰＷＭ信号出力部６０４がＰＷＭ信号を出力することを禁止し、これによってＦＥＴ５０１のスイッチング制御を停止する。そして、スイッチング動作停止期間（ＯＦＦ期間）において出力電圧値Ｖｏｕｔが第２のしきい値電圧にまで低下した場合には、動作制御部７０１は、動作開始を指示するＯＮ信号をＰＷＭ信号出力部６０４に送出することによって、ＰＷＭ信号出力部６０４がＰＷＭ信号を出力することを許可し、これによってＦＥＴ５０１のスイッチング制御を再開する。

傾き算出部７０２は、スイッチング動作停止期間中（ＯＦＦ期間）における出力電圧値Ｖｏｕｔの単位時間当たりの変化量を示す出力電圧傾き値を、スイッチング動作停止期間（ＯＦＦ期間）毎に算出する。出力電圧傾き値は、dv/dt によって与えられる。ここで、dvは、スイッチング動作停止期間（ＯＦＦ期間）の出力電圧値Ｖｏｕｔの変化量を示し、dt は、スイッチング動作停止期間（ＯＦＦ期間）の時間長を示す。

スイッチング動作停止期間（ＯＦＦ期間）においては、ＦＥＴ５０１はオフ状態に維持されているので、コンデンサ５０４に蓄積されているエネルギーが放電されることによって負荷に電力が供給される。このため、スイッチング動作停止期間（ＯＦＦ期間）においては、出力電圧値Ｖｏｕｔの単位時間当たりの変化量（低下量）、つまり、出力電圧傾き値（dv/dt）は、負荷に流れる電流（負荷電流）が大きいほど、大きくなる。

基本的には、dvとしては、第１のしきい値電圧と前記第２のしきい値電圧との間の差分値を使用することができる。したがって、傾き算出部７０２は、出力電圧値Ｖｏｕｔが第１のしきい値電圧に達した時点から第２のしきい値電圧にまで低下されるまでの経過時間（ＯＦＦ期間の時間長dt）をカウントする処理と、第１のしきい値電圧と第２のしきい値電圧との間の差分値（出力電圧値Ｖｏｕｔの変化量dv）を、カウントされた経過時間(dt)によって割ることによって得られた商(dv/dt)を、出力電圧傾き値として算出する処理を行えばよい。もちろん、ＯＦＦ期間開始時の実際の出力電圧値ＶｏｕｔとＯＦＦ期間終了時の実際の出力電圧値Ｖｏｕｔとの間の差分値を算出し、それをdvとして用いても良い。また、傾き算出部７０２は、動作制御部７０１から出力されるＯＮ／ＯＦＦ信号に基づいて、ＯＦＦ期間の開始および終了を検知することができる。

負荷電流変化傾向判別部７０３は、今回のスイッチング動作停止期間（[OFF]n）に対応する出力電圧傾き値（[dv/dt]n）と、今回のスイッチング動作停止期間（[OFF]n）に先行する前回のスイッチング動作停止期間（[OFF]n-1）に対応する出力電圧傾き値（[dv/dt]n-1）とを比較することによって、ＤＣ／ＤＣコンバータ１４２によって駆動される負荷に流れる負荷電流が増加傾向または減少傾向のいずれであるかを判別する。

今回のスイッチング動作停止期間（[OFF]n）で算出された出力電圧傾き値（[dv/dt]n）が前回のスイッチング動作停止期間（[OFF]n-1）で算出された出力電圧傾き値（[dv/dt]n-1）よりも所定量大きい場合、負荷電流変化傾向判別部７０３は、負荷電流が増加傾向であると判定する。一方、今回のスイッチング動作停止期間（[OFF]n）で算出された出力電圧傾き値（[dv/dt]n）が前回のスイッチング動作停止期間（[OFF]n-1）で算出された出力電圧傾き値（[dv/dt]n-1）よりも所定量小さい場合、負荷電流変化傾向判別部７０３は、負荷電流が減少傾向であると判定する。

パルス幅制御部７０４は、ＰＷＭ信号出力部６０４を制御して、ＰＷＭ信号出力部６０４から出力されるＰＷＭ信号のパルス幅を制御する。

すなわち、負荷電流が増加傾向であることが負荷電流変化傾向判別部７０３によって判別されたならば、パルス幅制御部７０４は、今回のスイッチング動作停止期間（[OFF]n）に後続する次のスイッチング動作期間（[ON]n）にＰＷＭ信号出力部６０４が出力すべきＰＷＭ信号のパルス幅を、今回のスイッチング動作停止期間（[OFF]n）に先行するスイッチング動作期間（[ON]n-1）にＰＷＭ信号出力部６０４から出力されたＰＷＭ信号のパルス幅よりも所定量広げる。

一方、負荷電流が減少傾向であることが負荷電流変化傾向判別部７０３によって判別されたならば、パルス幅制御部７０４は、今回のスイッチング動作停止期間（[OFF]n）に後続する次のスイッチング動作期間（[ON]n）にＰＷＭ信号出力部６０４が出力すべきＰＷＭ信号のパルス幅を、今回のスイッチング動作停止期間（[OFF]n）に先行するスイッチング動作期間（[ON]n-1）にＰＷＭ信号出力部６０４から出力されたＰＷＭ信号のパルス幅よりも所定量狭める。

上述したように、ＰＷＭ信号出力部６０４は、パルス幅を指定する制御データに応じてＰＷＭ信号のパルス幅（オンデューティ比）を変更するように構成されている。このため、パルス幅制御部７０４は、負荷電流変化傾向判別部７０３による負荷電流の増加／減少の判別結果に応じて、パルス幅を指定する制御データを生成し、そしてその生成した制御データを負荷電流変化傾向判別部７０３に送出する。この結果、ＰＷＭ信号出力部６０４から出力されるＰＷＭ信号のパルス幅は、負荷電流が増加傾向にあるときはパルス幅が広がり、負荷電流が減少傾向にあるときはパルス幅が狭まるように、負荷電流の増加／減少の判別結果に応じて自動調節される。

本実施形態のＰＦＭモードにおいては、上述したように、ＤＣ／ＤＣコンバータ１４２の出力電圧値Ｖｏｕｔが第２のしきい値電圧にまで低下すると、ＰＷＭ信号によるＦＥＴ５０１のスイッチング制御が再開される。

この場合、もし負荷電流が増加傾向であるならば、今までのパルス幅よりも広いパルス幅を有するＰＷＭ信号によって、ＦＥＴ５０１のスイッチング制御が再開される。このため、スイッチング制御の再開後直ぐに、出力電圧値Ｖｏｕｔは上昇し始める。よって、たとえ負荷電流が大きく増加しても、出力電圧値Ｖｏｕｔが下限値（第２のしきい値電圧）よりも大幅に低下してしまうことを防止することが可能となる。

また、もし負荷電流が減少傾向であるならば、今までのパルス幅よりも狭いパルス幅を有するＰＷＭ信号によって、ＦＥＴ５０１のスイッチング制御が再開される。このため、たとえ負荷電流が大幅に減少しても、ＦＥＴ５０１の一回のオン当たりに出力電圧値Ｖｏｕｔが上昇する量が過度に増加することがなくなるので、出力電圧値Ｖｏｕｔが上限値（第１のしきい値電圧）を大幅に超えてしまうことを防止することが可能となる。

図５は、本実施形態のＰＦＭモードにおける、出力電圧値ＶｏｕｔとＰＷＭ信号との関係が示されている。

本実施形態のＰＦＭモードにおいては、出力電圧値Ｖｏｕｔが第１のしきい値電圧（ＶＨ）と第２のしきい値電圧（ＶＬ）との間の電圧範囲内にほぼ収まるように、スイッチング動作期間（ＯＮ期間）とスイッチング動作停止期間（ＯＦＦ期間）とが交互に繰り返えされる。スイッチング動作期間（ＯＮ期間）においては、ＦＥＴ５０１はＰＷＭ信号によって駆動されるが、スイッチング動作停止期間（ＯＦＦ期間）においては、ＦＥＴ５０１はオフ状態に維持される。スイッチング動作期間（ＯＮ期間）があまりに長くなると、ＦＥＴ５０１のスイッチング回数が増加し、これによって、ＦＥＴ５０１が常時スイッチング制御されるＰＷＭモードと同レベルのスイッチング損失が発生してしまう。本実施形態のＰＦＭモードでは、ＰＷＭ信号のパルス幅を自動的に調節することができるので、各スイッチング動作期間（ＯＮ期間）の長さをある所望の長さの範囲内に収めることができる。

いま、ＰＷＭ信号の周期がＴ、ＰＷＭ信号のパルス幅の初期値がｔ１であるとする。最初のＯＮ期間１においては、パルス幅ｔ１のＰＷＭ信号によってＦＥＴ５０１がスイッチング制御されることにより、出力電圧値Ｖｏｕｔは徐々に増加する。パルス幅ｔ１の期間だけＦＥＴ５０１がオン状態に設定されるので、ＰＷＭ信号のパルスがＦＥＴ５０１に供給されるたびに、出力電圧値Ｖｏｕｔは段階的に上昇する。

出力電圧値Ｖｏｕｔが第１のしきい値電圧（ＶＨ）に達すると、ＰＷＭ信号の発生が停止される（ＯＦＦ期間２）。ＯＦＦ期間２においては、ＦＥＴ５０１はオフ状態であるので、コンデンサ５０４に蓄えられたエネルギーのみが負荷に電力として供給される。負荷電流が大きいほど、出力電圧値Ｖｏｕｔの低下速度は速くなり、負荷電流が小さいほど、出力電圧値Ｖｏｕｔの低下速度は遅くなる。

出力電圧値Ｖｏｕｔが第２のしきい値電圧（ＶＬ）にまで低下すると、ＰＷＭ信号が発生され、ＦＥＴ５０１のスイッチング制御が再開される（ＯＮ期間３）。このＯＮ期間３においても、パルス幅ｔ１のＰＷＭ信号によってＦＥＴ５０１がスイッチング制御される。

出力電圧値Ｖｏｕｔが第１のしきい値電圧（ＶＨ）に達すると、ＰＷＭ信号の発生が停止される（ＯＦＦ期間４）。もし、負荷電流が増加傾向にあるならば、図示のように、今回のＯＦＦ期間４における出力電圧値Ｖｏｕｔの低下速度は前回のＯＦＦ期間２よりも速くなる。つまり、今回のＯＦＦ期間４における出力電圧傾き値（[dv/dt]n）は、前回のＯＦＦ期間２における出力電圧傾き値（[dv/dt]n-1）よりも大きくなる。この場合、ＰＷＭ信号のパルス幅の補正が行われ、現在のパルス幅ｔ１よりも所定量広いパルス幅ｔ２が、次のＯＮ期間５で使用すべきＰＷＭ信号のパルス幅として決定される。

出力電圧値Ｖｏｕｔが第２のしきい値電圧（ＶＬ）にまで低下すると、パルス幅ｔ２のＰＷＭ信号が発生され、パルス幅ｔ２のＰＷＭ信号によってＦＥＴ５０１のスイッチング制御が再開される（ＯＮ期間５）。このため、負荷電流が増加しているにもかかわらず、スイッチング制御の再開後直ぐに、出力電圧値Ｖｏｕｔは上昇し始める。よって、出力電圧値Ｖｏｕｔが第２のしきい値電圧（ＶＬ）よりも大幅に低下してしまうことを防止することが可能となる。さらに、前回のＯＮ期間３とほぼ同等の期間内に、出力電圧値Ｖｏｕｔは第１のしきい値電圧（ＶＨ）に達する。したがって、ＯＮ期間の長さの増加に起因する電力損失の増加を防止することができる。

出力電圧値Ｖｏｕｔが第１のしきい値電圧（ＶＨ）に達すると、ＰＷＭ信号の発生が停止される（ＯＦＦ期間６）。もし、負荷電流が減少傾向にあるならば、図示のように、今回のＯＦＦ期間６における出力電圧値Ｖｏｕｔの低下速度は前回のＯＦＦ期間４よりも遅くなる。つまり、今回のＯＦＦ期間６における出力電圧傾き値（[dv/dt]n）は、前回のＯＦＦ期間４における出力電圧傾き値（[dv/dt]n-1）よりも小さくなる。この場合、ＰＷＭ信号のパルス幅の補正が行われ、現在のパルス幅ｔ２よりも所定量狭いパルス幅ｔ３が、次のＯＮ期間７で使用すべきＰＷＭ信号のパルス幅として決定される。

出力電圧値Ｖｏｕｔが第２のしきい値電圧（ＶＬ）にまで低下すると、パルス幅ｔ３のＰＷＭ信号が発生され、パルス幅ｔ３のＰＷＭ信号によってＦＥＴ５０１のスイッチング制御が再開される（ＯＮ期間７）。このため、負荷電流が減少しているにもかかわらず、ＦＥＴ５０１の一回のオン当たりに出力電圧値Ｖｏｕｔが上昇する幅を制限することができ、出力電圧値Ｖｏｕｔが第１のしきい値電圧（ＶＨ）を大幅に超えてしまうことを防止することが可能となる。

もし、ＯＮ期間５において、図５にＰＷＭ’として示されているような固定のパルス幅のＰＷＭ信号を使用したならば、出力電圧値Ｖｏｕｔが第１のしきい値電圧（ＶＨ）にまで上昇するまでに多くの時間が必要となり、これによって電力損失の増加を招くことになる。また、負荷電流の大きさによっては、ＯＮ期間５の開始時において、出力電圧値Ｖｏｕｔが第２のしきい値電圧（ＶＬ）よりも低下してしまう可能性もある。

次に、図６のフローチャートを参照して、電源制御装置１４１の処理部６０２の動作を説明する。

処理部６０２は、まず、ＰＷＭ信号の周期Ｔを初期値T_0に設定し、またＰＷＭ信号のパルス幅tonを初期値ton_0に設定する（ステップＳ１１）。そして、処理部６０２は、ＰＷＭ信号出力部６０４を間欠的に動作させる電源制御処理を開始する。この電源制御処理においては、処理部６０２は、ＰＷＭ信号出力部６０４にＯＮ信号を送信して、ＰＷＭ信号出力部６０４にＰＷＭ信号の出力を開始させた後、出力電圧値Ｖｏｕｔが第１のしきい値電圧（ＶＨ）以上になったか否かを判別する（ステップＳ１２）。

出力電圧値Ｖｏｕｔが第１のしきい値電圧（ＶＨ）以上になると（ステップＳ１２のＹＥＳ）、処理部６０２は、ＰＷＭ信号出力部６０４にＯＦＦ信号を送信することによってＰＷＭ信号出力部６０４がＰＷＭ信号を出力することを禁止し、これによってＦＥＴ５０１のスイッチング動作を停止する（ステップＳ１３）。ＦＥＴ５０１はオフ状態に維持される（ＯＦＦ期間）。ＯＦＦ期間においては、処理部６０２は、負荷電流が増加傾向または減少傾向のいずれであるかを判別し、その判別結果に基づいて、次のＯＮ期間に使用すべきＰＷＭ信号のパルス幅を決定する処理（ｔｏｎ補正処理）を実行する（ステップＳ１４）。

ＯＦＦ期間において出力電圧値Ｖｏｕｔが第２のしきい値電圧（ＶＬ）以下になると（ステップＳ１５のＹＥＳ）、処理部６０２は、ＰＷＭ信号出力部６０４にＯＮ信号を送信することによってＰＷＭ信号出力部６０４がＰＷＭ信号を出力することを許可し、これによってＦＥＴ５０１のスイッチング動作を再開する（ステップＳ１６）。ＦＥＴ５０１はＰＷＭ信号によってスイッチング制御される（ＯＮ期間）。このＯＮ期間においては、直前のＯＦＦ期間において決定されたパルス幅を有するＰＷＭ信号がＰＷＭ信号出力部６０４から出力される。

次に、図７のフローチャートを参照して、処理部６０２によって実行されるｔｏｎ補正処理の手順を説明する。処理部６０２は、ＯＦＦ期間毎に以下の処理を実行する。

すなわち、処理部６０２は、今回のＯＦＦ期間（[OFF]n）の出力電圧値Ｖｏｕｔの変化量（dv）と今回のＯＦＦ期間の時間長(dt)とから、今回のＯＦＦ期間（[OFF]n）の出力電圧傾き値（[dv/dt]n）を算出する（ステップＳ２１）。次いで、処理部６０２は、今回のＯＦＦ期間（[OFF]n）の出力電圧傾き値（[dv/dt]n）と、前回のＯＦＦ期間（[OFF]n-1）に対応する出力電圧傾き値（[dv/dt]n-1）とを比較することによって、負荷電流が増加傾向または減少傾向のいずれであるかを判別する（ステップＳ２２，Ｓ２３）。

今回のＯＦＦ期間（[OFF]n）の出力電圧傾き値（[dv/dt]n）が前回のＯＦＦ期間（[OFF]n-1）に対応する出力電圧傾き値（[dv/dt]n-1）よりも所定量大きいならば（ステップＳ２２のＹＥＳ）、処理部６０２は、負荷電流が増加傾向であると判定し、次のＯＮ期間に出力すべきＰＷＭ信号のパルス幅を、現在のＰＷＭ信号のパルス幅tonよりも所定量（Δｔ）だけ広いパルス幅に設定する（ステップＳ２４）。
一方、今回のＯＦＦ期間（[OFF]n）の出力電圧傾き値（[dv/dt]n）が前回のＯＦＦ期間（[OFF]n-1）に対応する出力電圧傾き値（[dv/dt]n-1）よりも所定量小さいならば（ステップＳ２３のＹＥＳ）、処理部６０２は、負荷電流が減少傾向であると判定し、次のＯＮ期間に出力すべきＰＷＭ信号のパルス幅を、現在のＰＷＭ信号のパルス幅tonよりも所定量（Δｔ）だけ狭いパルス幅に設定する（ステップＳ２５）。
この後、処理部６０２は、今回のＯＦＦ期間（[OFF]n）の出力電圧傾き値（[dv/dt]n）を、前回のＯＦＦ期間（[OFF]n）の出力電圧傾き値（[dv/dt]n-1）として保存する（ステップＳ２６）。

なお、Δｔは必ずしも固定値である必要はなく、例えば、（[dv/dt]n）と（[dv/dt]n-1）との間の差分値に応じて変化する、可変のΔｔを使用してもよい。

以上のように、本実施形態においては、負荷電流が増加傾向または減少傾向のいずれであるかに応じて、ＰＦＭモードにおけるＰＷＭ信号のパルス幅が自動的に調節される。したがって、出力電圧のリップルを最小限に抑えることができ、出力電圧値を十分に安定させることが可能となる。また負荷電流が増加してもスイッチング動作期間を一定長の範囲内に抑えることができるので、スイッチング動作期間が延びることに起因するＤＣ／ＤＣコンバータ１４２の電力損失の増大を抑制することができる。

また、本実施形態においては、負荷電流の値そのものを測定するのではなく、今回のスイッチング動作停止期間に対応する出力電圧傾き値と前回のスイッチング動作停止期間に対応する出力電圧傾き値とを比較することによって負荷電流が増加傾向または減少傾向のいずれであるかを判別しているので、ＰＷＭ信号のパルス幅を所定量だけ増加または減少するという簡単な制御のみで、ＰＷＭ信号のパルス幅を精度良く調整することができる。さらに、出力電量を検出するための専用の回路、および負荷電流の値それぞれに対応するＰＷＭ信号のパルス幅を保持するテーブル等を設ける必要がないので、簡単な構成で、スイッチング損失による電力損失を抑制でき、且つ出力電圧値を十分に安定させることが可能となる。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。

本発明の一実施形態に係るコンピュータの概観の例を示す斜視図。 図１のコンピュータのシステム構成の例を示すブロック図。 図１のコンピュータに設けられた電源制御装置の構成の例を示すブロック図。 図３の電源制御装置に設けられた処理部の構成の例を示すブロック図。 図３の電源制御装置によって制御されるスイッチング電源回路の出力電圧とスイッチング電源回路を制御するＰＷＭ信号との関係を示す図。 図３の電源制御装置によって実行される電源制御処理の手順を示すフローチャート。 図３の電源制御装置によって実行されるパルス幅調整処理の手順を示すフローチャート。

符号の説明

１４１…電源制御装置、１４２…ＤＣ／ＤＣコンバータ（スイッチング電源回路）、６０１…出力電圧入力部、６０２…処理部、６０３…メモリ、６０４…ＰＷＭ信号出力部、７０１…動作制御部、７０２…傾き算出部、７０３…負荷電流変化傾向判別部、７０４…パルス幅制御部。

Claims (11)

1. スイッチング素子を含むスイッチング電源回路を制御する電源制御装置であって、
   前記スイッチング素子をスイッチング制御するためのパルス幅変調信号を出力するパルス幅変調信号出力部と、
   前記パルス幅変調信号によって前記スイッチング素子がスイッチング制御されるスイッチング動作期間と前記スイッチング素子がオフ状態に維持されるスイッチング動作停止期間とを交互に繰り返す制御モードで前記スイッチング素子を制御する動作制御手段であって、前記スイッチング電源回路の出力電圧値が第１のしきい値電圧にまで上昇した場合には、前記パルス幅変調信号出力部が前記パルス幅変調信号を出力することを禁止し、前記出力電圧値が前記第１のしきい値電圧よりも低い第２のしきい値電圧にまで低下した場合には、前記パルス幅変調信号出力部が前記パルス幅変調信号を出力することを許可する動作制御手段と、
   前記スイッチング動作停止期間中における前記出力電圧値の単位時間当たりの変化量を示す出力電圧傾き値を、前記スイッチング動作停止期間毎に算出する傾き算出手段と、
   今回のスイッチング動作停止期間に対応する出力電圧傾き値と前記今回のスイッチング動作停止期間に先行する前回のスイッチング動作停止期間に対応する出力電圧傾き値とを比較することによって、前記スイッチング電源回路によって駆動される負荷に流れる負荷電流が増加傾向または減少傾向のいずれであるかを判別する負荷電流変化傾向判別手段と、
   前記負荷電流が増加傾向であることが判別された場合、前記今回のスイッチング動作停止期間に後続する次のスイッチング動作期間に前記パルス幅変調信号出力部が出力すべき前記パルス幅変調信号のパルス幅を、前記今回のスイッチング動作停止期間に先行するスイッチング動作期間に前記パルス幅変調信号出力部から出力された前記パルス幅変調信号のパルス幅よりも所定量広げ、前記負荷電流が減少傾向であることが判別された場合、前記次のスイッチング動作期間に前記パルス幅変調信号出力部が出力すべき前記パルス幅変調信号のパルス幅を、前記今回のスイッチング動作停止期間に先行するスイッチング動作期間に前記パルス幅変調信号出力部から出力された前記パルス幅変調信号のパルス幅よりも所定量狭めるパルス幅制御手段とを具備することを特徴とする電源制御装置。
2. 前記負荷電流変化傾向判別手段は、前記今回のスイッチング動作停止期間で算出された出力電圧傾き値が前記前回のスイッチング動作停止期間で算出された出力電圧傾き値よりも所定量大きい場合、前記負荷電流が増加傾向であると判定し、前記今回のスイッチング動作停止期間で算出された出力電圧傾き値が前記前回のスイッチング動作停止期間で算出された出力電圧傾き値よりも所定量小さい場合、前記負荷電流が減少傾向であると判定することを特徴とする請求項１記載の電源制御装置。
3. 前記パルス幅変調信号出力部は、制御データに応じて前記パルス幅変調信号のパルス幅を変更するように構成されており、
   前記パルス幅制御手段は、前記負荷電流変化傾向判別手段による判別結果に応じて、前記制御データを生成することを特徴とする請求項１記載の電源制御装置。
4. 前記傾き算出手段は、前記出力電圧値が前記第１のしきい値電圧に達した時点から前記第２のしきい値電圧にまで低下されるまでの経過時間をカウントする処理と、前記第１のしきい値電圧と前記第２のしきい値電圧との間の差分値を前記カウントされた経過時間によって割ることによって得られた商を前記出力電圧傾き値として算出する処理とを実行することを特徴とする請求項１記載の電源制御装置。
5. デバイスと、
   パルス幅変調信号によってスイッチング制御されるスイッチング素子を含み、前記デバイスに動作電源を出力するスイッチング電源回路と、
   前記パルス幅変調信号を出力するパルス幅変調信号出力部と、
   前記パルス幅変調信号によって前記スイッチング素子がスイッチング制御されるスイッチング動作期間と前記スイッチング素子がオフ状態に維持されるスイッチング動作停止期間とを交互に繰り返す制御モードで前記スイッチング素子を制御する動作制御手段であって、前記スイッチング電源回路の出力電圧値が第１のしきい値電圧にまで上昇した場合には、前記パルス幅変調信号出力部が前記パルス幅変調信号を出力することを禁止し、前記出力電圧値が前記第１のしきい値電圧よりも低い第２のしきい値電圧にまで低下した場合には、前記パルス幅変調信号出力部が前記パルス幅変調信号を出力することを許可する動作制御手段と、
   前記スイッチング動作停止期間中における前記出力電圧値の単位時間当たりの変化量を示す出力電圧傾き値を、前記スイッチング動作停止期間毎に算出する傾き算出手段と、
   今回のスイッチング動作停止期間に対応する出力電圧傾き値と前記今回のスイッチング動作停止期間に先行する前回のスイッチング動作停止期間に対応する出力電圧傾き値とを比較することによって、前記デバイスに流れる負荷電流が増加傾向または減少傾向のいずれであるかを判別する負荷電流変化傾向判別手段と、
   前記負荷電流が増加傾向であることが判別された場合、前記今回のスイッチング動作停止期間に後続する次のスイッチング動作期間に前記パルス幅変調信号出力部が出力すべき前記パルス幅変調信号のパルス幅を、前記今回のスイッチング動作停止期間に先行するスイッチング動作期間に前記パルス幅変調信号出力部から出力された前記パルス幅変調信号のパルス幅よりも所定量広げ、前記負荷電流が減少傾向であることが判別された場合、前記次のスイッチング動作期間に前記パルス幅変調信号出力部が出力すべき前記パルス幅変調信号のパルス幅を、前記今回のスイッチング動作停止期間に先行するスイッチング動作期間に前記パルス幅変調信号出力部から出力された前記パルス幅変調信号のパルス幅よりも所定量狭めるパルス幅制御手段とを具備することを特徴とする電子機器。
6. 前記負荷電流変化傾向判別手段は、前記今回のスイッチング動作停止期間で算出された出力電圧傾き値が前記前回のスイッチング動作停止期間で算出された出力電圧傾き値よりも所定量大きい場合、前記負荷電流が増加傾向であると判定し、前記今回のスイッチング動作停止期間で算出された出力電圧傾き値が前記前回のスイッチング動作停止期間で算出された出力電圧傾き値よりも所定量小さい場合、前記負荷電流が減少傾向であると判定することを特徴とする請求項５記載の電子機器。
7. 前記パルス幅変調信号出力部は、制御データに応じて前記パルス幅変調信号のパルス幅を変更するように構成されており、
   前記パルス幅制御手段は、前記負荷電流変化傾向判別手段による判別結果に応じて、前記制御データを生成することを特徴とする請求項５記載の電子機器。
8. 前記傾き算出手段は、前記出力電圧値が前記第１のしきい値電圧に達した時点から前記第２のしきい値電圧にまで低下されるまでの経過時間をカウントする処理と、前記第１のしきい値電圧と前記第２のしきい値電圧との間の差分値を前記カウントされた経過時間によって割ることによって得られた商を前記出力電圧傾き値として算出する処理とを実行することを特徴とする請求項５記載の電子機器。
9. スイッチング素子を含むスイッチング電源回路を、パルス幅変調信号出力部から出力されるパルス幅変調信号によって制御する電源制御方法であって、
   前記パルス幅変調信号によって前記スイッチング素子がスイッチング制御されるスイッチング動作期間と前記スイッチング素子がオフ状態に維持されるスイッチング動作停止期間とを交互に繰り返す制御モードで前記スイッチング素子を制御するために、前記スイッチング電源回路の出力電圧値が第１のしきい値電圧にまで上昇した場合には、前記パルス幅変調信号出力部が前記パルス幅変調信号を出力することを禁止し、前記出力電圧値が前記第１のしきい値電圧よりも低い第２のしきい値電圧にまで低下した場合には、前記パルス幅変調信号出力部が前記パルス幅変調信号を出力することを許可する動作制御ステップと、
   前記スイッチング動作停止期間中における前記出力電圧値の単位時間当たりの変化量を示す出力電圧傾き値を、前記スイッチング動作停止期間毎に算出する傾き算出ステップと、
   今回のスイッチング動作停止期間に対応する出力電圧傾き値と前記今回のスイッチング動作停止期間に先行する前回のスイッチング動作停止期間に対応する出力電圧傾き値とを比較することによって、前記スイッチング電源回路によって駆動される負荷に流れる負荷電流が増加傾向または減少傾向のいずれであるかを判別する負荷電流変化傾向判別ステップと、
   前記負荷電流が増加傾向であることが判別された場合、前記今回のスイッチング動作停止期間に後続する次のスイッチング動作期間に前記パルス幅変調信号出力部が出力すべき前記パルス幅変調信号のパルス幅を、前記今回のスイッチング動作停止期間に先行する前回のスイッチング動作期間に前記パルス幅変調信号出力部から出力された前記パルス幅変調信号のパルス幅よりも所定量広げ、前記負荷電流が減少傾向であることが判別された場合、前記次のスイッチング動作期間に前記パルス幅変調信号出力部が出力すべき前記パルス幅変調信号のパルス幅を、前記今回のスイッチング動作停止期間に先行するスイッチング動作期間に前記パルス幅変調信号出力部から出力された前記パルス幅変調信号のパルス幅よりも所定量狭めるパルス幅制御ステップとを具備することを特徴とする電源制御方法。
10. 前記負荷電流変化傾向判別ステップは、前記今回のスイッチング動作停止期間で算出された出力電圧傾き値が前記前回のスイッチング動作停止期間で算出された出力電圧傾き値よりも所定量大きい場合、前記負荷電流が増加傾向であると判定し、前記今回のスイッチング動作停止期間で算出された出力電圧傾き値が前記前回のスイッチング動作停止期間で算出された出力電圧傾き値よりも所定量小さい場合、前記負荷電流が減少傾向であると判定することを特徴とする請求項９記載の電源制御方法。
11. 前記傾き算出ステップは、前記出力電圧値が前記第１のしきい値電圧に達した時点から前記第２のしきい値電圧にまで低下されるまでの経過時間をカウントする処理と、前記第１のしきい値電圧と前記第２のしきい値電圧との間の差分値を前記カウントされた経過時間によって割ることによって得られた商を前記出力電圧傾き値として算出する処理とを実行することを特徴とする請求項９記載の電源制御方法。

Images