JP2008236919A - スイッチング電源装置の制御回路及び制御方法 - Google Patents

Abstract

【課題】必要な装置回路の異常を監視できると共に、軽負荷時や無負荷時の消費電力が低減させたスイッチング電源の保護回路を提供する。
【解決手段】スイッチング電源のスイッチング素子のオン／オフを制御するパルスの立ち下がり（パルス信号がＨＩＧＨのときにスイッチング素子がオンである場合）を遅延する遅延回路を設け、該遅延回路の出力により保護回路の稼働／待機を制御する。
【選択図】図１

Description

本発明は、スイッチング電源装置の制御回路及び制御方法に関するものであり、特に、スイッチング素子のオン／オフの時間比率（以下、「時比率」と略称する）によって本体部が出力する出力電力の属性値（電圧値、電流値等）を制御すると共に、軽負荷時や無負荷時の内部消費電流を低減してスイッチング電源装置の出力変換効率を改善することができるスイッチング電源装置の制御回路とその制御方法に関する。

図５は、従来の一般的なスイッチング電源装置の構成を示すブロック図である。従来、スイッチング電源装置は、入力された電源電力に何らかの変換（例えば、電圧値の変換）を行って出力する本体部（図５に示す装置の場合はＤＣ−ＤＣコンバータ９２）と、当該本体部を制御する制御回路（図５に示す装置の場合は制御ブロック９１）と、を備えて構成されている。

本体部は、一般に、インバータやコンバータ等の様々な種類の機器で構成することが可能であるが、図５に例示する装置ではスイッチング電源の１例であるＤＣ−ＤＣコンバータ９２を備えている。制御ブロック９１は、時比率制御回路９１１と、論理回路９１２と、保護回路９１３と、を備える。制御ブロック９１を構成する構成要素としては、上記の他に、基準電圧回路やバイアス回路等のアナログ回路、その他の論理回路等が含まれているが、ここでは、説明に直接関係していないため省略している。

図５に示すスイッチング電源装置は、ＤＣ−ＤＣコンバータ９２の出力電圧ＶＯＵＴを制御ブロック９１の時比率制御回路９１１にフィードバックし、時比率制御回路９１１は目標出力との誤差に応じて時比率（デューティ比、出力パルスがＨＩＧＨ（２値的な低レベルの電圧値と高レベルの電圧値の内、高レベルの電圧値）である時間もしくはＬＯＷ（前記２値的な低レベルの電圧値と高レベルの電圧値の内、低レベルの電圧値）である期間とパルス周期との比）が制御されたパルス（ＶＣＯＮＴ）を出力する。さらに時比率が制御されたパルス（ＶＣＯＮＴ）は、ＤＣ−ＤＣコンバータ９２が備えるＭＯＳＦＥＴやパイポーラトランジスタで代表される半導体スイッチ素子またはリレー回路で代表される機械スイッチ素子をオン／オフ制御する。このオン／オフ制御により、出力電圧ＶＯＵＴが制御される。

また、一般に、外部からの起動／停止信号により、スイッチング電源装置の起動／停止を行うことができる。図５に示す装置では、外部から起動／停止信号ＶＥ１を制御ブロック９１に与えることにより、その起動（および稼動）／停止が行なわれる。

保護回路９１３には、入力電圧ＶＩＮを監視するもの、入力電流を監視するもの、電源の温度を監視するもの、出力電圧を監視するもの、出力電流を監視するもの、などがある。これらの監視によって所定の異常状態を感知すると、保護回路９１３は電源停止信号ＶＥ２を出力して電源を停止に導く。

論理回路９１２は、起動／停止信号ＶＥｌと電源停止信号ＶＥ２を基に信号ＶＥ３を生成、出力する。起動／停止信号ＶＥ１が起動信号を示し、電源停止信号ＶＥ２が正常状態を示す信号の時には信号ＶＥ３を電源起動信号として出力する。起動／停止信号ＶＥ１が停止信号を示すか、又は電源停止信号ＶＥ２が異常状態を示す場合には、信号ＶＥ３を電源停止信号として出力し電源を停止させる。

図６〜図１３は、図５に示すスイッチング電源装置における従来のＤＣ−ＤＣコンバータ９２の具体的な回路例を示す。
図６〜図１３に示すＤＣ−ＤＣコンバータ９２では、各図に示すスイッチＳ１，Ｓ２が、制御ブロック９１の時比率制御回路９１１から出力される時比率制御パルス（ＶＣＯＮＴ）により、それぞれオン／オフ制御される。

前記スイッチＳ１のオン時間とスイッチング周期との比である時比率をＤ１、前記スイッチＳ２またはダイオードＤ２のオン時間とスイッチング周期との比である時比率をＤ２とすると、電源内部の損失を無視した場合、出力電圧ＶＯＵＴは、以下の式により計算される。

図６，図７に示す降圧型コンバータを用いた回路では、ＶＯＵＴ＝ＶＩＮ＊Ｄ１／（Ｄｌ＋Ｄ２）により計算される。
図８，図９に示す昇圧型コンバータを用いた回路では、ＶＯＵＴ＝ＶＩＮ＊（Ｄｌ＋Ｄ２）／Ｄ２により計算される。

図１０〜図１３に示す昇降圧型コンバータあるいはフライバックコンバータを用いた回路では、ＶＯＵＴ＝ＶＩＮ＊Ｄｌ／Ｄ２により計算される。
制御ブロック９１の時比率制御回路９１１が出力する時比率制御パルス（ＶＣＯＮＴ）の時比率（デューティ比）を調整することにより、ＶＯＵＴの電力属性値（ここでは電圧値）が制御される。

図６〜図１３に示すＤＣ−ＤＣコンバータを備える従来のスイッチング電源装置では、負荷が軽くて出力電力が小さい場合、出力電力に対して、スイッチング損失や電源内部の寄生抵抗等による交流損失等のスイッチングに伴う損失や、常時発生している制御回路の駆動電力による損失の割合が大きくなり、出力変換効率が低下する。

また、携帯機器等では待機状態の場合、バッテリーの長寿命化のために、スイッチング電源装置の負荷であるＣＰＵやＤＳＰなどを停止させることがある。この場合、スイッチング電源装置は無負荷状態になるが、負荷（ＣＰＵやＤＳＰ等）を停止させ、その駆動損失を抑えたとしても、スイッチング電源装置のスイッチングに伴う損失や制御回路を駆動するための損失は発生する。

そこで、このような無負荷時や軽負荷時の消費電流の低減方法として、重負荷時は固定スイッチング周期のＰＷＭ（パルス幅変調）により制御し、無負荷や軽負荷状態になった場合に、ＰＦＭ（パルス周波数変調）や、一定期間スイッチング動作を停止する動作（即ち間欠動作）をさせることにより、スイッチングの平均周期を重負荷時よりも長くし、これにより、無負荷時や軽負荷時のスイッチング損失を低減する方法が広く用いられている。無負荷から重負荷の範囲でＰＦＭ制御を使用した場合も、スイッチングの平均周期が重負荷時よりも長くなるので、無負荷時や軽負荷時のスイッチング損失を低減することができる。

しかし、この方法では、スイッチングに伴う損失は低減されるが、制御回路内のアナログ回路や、スイッチング動作に関与しない回路の駆動損失を低減することはできない。特に、保護回路は数十μＡ〜数百μＡの電流を消費し、この電流消費による電力損失は、無負荷状態の制御回路の主要損失となっている。現在、携帯電話等の携帯用電子機器では、スイッチング電源装置の無負荷時消費電流を数十μＡ以下にすることが求められている。

例えば、下記特許文献１には、ボルテージレギュレータ、ＤＣ−ＤＣコンバータにおいて、負荷電流が所定の値以下の場合に保護回路を動作させないようにすることが提案され
ている。

特開２００３−２８４２４１号公報

特許文献１で提案されている方法では、低消費電流化は計れるものの、無負荷や軽負荷時においては異常状態の監視ができないという問題がある。
本発明は、上記従来の問題点に鑑みてなされたものであって、スイッチング素子のオン／オフの時比率により出力を制御するスイッチング電源において、保護回路により異常を監視できる状態を維持したまま、軽負荷時や無負荷時の消費電流を低減し、出力変換効率を改善することができるスイッチング電源装置の制御回路及び該スイッチング電源装置の制御方法を提供することを目的とする。

上記課題を解決するために、本発明によるスイッチング電源装置の制御回路は、制御パルス供給手段から供給される、スイッチング電源のスイッチング素子のオン／オフを制御するパルス信号に基づいて遅延信号を生成する遅延回路を備え、該遅延回路の出力する遅延信号もしくはスイッチング電源のスイッチング素子のオン／オフを制御するパルス信号により保護回路の稼働／待機を制御する。なお、遅延信号は、スイッチング電源のスイッチング素子のオン／オフを制御するパルス信号のスイッチング素子をオンさせる状態の終了を所定時間遅らせたものに相当する。

また、本発明の制御方法は、スイッチング電源のスイッチング素子をオン／オフするためのパルス信号を供給し、パルス信号のスイッチング素子をオンさせる状態の終了を所定時間遅延させた遅延信号もしくはスイッチング電源のスイッチング素子のオン／オフを制御するパルス信号に応じて保護回路の稼働／待機状態を切り替える。

本発明のスイッチング電源装置の制御回路及び制御方法によれば、上記のように構成することにより、少なくともスイッチング電源のスイッチング素子をオン／オフするためのパルス信号がスイッチング素子をオンさせる状態を継続している間は、保護回路で異常を監視できる状態を維持することが可能となる。また、軽負荷時や無負荷時に前記パルス信号の周期が長くなると制御回路を待機状態にするよう指示する信号が生成される場合が生じ、そのときは保護回路を待機状態として内部で消費される消費電力を低減することが可能になる。

以下、本発明のスイッチング電源装置の制御回路及び制御方法の最良の実施形態について、図面を参照して詳細に説明する。
図１は、本発明の実施形態に係る制御回路（同図において制御ブロック１として示す。）を用いたスイッチング電源装置の構成を示すブロック図である。同図に示す本実施形態に係るスイッチング電源装置は、入力電源の電源電力に何らかの変換を行って出力する本体部であるＤＣ−ＤＣコンバータ２と、前記本体部を制御する制御部である制御ブロック１（制御回路に対応する。）と、を備えて構成される。制御ブロック１は、時比率制御回路１１（制御パルス供給手段に対応する。）と、論理回路１２と、保護回路１３と、遅延回路１４と、を備える。制御ブロック１を構成する構成要素としては、上記の他に、基準電圧回路やバイアス回路等のアナログ回路、その他の論理回路等が含まれているが、ここでは、本発明に直接関係していないため省略している。

本実施形態に係るスイッチング電源装置ではＤＣ−ＤＣコンバータ２を備えているが、一般に、本発明に係るスイッチング電源装置では、スイッチング電源装置の本体部として、インバータやコンバータ等を含む様々な種類の機器で構成することが可能である。また、ＤＣ−ＤＣコンバータ２は、図６〜図１３に示す従来の一般的なＤＣ−ＤＣコンバータであってもよい。

なお、一般に、スイッチング電源装置には外部からの起動／停止信号により、起動／停止を行うことができるものがあるが、図１に示す装置では外部から起動／停止信号ＶＥ１を制御ブロック１に与えて起動／停止を行う。

以下、本実施形態に係るスイッチング電源装置の動作を説明する。
ＤＣ−ＤＣコンバータ２の出力電圧ＶＯＵＴは、制御ブロック１の時比率制御回路１１にフィードバックされる。時比率制御回路１１はフィードバックされた出力電圧ＶＯＵＴと目標出力との誤差に応じて時比率が制御されたパルス（ＶＣＯＮＴ）を出力する。さらに時比率が制御されたパルス（ＶＣＯＮＴ）は、ＤＣ−ＤＣコンバータ２が備えるＭＯＳＦＥＴやパイポーラトランジスタで代表される半導体スイッチ素子またはリレー回路で代表される機械スイッチ素子をオン／オフ制御することにより、前記の出力電圧ＶＯＵＴを制御する。

保護回路１３は、入力電源の入力電圧ＶＩＮを監視する、入力電流を監視する、電源の温度を監視する、出力電圧を監視する、出力電流を監視する、などにより監視を行い、該監視によって所定の異常状態を感知すると、電源停止信号ＶＥ２を出力して電源停止に導く。

論理回路１２は、起動／停止信号ＶＥｌと電源停止信号ＶＥ２を基に信号ＶＥ３を生成して時比率制御回路１１に出力する。起動（注：単なる立ち上げだけではなく、その後の稼動も含む）／停止信号ＶＥ１が起動信号を示し、電源停止信号ＶＥ２が正常状態を示す信号の時には論理積信号ＶＥ３を電源起動信号として出力する。起動／停止信号ＶＥ１が停止信号を示すか、又は電源停止信号ＶＥ２が異常状態を示す場合には、論理積信号ＶＥ３を電源停止信号として出力して、スイッチング電源を停止させる。

遅延回路１４は、時比率制御回路１１の出力信号であるＶＣＯＮＴ（パルス信号）を入力とし、保護回路１３の稼動／待機状態を切り替える信号Ｖａを出力する。
図２は、本発明の実施形態に係る制御ブロック１の動作を示すタイミングチャートである。これより、図１，図２を参照して、遅延回路１４を備えた制御ブロック１の動作について説明する。この動作は、本発明の制御方法を含むものである。

なお、ＶＣＯＮＴ（図１〜図４）がＨＩＧＨの場合に主スイッチ（例えば、図６〜図１３に示すスイッチＳ１）がオンし、ＶＣＯＮＴがＬＯＷの場合に、主スイッチがオフするものとしている。また、保護回路１３の稼動／待機状態を切り替える信号ＶａがＨＩＧＨの時に保護回路１３が稼働状態となり、ＬＯＷの時に待機状態になるものとしている。上記各信号の極性は論理の整合をとることにより、適宜反転させたものを使用することができる。

図２に示すように、ＶＣＯＮＴがＨＩＧＨになると、前述の信号ＶａがＨＩＧＨとなり、保護回路１３が待機状態から稼働状態に切り替わる。その後、ＶＣＯＮＴがＬＯＷに切り替わっても、遅延回路１４は所定の延長時間ｔｄの問、信号ＶａをＨＩＧＨ状態に保持し、その後ＬＯＷに切り替わる。信号ＶａのＨＩＧＨ期間をＶＣＯＮＴのＨＩＧＨ期間よりも延長するのは、保護回路１３が待機状態から稼動状態に切り替わり、異常が有るか否
かを判断してその結果を出力するまでの必要時間を、ＶＣＯＮＴがＬＯＷに切り替わった後にも確保するためである。よって、延長時間ｔｄは、ＶＣＯＮＴがＬＯＷに切り替わった後でも必要時間が確保されるように調節されるものとする。

図２に示す動作では、信号ＶａのＨＩＧＨ→ＬＯＷの切替時間は、ＶＣＯＮＴがＨＩＧＨ→ＬＯＷに切り替わってから延長させているが、ＶＣＯＮＴまたは信号ＶａがＬＯＷ→ＨＩＧＨに切り替わってから所定の一定期間だけ、信号ＶａがＨＩＧＨを保持するように構成してもよい。（このような信号Ｖａが遅延信号に対応する。）
また、ＶＣＯＮＴがＨＩＧＨの期間内に、保護回路１３が待機状態から稼働状態への切り替えと、異常が有るか否かの判断およびその結果の出力とを実行できる場合には、遅延回路１４を削除し、ＶＣＯＮＴを信号Ｖａとして使用してもよい。この、信号Ｖａを何にするかの切り替えは、保護回路１３の待機状態から稼働状態への切り替え並びに異常が有るか否かの判断およびその結果の出力に必要な時間と、ＶＣＯＮＴがＨＩＧＨの期間（すなわちスイッチング素子がオンしている期間）とを比較して、後者の方が長い場合にＶＣＯＮＴを信号Ｖａとして使用するようにすればよい。また、前者の方が長い場合は、図２に関して説明し、上記で遅延信号とした信号Ｖａをそのまま使用すればよい。

信号ＶａがＬＯＷに切り替わると保護回路１３は待機状態となる。以上のように、保護回路１３は信号ＶａがＨＩＧＨの時にのみ動作し、電力を消費するが、この間、異常の発生を監視することができる。信号ＶａがＬＯＷの時、保護回路１３は待機状態となる。待機状態では、保護回路１３を高速に起動するために必要な回路要素、又は出力信号の保持に必要な回路要素のみを動作させるので、保護回路１３は低消費電力状態となる。なお、保護回路１３が高速起動を必要としない場合には保護回路１３の全回路要素を停止状態にする構成としてもよい。

上記動作をとることにより、無負荷や軽負荷時においても、保護回路１３はパルス信号ＶＣＯＮＴに基づくスイッチング動作に応じて稼動／待機を繰り返し、異常状態の監視を行うことができる。また、保護回路１３が待機状態をとる期間は、保護回路１３を高速に起動するために必要な回路要素、又は出力信号の保持に必要な回路要素のみを動作させる待機電力を消費するだけなので、この間、保護回路１３は低消費電力状態となる。さらに、時比率制御回路１１がＶＣＯＮＴ出力をＰＦＭ動作あるいは間欠動作とすることによりスイッチングの平均周期を長期化すると、信号ＶａがＬＯＷである期間の比率がＨＩＧＨである期間の比率よりも大きくなる。したがって、保護回路１３が待機状態をとる期間の比率が稼働状態である期間の比率よりも大きくなるため、保護回路１３の平均消費電力を低減することができる。

図３は、本発明の実施形態に係る制御ブロック１における各信号の波形を示す波形図であり、図３（ａ）は重負荷時の波形図を示し、図３（ｂ）は軽負荷時の波形図を示すものである。

図３に例示する波形図は、制御ブロック１の時比率制御回路１１が重負荷時にＰＷＭ動作し、軽負荷時にＰＦＭ動作する場合の波形図、又は全ての負荷範囲でＰＦＭ動作する場合の波形図である。

図３（ａ）に示す重負荷時では、ＶＣＯＮＴによるスイッチング周期が短いため、遅延回路１４の出力信号Ｖａが常にＨＩＧＨとなり、保護回路１３は常時稼動状態となっている。

図３（ｂ）に示す軽負荷時は、ＶＣＯＮＴによるスイッチング周期が長くなり、遅延回路１４の出力信号ＶａがＬＯＷとなる期間が発生し、この期間、保護回路１３が待機状態
となり、保護回路１３の平均消費電流が低減する。この期間は軽負荷になるに従って長くなり、無負荷時が最長となり、保護回路１３の消費電流の低減効果は高くなる。

なお、図３（ａ）に示すＶＣＯＮＴのパルス幅は図３（ｂ）に示すＶＣＯＮＴのパルス幅と等しいように記載されているが、ＰＷＭ動作の場合は等しいとは限らないことは勿論である。

図４は、本発明の実施形態に係る制御ブロック１における各信号の波形の他の例を示す波形図であり、図４（ａ）は重負荷時の波形図を示し、図４（ｂ）は軽負荷時の波形図を示すものである。

図４に例示する波形図は、制御ブロック１の時比率制御回路１１が重負荷時にＰＷＭ動作し、軽負荷時に間欠動作する場合の波形図である。
図４（ａ）に示す重負荷時では、ＶＣＯＮＴによるスイッチング周期が短いため、遅延回路１４の出力信号Ｖａが常にＨＩＧＨとなり、保護回路１３は常時稼働状態となっている。

図４（ｂ）に示す軽負荷時は、ＶＣＯＮＴによるスイッチングの平均周期が長くなり、遅延回路１４の出力信号ＶａがＬＯＷとなる期間が発生し、この期間、保護回路１３が待機状態となり、保護回路１３の平均消費電流が低減する。この期間は軽負荷になるに従い長くなり、無負荷時が最長となり、保護回路１３の消費電流の低減効果は高くなる。

以上詳細に説明したように、本発明によるスイッチング電源装置の制御回路及び制御回路による制御方法によれば、必要な期間中は保護回路による監視が可能であり、かつ、必要のない期間中は保護回路を待機状態とすることができるので、必要な監視は実行しつつ、軽負荷時や無負荷時の内部消費電流を低減して出力変換効率の改善を実現することができる。

本発明の実施形態に係る制御ブロックを用いたスイッチング電源装置の構成を示すブロック図である。 本発明の実施形態に係る制御ブロックの動作を示すタイミングチャートである。 本発明の実施形態に係る制御ブロックにおける各信号の波形を示す波形図であり、図３（ａ）は重負荷時の波形図を示し、図３（ｂ）は軽負荷時の波形図を示すものである。 本発明の実施形態に係る制御ブロックにおける各信号の波形の他の例を示す波形図であり、図４（ａ）は重負荷時の波形図を示し、図４（ｂ）は軽負荷時の波形図を示すものである。 従来の一般的なスイッチング電源装置の構成を示すブロック図である。 スイッチング電源装置におけるＤＣ−ＤＣコンバータを降圧型コンバータで実現した具体例１を示す図である。 スイッチング電源装置におけるＤＣ−ＤＣコンバータを降圧型コンバータで実現した具体例２を示す図である。 スイッチング電源装置におけるＤＣ−ＤＣコンバータを昇圧型コンバータで実現した具体例１を示す図である。 スイッチング電源装置におけるＤＣ−ＤＣコンバータを昇圧型コンバータで実現した具体例２を示す図である。 スイッチング電源装置におけるＤＣ−ＤＣコンバータを昇降圧型コンバータで実現した具体例１を示す図である。 スイッチング電源装置におけるＤＣ−ＤＣコンバータを昇降圧型コンバータで実現した具体例２を示す図である。 スイッチング電源装置におけるＤＣ−ＤＣコンバータをフライバックコンバータで実現した具体例１を示す図である。 スイッチング電源装置におけるＤＣ−ＤＣコンバータをフライバックコンバータで実現した具体例２を示す図である。

符号の説明

１ 制御ブロック（制御回路）
２ ＤＣ−ＤＣコンバータ
１１ 時比率制御回路（制御パルス供給手段）
１２ 論理回路
１３ 保護回路
１４ 遅延回路

Claims (8)

1. スイッチング素子のオン／オフによって出力電圧を制御するスイッチング電源装置の制御回路において、
   前記スイッチング素子をオン／オフするためのパルス信号を供給する制御パルス供給手段と
   異常発生時に前記スイッチング電源装置を停止させるための信号を発生する保護回路と、
   前記パルス信号の前記スイッチング素子をオンさせる状態の終了を所定時間遅延させた遅延信号を生成する遅延回路と、
   を備え、
   前記パルス信号もしくは前記遅延信号に応じて前記保護回路の稼働／待機状態を切り替えることを特徴とするスイッチング電源装置の制御回路。
2. 前記パルス信号の前記スイッチング素子をオンさせる状態の継続時間が前記保護回路の稼動に必要な時間より長い場合は前記パルス信号に応じて前記保護回路の稼働／待機状態を切り替え、前記継続時間が前記保護回路の稼動に必要な時間より短い場合は前記遅延信号に応じて前記保護回路の稼働／待機状態を切り替えることを特徴とする請求項１に記載のスイッチング電源装置の制御回路。
3. 前記制御パルス供給手段は、パルス周波数変調により前記パルス信号を出力するものであり、前記スイッチング電源の負荷の状態または出力電圧の状態に応じて前記パルス信号のスイッチング周期を制御することを特徴とする請求項１記載の制御回路。
4. 前記制御パルス供給手段は、前記スイッチング電源の負荷が無負荷や軽負荷状態では前記パルス信号を間欠的に出力することを特徴とする請求項１記載のスイッチング電源装置の制御回路。
5. 前記制御パルス供給手段は、前記スイッチング電源の負荷が無負荷や軽負荷状態ではパルス周波数変調により前記パルス信号を出力すると共に重負荷状態ではパルス幅変調により前記パルス信号を出力することを特徴とする請求項１記載のスイッチング電源装置の制御回路。
6. 請求項１乃至５のいずれか１項に記載の制御回路を備えたスイッチング電源装置。
7. スイッチング素子のオン／オフによって出力電圧を制御するスイッチング電源装置であって、異常発生時に前記スイッチング電源装置を停止させるための信号を発生する保護回路を有するスイッチング電源装置の制御方法において、
   前記スイッチング素子をオン／オフするためのパルス信号を供給する制御パルス供給ステップと、
   前記パルス信号の前記スイッチング素子をオンさせる状態の終了を所定時間遅延させた遅延信号を生成する遅延信号生成ステップと、
   前記パルス信号もしくは前記遅延信号に応じて前記保護回路の稼働／待機状態を切り替える稼動切り替えステップ、
   を含むことを特徴とするスイッチング電源装置の制御方法。
8. 前記稼動切り替えステップが、
   前記パルス信号の前記スイッチング素子をオンさせる状態の継続時間と前記保護回路の稼動に必要な時間とを比較するステップと、
   前記継続時間が前記保護回路の稼動に必要な時間より長いと判断された場合は前記パル
   ス信号に応じて前記保護回路の稼働／待機状態を切り替えるステップと、
   前記継続時間が前記保護回路の稼動に必要な時間より短いと判断された場合は前記遅延信号に応じて前記保護回路の稼働／待機状態を切り替えるステップ、
   を含むことを特徴とする請求項７に記載のスイッチング電源装置の制御方法。