JP5376512B2

JP5376512B2 - 電源装置

Info

Publication number: JP5376512B2
Application number: JP2009122623A
Authority: JP
Inventors: 雄司伊藤; 一洋深沢
Original assignee: スパンションエルエルシー
Priority date: 2009-05-21
Filing date: 2009-05-21
Publication date: 2013-12-25
Anticipated expiration: 2029-05-21
Also published as: JP2010273446A

Description

本発明は，入力電圧から出力電圧を生成する電源装置に関する。

電源装置は，入力電圧からそれと異なる電圧を有する出力電圧を生成する。このような電源電圧変換を行う電源装置は，ＤＣＤＣコンバータとも称され，低電源LSIを有する携帯電話や携帯情報端末などで広く使用されている。

ＤＣＤＣコンバータは，たとえば，入力電圧とグランド電圧との間に直列に接続した第１のスイッチと第２のスイッチとを有し，さらに，第１，第２のスイッチの接続点と出力端子との間にコイルなどのインダクタとコンデンサなどのキャパシタとからなる平滑化回路を有する。第１のスイッチと第２のスイッチとを交互に導通及び非導通させて，入力電圧からコイルを介して電流を供給し，平滑化回路により平滑化された電流により，出力端子に出力電圧を生成する。

上記のＤＣＤＣコンバータは，例えば，特許文献１，２に記載されている。

特開２００７−２０３１６号公報特開２００６−２６２６４６号公報

ＤＣＤＣコンバータは，出力電力対入力電力である電力効率を高くすることが求められている。一般的に，負荷電流が低下する軽負荷状態では，ＤＣＤＣコンバータの効率が低下する。その原因の一つに，第１のスイッチをオフ，第２のスイッチをオンにしたときに，平滑化回路のコイルに逆流電流が発生して，コンデンサに蓄えた電荷をグランド側に捨ててしまう動作がある。すなわち，通常の負荷状態では，コイルに蓄えられたエネルギーが十分に大きいので，第２のスイッチをオンにしたときに第２のスイッチ，コイル，出力端子の方向に回生電流が流れる。しかし，負荷が軽くなると，コイルに蓄えられたエネルギーが十分ではなく，第２のスイッチをオンしたときにコイルに逆方向の電流が発生する。

この逆方向電流の発生を回避または抑制するために，逆方向電流が発生するタイミングを検出して，第２のスイッチをオフにする制御が行われる。

しかしながら，この逆方向電流が発生するタイミングを高精度に検出することは必ずしも容易ではなく，タイミングのずれにより無駄な逆方向電流をなくすことができない。または，タイミングのずれにより，高い効率でコイルにエネルギーを供給することができない。

そこで，本発明の目的は，低負荷状態でも高い電力効率で電圧変換を行うことができる電源装置を提供することにある。

電源装置の第１の側面は，入力電圧を所定の出力電圧に変換する電源装置において，
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと，
前記第１，第２のスイッチの接続ノードと出力端子との間に設けられたインダクタと，
前記出力端子の出力電圧に応じて前記第１，第２のスイッチを交互にオン，オフ制御する制御ユニットと，
前記接続ノードの電圧が前記基準電源の電圧以上になる第１の状態と，前記接続ノードの電圧が前記基準電源の電圧より低い比較電圧以上になる第２の状態とを検出するコンパレータユニットとを有し，
前記制御ユニットは，前記コンパレータユニットによる前記第２の状態の検出に応答して，前記第２のスイッチの抵抗を増加させ，前記コンパレータユニットによる前記第１の状態の検出に応答して，前記第２のスイッチをオフにする。

電源装置の第２の側面は，入力電圧を所定の出力電圧に変換する電源装置において，
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと，
前記第１，第２のスイッチの接続ノードと出力端子との間に設けられたインダクタと，
前記出力端子の出力電圧に応じて前記第１，第２のスイッチを交互にオン，オフ制御する制御ユニットと，
前記接続ノードの電圧が前記基準電源の電圧以上になる第１の状態を検出するコンパレータユニットとを有し，
前記制御ユニットは，前記第１のスイッチをオフに前記第２のスイッチをオンに制御した後，前記コンパレータユニットが前記第１の状態を検出する前に前記第２のスイッチのオン抵抗を増加させ，前記コンパレータユニットが前記第１の状態を検出したことに応答して，前記第２のスイッチをオフにする。

上記第１または第２の側面によれば，電源装置の電力効率を高くすることができる。

本実施の形態における電源装置の全体構成図である。図１の電源装置の動作波形図である。インダクタ電流ILXの逆方向電流を説明する図である。不連続電流モードによる動作を示す図である。第２のコンパレータ１５に正のオフセット電圧が含まれるときの動作波形図である。第２のコンパレータ１５に負のオフセット電圧が含まれるときの動作波形図である。第１の実施の形態における電源装置の回路図である。第１の実施の形態での第２のコンパレータ１５が負のオフセット電圧を有するときの動作波形図である。第１の実施の形態での第２のコンパレータ１５が正のオフセット電圧を有するときの動作波形図である。第２の実施の形態における電源装置の回路図である。第３の実施の形態における電源装置の回路図である。第３の実施の形態における動作波形図である。

図１は，本実施の形態における電源装置の全体構成図である。図１の電源装置１０は，入力電圧Vinが印加される入力電圧端子Inと，入力電圧より低い基準電源電圧（例えばグランド）Vssとの間に，直列に接続される第１のスイッチＭ１及び第２のスイッチＭ２と，第１及び第２のスイッチの接続ノード（もしくは接続点）LXと出力電圧Voutが出力される出力端子Outとの間に設けられるコイルなどのインダクタLoutと，出力電圧Voutの目標電圧に対する誤差に応じて，所定のスイッチング周期で第１及び第２のスイッチＭ１，Ｍ２を交互にスイッチング制御する制御ユニット１とを有する。

第１のスイッチＭ１は，ＰチャネルＭＯＳトランジスタで構成されるハイサイドのトランジスタであり，制御ユニット１が生成するゲートドライブ信号Vghにより導通または非導通に制御される。第２のスイッチＭ２は，ＮチャネルＭＯＳトランジスタで構成されるロウサイドのトランジスタであり，制御ユニット１が生成するゲートドライブ信号Vglにより導通または非導通に制御される。さらに，第１，第２のスイッチＭ１，Ｍ２は，交互にオン，オフまたはオフ，オンに制御される。

出力端子Outと基準電源電圧Vssとの間にはキャパシタCoutが設けられ，インダクタLoutとキャパシタCoutとで平滑化回路が構成される。出力端子Outは負荷回路２０の電源端子に接続され，負荷電流Iloadを負荷回路に供給する。

入力電圧Vinは所定電位の直流電圧であり，出力電圧Voutは入力電圧Vinより低い直流電圧である。また，基準電源電圧Vssは，例えばグランド電圧である。

制御ユニット１は，出力電圧Voutをフィードバック抵抗Ｒ１，Ｒ２で抵抗分圧したフィードバック電圧Vfbと目標基準電圧Vrefとの誤差を増幅する誤差増幅器１１と，誤差増幅器１１が生成した誤差Verrorと比較電圧Vslopeとを比較する第１のコンパレータ（ＰＷＭ(Pulse Width Modulation)コンパレータ）１２と，第１のコンパレータ１２の結果Voに応じて第１，第２のスイッチM1,M2を駆動するドライブ制御回路１４とを有する。そして，第１のコンパレータ１２が，出力電圧Voutが目標電圧より低下したことを検出して出力信号VoをHレベルにし，ドライブ制御回路１４はそれに応答してゲートドライブ信号Vgh,VglをLレベルにして第１のスイッチM1を導通，第２のスイッチM2を非導通にする。

第１のコンパレータ１２は，誤差Verrorと第１の周期で上昇下降するスロープ電圧Vslopeとを比較し，ドライブ制御回路１４は，入出力電圧比に応じて，第１のスイッチＭ１を導通状態に制御するパルス幅変調制御を行う。例えば，ドライブ制御回路１４は，誤差Verrorが大きいとき（出力電圧Voutが目標電圧より大きく下回ったとき）に誤差が小さいときよりも長い時間の間，第１のスイッチＭ１を導通状態に制御するパルス幅変調制御を行う。比較電圧生成回路１３は，第１の周期で上昇下降するスロープ電圧Vslopeを生成する。

制御ユニット１は，第１のスイッチＭ１と第２のスイッチＭ２とを交互に導通，非導通制御をする。そのために，第１のコンパレータ１２は，ある周期を持つスロープ電圧Vslopeと誤差電圧Verrorとを比較し，誤差電圧Verrorの誤差の大きさを出力信号Voのパルス幅に変調するＰＷＭ変調を行う。そして，ドライブ制御回路１４は，第１のコンパレータ１２の出力信号Voに応じてゲートドライブ信号Vgh,Vglを生成し，第１，第２のスイッチM1,M2の導通と非導通とを制御する。

図２は，図１の電源装置の動作波形図である。図２中，周期T1の前半期間tonで，ゲートドライブ信号VghがLレベルになり第１のスイッチM1が導通し，ハイサイド出力電流IoutHが流れる。その時，ゲートドライブ信号VglはLレベルであり第２のスイッチM2は非導通になる。前半期間tonにおいて，第１のスイッチM1が導通すると接続点電圧VLXは入力電圧Vin近くまで上昇し，ハイサイド出力電流IoutHがインダクタLoutのインダクタ値に応じて徐々に増加し，それに伴って接続点電圧VLXは徐々に低下する。ハイサイド出力電流IoutHは，インダクタ電流ILXと同じであり，前半期間の間上昇し，インダクタLoutは電磁エネルギーを蓄積する。また，それに応答して，フィードバック電圧Vfbも上昇する。

図２中，周期T1の後半期間toffで，ゲートドライブ信号VghがHレベルになり第１のスイッチM1が非導通し，ゲートドライブ信号VglもHレベルになり第２のスイッチM2が導通する。第２のスイッチM2が導通すると，インダクタLoutは蓄積した電磁エネルギーによる回生動作によりインダクタ電流ILXを流し続けるため，第２のスイッチM2には，基準電源電圧Vssから接続点LXに向かってロウサイド出力電流IoutLが流れる。そのため，接続点電圧VLXは，図示されるとおり，一旦負電位になる。そして，インダクタLOUTの回生動作で電磁エネルギーを放出し，インダクタ電流ILXは徐々に低下し，それに伴って接続点電圧VLXは負電圧から０Vに向かって上昇する。また，インダクタ電流ILXの低下に伴い，フィードバック電圧Vfbも下降する。

上記の通り，周期T1の前半期間tonで第１のスイッチM1が導通して入力電圧VINから出力端子Outに電荷を供給し，出力電圧Voutが上昇しフィードバック電圧Vfbも上昇する。一方，後半期間toffで第２のスイッチM2が導通してインダクタLOUTの回生動作で出力端子Outに電荷を供給し，出力電圧Voutは下降しフィードバック電圧Vfbも下降する。

図２に示されるとおり，制御ユニット１内の第１のコンパレータ１２は，誤差Verrorがスロープ電圧Vslopeより低い間に出力信号VoをHレベルにし，高い間に出力信号VoをLレベルにする。負荷が低下すると出力電圧Voutは上昇しフィードバック電圧Vfbも上昇するため，第１のコンパレータ１２の出力信号VoのHレベル期間が短くなる。出力信号VoのHレベル期間が短くなると、第１のスイッチM1の導通期間tonが短くなるため，出力電圧Voutが低下する。

図２において，インダクタ電流ILXの実線は通常負荷の時を示し，インダクタ電流ILXの破線は軽負荷の時を示す。また，接続点電圧VLXの実線は通常負荷の時を示し，破線は軽負荷の時を示す。通常負荷の間は，第１のスイッチM1の導通期間tonが長いので，インダクタLOUTは十分なエネルギーを蓄積し，インダクタ電流ILXは０Aより低下することはない。つまり，インダクタ電流ILXは，常に接続点LXから出力端子Outに向かう順方向に流れる。

一方，軽負荷になると，第１のスイッチM1の導通期間tonが短くなり，インダクタLOUTの蓄積エネルギーが低下し，第2のスイッチM2導通時、インダクタ電流ILXは０Aより低くなりマイナス電流（逆方向電流）になる。それに伴って，接続点電圧VLXは負電位から０V（＝Vss）を越えて正電位になる。つまり，軽負荷では，第２のスイッチM2に流れるロウサイド電流IoutLは接続点LXから基準電源電圧Vssに向かって流れることになる。

この逆方向のインダクタ電流LOUTは，負荷キャパシタCoutに蓄積された電荷をグランド側に引き抜いてしまうため，入力電力対出力電力の比である電力効率の低下を招く。

そこで，図１の電源装置１０は，接続点LXと基準電源電圧Vssとを比較する第２のコンパレータ１５を有する。第２のコンパレータ１５は，接続点LXの電圧VLXが基準電源電圧Vssより低い場合に検出出力VcをLレベルにし，接続点LXの電圧VLXが基準電源電圧Vss以上の場合に検出出力VcをHレベルにする。したがって，図２に示した軽負荷時に破線で示した接続点電圧VLXが負電位から正電位に達すると，第２のコンパレータ１５は検出出力VcをLレベルからHレベルにする。

これに応答して，検出出力VcがHレベルの間，ドライブ制御回路１４は，ゲートドライブ信号VglをLレベルにして第２のスイッチM2を非導通にする。これにより，インダクタ電流ILXが逆方向に流れることを回避することができる。以下，図３，４を参照して，上記の不連続電流モードについてさらに説明する。

図３は，インダクタ電流ILXの逆方向電流を説明する図である。前述したとおり，第１のスイッチM1がオンになるとハイサイド電流IoutHがインダクタLoutにインダクタ電流ILXとして流れる。このハイサイド電流IoutHは増加する電流である。一方，第２のスイッチM2がオンになるとロウサイド電流IoutLがインダクタLoutにインダクタ電流ILXとして流れる。このロウサイド電流IoutLは減少する電流である。つまり，インダクタ電流ILXにはリップル（脈動電流）が含まれている。

図３の右側に示されるとおり，通常負荷状態では，インダクタ電流ILXはその平均値Iave1が比較的高く，インダクタ電流ILXにリップルが含まれていても，それが負電流になることはない。しかし，軽負荷状態では，インダクタ電流ILXはその平均値Iave2が低く，第２のスイッチM2がオンになる回生動作では，順方向のインダクタ電流ILXが減少してやがて逆方向の電流になる。図中，破線で示されるとおりである。

図４は，不連続電流モードによる動作を示す図である。図４の上側には，図１と同じ回路が示されている。インダクタ電流ILXが正方向から逆方向に転じるタイミングを検出するために，第２のコンパレータ１５が設けられている。第２のコンパレータ１５は，第２のスイッチM2のドレイン・ソース間を比較する。すなわち，第２のコンパレータ１５のマイナス入力には基準電源電圧Vssが，プラス入力には接続点LXの電圧VLXが入力される。

図４の下側には，不連続電流モードの動作におけるインダクタ電流ILX,接続点電圧VLX，検出信号Vcが示されている。スイッチM1がオンM2がオフになると，接続点電圧VLXは正電位になりインダクタ電流ILXは増加し，スイッチM2がオンM1がオフになると，接続点電圧VLXは負電位になりインダクタ電流ILXは減少する。インダクタ電流ILXの減少により接続点電圧VLXは負電位からグランド（０V）に向かって上昇する。

接続点電圧VLXが負電位の間は，コンパレータ１５の検出信号VcはLレベルである。しかし，接続点電圧VLXがグランド（０V）に達すると，コンパレータ１５はその検出出力VcをHレベルに反転する。これに応答して，ドライブ制御回路１４は，ゲートドライブ信号VglをLレベルに切り替え第２のスイッチM2をオフ状態にする。同時に，図示されない短絡回路によりインダクタLoutの両端を短絡する。その結果，第２のスイッチM2に流れる逆方向インダクタ電流ILXは遮断される。このとき，第１のスイッチM1もオフ状態であるので，接続点LXはハイインピーダンス状態HiZになる。これが不連続電流モードの動作である。

上記の不連続電流モードによる動作では，接続点電圧VLXが０Vになる正確なタイミングで第２のスイッチM2をオフにするのが理想的である。しかしながら，コンパレータ１５には，回路素子の製造ばらつきなどに起因してオフセット電圧が含まれるので，VLX=0Vのタイミングを正確に検出することは困難である。

第２のスイッチM2のオフのタイミングが遅れると，接続点電圧VLXが０Vを過ぎて正電位になり，逆流電流ILXが発生して出力コンデンサCoutの電荷が無駄に消費されてしまう。逆に，第２のスイッチM2のオフのタイミングが早まると，接続点電圧VLXが０Vに達する前に第２のスイッチM2がオフになり，順方向電流によりインダクタに供給可能なエネルギーが減り，スイッチング動作に伴うスイッチングロスに対して供給エネルギーが少なくなる。いずれの場合も，入力電力に対する出力電力の割合が下がり電力効率が低下する。

図５は，第２のコンパレータ１５に正のオフセット電圧が含まれるときの動作波形図である。コンパレータ１５に正のオフセット電圧Voffset(+)が含まれていると，接続点電圧VLXが０Vを過ぎてオフセット電圧Voffset(+)に達した時点で検出信号VcがHレベルに切り替わる。そのため，図中３０に示されるとおり，インダクタ電流ILXが負電流，つまり逆方向電流になる。この逆方向電流は，エネルギーを無駄に捨てることを意味し，電力効率の低下を招く。

図６は，第２のコンパレータ１５に負のオフセット電圧が含まれるときの動作波形図である。負のオフセット電圧Vofset(-)の場合は，図５と逆に，接続点電圧VLXが０Vに達する前にオフセット電圧Voffset(-)に達し検出信号VcがHレベルに切り替わる。そのため，図中３２に示されるとおり，インダクタ電流ILXがゼロに達する前に第２のスイッチM2がオフになる。このことは，第２のスイッチM2がオン状態のときに順方向の電流ILXにより出力コンデンサCoutにエネルギー供給が中断されてしまったことを意味し，これも電力効率の低下を招く。

図５の最大逆電流ILX1は，オフセット電圧Voffset(+)を第２のスイッチM2のオン抵抗で除算した電流に等しい。また，図６の最大損失電流ILX2は，オフセット電圧Vouset(-)を第２のスイッチM2のオン抵抗で除算した電流に等しい。したがって，第２のスイッチM2のオン抵抗を大きくすれば，たとえコンパレータ１５にオフセット電圧が含まれていても，最大逆電流ILX1と最大損失電流ILX2を小さくすることができ，電力効率の低下を抑えることができる。

しかし，第２のスイッチM2のオン抵抗を大きくすると，第２のスイッチM2を流れるロウサイド電流IoutLによる第２のスイッチM2での消費電力が大きくなり，第２のスイッチM2で浪費される電力増大が電力効率の低下を招く。

図７は，第１の実施の形態における電源装置の回路図である。図７では，図１の電源装置のドライブ制御部１４の前段のフィードバック抵抗Ｒ１，Ｒ２，誤差アンプ１１，第１のコンパレータ１２の構成は省略されている。図７において，第２，第３のコンパレータ１５，２１がコンパレータユニットを構成し，第３のコンパレータ２１の出力Ｖｄを処理するラッチ回路２２，インバータ２３，ＡＮＤゲート２４は，図１の制御ユニット１内の構成である。

第１の実施の形態の電源装置は，接続ノードの電圧VLXが基準電源の電圧Vss以上になる第１の状態と，接続ノードの電圧VLXが基準電源の電圧Vssより低い比較電圧Vref1以上になる第２の状態とを検出するコンパレータユニット１５，２１とを有し，ドライブ制御部１４と，制御ユニット内のラッチ回路２２，インバータ２３，ＡＮＤゲート２４とは，第３のコンパレータ２１による第２の状態の検出（Vd=H）に応答して，第２のスイッチM2の抵抗を増加させ，第２のコンパレータ１５による第１の状態の検出（Vc=H）に応答して，第２のスイッチM2をオフにする。

第２のスイッチM2は，接続点LXと基準電源電圧Vssとの間に並列に接続された複数のトランジスタM2-1,M2-2を有する。そして，ドライブ制御部１４は，PWMの周期の後半で第２のスイッチM2をオンにするとき，ゲートドライブ信号VglをHレベルにして，第２のスイッチM2を構成するトランジスタM2-1,M2-2の両方をオンにする。これにより，第２のスイッチのオン抵抗は低くなる。これにより，ロウサイド電流IoutLによる第２のスイッチM2での電力消費は小さくなる。そして，ラッチ回路２２は，ゲートドライブ信号Vgl=HによりLレベルの状態になり，インバータ２３の出力はHレベルになっている。

前述のとおり，コンパレータユニットは，第２のコンパレータ１５と第３のコンパレータ２１とを有し，第３のコンパレータ２１は，基準電源電圧Vssより低い比較電圧Vref1と接続ノードLXの電圧VLXとを比較し，接続点電圧VLXが比較電圧Vref1以上になると検出信号VdをHレベルにする。ラッチ回路２２はそれをラッチし，その結果インバータ２３の出力はLレベルになり，ANDゲート２４の出力もLレベルになり，トランジスタM2-2はオフになる。

トランジスタM2-1とM2-2のトランジスタサイズは，例えば，トランジスタM2-1のほうがM2-2より小さく，よってオン抵抗もより高い。または，第２のスイッチM2が並列に接続された複数のNチャネルトランジスタを有し，トランジスタM2-1とM2-2とが，例えば，１：１０の個数のNチャネルトランジスタで構成されてもよい。つまり，トランジスタのゲートサイズが１：１０になれば，トランジスタM2-1のオン抵抗は高く，トランジスタM2-2のオン抵抗は低くなる。

トランジスタM2-2がオフになったことで，トランジスタM2-1のみがオンとなり，第２のスイッチM2のオン抵抗はより高くなる。その結果，トランジスタM2-1にはより小さい電流でもより大きな電圧が発生し，第２のコンパレータ１５は，ロウサイド電流IoutLつまりインダクタ電流ILXがより０Aに近い小さい電流になるまで検出信号VcをHレベルに反転しない。この検出信号Vc=Hに応答して，ドライブ制御回路１４は，ゲートドライブ信号VglをLレベルにし，トランジスタM2-1もオフになり，インダクタ電流ILXは遮断される。

図８は，第１の実施の形態での第２のコンパレータ１５が負のオフセット電圧を有するときの動作波形図である。時間ｔ１でゲートドライブ信号Vgh，VglがLレベルになり，第１のスイッチM1がオン，第２のスイッチM2(トランジスタM2-1,M2-2)がオフになり，ハイサイド電流IoutHが増加する。これによりインダクタLはエネルギーを蓄積する。

時間ｔ２で，一旦ゲートドライブ信号Vgh，VglがH,Lレベルにされた後，ゲートドライブ信号Vgh，Vglが共にHレベルになり，第１のスイッチM1がオフ，第２のスイッチM2(トランジスタM2-1,M2-2)がオンになる。インダクタLoutはエネルギーを蓄積しているので，第２のスイッチM2に基準電源Vssから接続点LXに向かってロウサイド電流IoutLが発生し，インダクタLoutには順方向電流ILXが流れる。このインダクタ電流ILXは徐々に減少する。

一方，時間ｔ２で一旦ゲートドライブ信号Vgh，VglがH,Lレベルにされた時，第１，第２のスイッチM1,M2は共にオフになるが，第２のスイッチM2を構成するトランジスタM2-1,M2-2のソースからドレイン方向に寄生ダイオードが形成されているので，インダクタ電流ILXはこの寄生ダイオードを介して流れる。そのため，接続点電圧VLXは，時間ｔ２の直後一旦深い負電位８１になる。

その後，ゲートドライブ信号Vgh，Vglが共にHレベルになり，第１のスイッチM1がオフ，第２のスイッチM2(トランジスタM2-1,M2-2)がオンになり，インダクタ電流ILXの減少に伴って，接続点電圧VLXは傾き８２に沿ってその絶対値が低下する。この接続点電圧の傾き８２は，第２のスイッチM2を構成するトランジスタM2-1,M2-2による低い抵抗に基づき，比較的緩やかである。

時間ｔ３で，接続点電圧VLXが第３のコンパレータ２１の比較電圧Vref1以上になると，第３のコンパレータ２１の出力VdがHレベルに反転する。これに応答して，ラッチ回路２２がHレベルをラッチし，インバータ２３の出力がLレベルになり，ANDゲート２４の出力がLレベルとなる。その結果，第２のスイッチM2のうち比較的オン抵抗が小さいトランジスタM2-2がオフになり，比較的オン抵抗が大きいトランジスタM2-1のみがオン状態を維持する。その結果，接続点電圧VLXの傾き８３は，傾き８２より急峻な傾きに切り替わる。

そして，接続点電圧VLXはインダクタ電流ILXの減少により傾き８３で低下し，時間ｔ５で接続点電圧VLXが第２のコンパレータ１５のオフセット電圧Voffset(-)以上になると，第２のコンパレータ１５が検出出力VcをHレベルにする。これに応答して，ドライバ制御回路１４は，ゲートドライバ信号VglをLレベルにし，第２のスイッチM2のトランジスタM2-1がオフになる。この時間ｔ５でのインダクタ電流ILX2は，前述のとおり，オフセット電圧Voffset(-)を第２のスイッチM2のオン抵抗，つまりトランジスタM2-1のオン抵抗で除算した値になる。したがって，図６で示したインダクタ電流ILX2（図８中の時間ｔ４でのインダクタ電流）よりも小さくなる。したがって，スイッチM2のオンにより生成されるロウサイド電流IoutLは，時間ｔ４よりも遅い時間ｔ５までより長くインダクタLoutに供給することができ，電力効率を高めることができる。

上記のとおり，接続点電圧VLXが第２のコンパレータ１５のオフセット電圧Voffset(-)に達するより前に，第３のコンパレータ２１が接続点電圧VLXが比較電圧Vref1に達したことを検出する必要があるので，第３のコンパレータ２１の比較電圧Vref1は，第３のコンパレータのオフセット電圧も考慮したうえで，第２のコンパレータ１５のオフセット電圧よりも低くすることが求められる。いずれのコンパレータも製造ばらつきによるオフセット電圧を有しているので，それらを考慮して比較電圧が決定される。

第１，第２のスイッチM1,M2のオフ状態によるハイインピーダンス状態HiZの後に，再び，ドライブ制御回路１４が，ゲートドライブ信号Vgh,VglをLレベルにし，第１のスイッチM1をオン，第２のスイッチM2をオフにし，ハイサイド電流IoutHを生成させる。その後の動作は，前述と同じである。

図９は，第１の実施の形態での第２のコンパレータ１５が正のオフセット電圧を有するときの動作波形図である。時間ｔ１１でゲートドライブ信号Vgh，VglがLレベルになり，第１のスイッチM1がオン，第２のスイッチM2(トランジスタM2-1,M2-2)がオフになり，ハイサイド電流IoutHが増加する。

時間ｔ１２で，一旦ゲートドライブ信号Vgh，VglがH,Lレベルにされた後，ゲートドライブ信号Vgh，Vglが共にHレベルになり，第１のスイッチM1がオフ，第２のスイッチM2(トランジスタM2-1,M2-2)がオンになる。第２のスイッチM2に基準電源Vssから接続点LXに向かってロウサイド電流IoutLが発生し，インダクタLoutには順方向電流ILXが流れる。

一方，時間ｔ１２で一旦ゲートドライブ信号Vgh，VglがH,Lレベルにされた時，第１，第２のスイッチM1,M2は共にオフになるが，第２のスイッチM2を構成するトランジスタM2-1,M2-2のソースからドレイン方向に寄生ダイオードが形成されているので，インダクタ電流ILXはこの寄生ダイオードを介して流れ，接続点電圧VLXは，時間ｔ１２の直後一旦深い負電位８１になる。

その後，ゲートドライブ信号Vgh，Vglが共にHレベルになり，第１のスイッチM1がオフ，第２のスイッチM2(トランジスタM2-1,M2-2)がオンになり，インダクタ電流ILXの減少に伴って，接続点電圧VLXは傾き８２に沿ってその絶対値が低下する。

時間ｔ１３で，接続点電圧VLXが第３のコンパレータ２１の比較電圧Vref1以上になると，第３のコンパレータ２１の出力VdがHレベルに反転する。これに応答して，ラッチ回路２２がHレベルをラッチし，インバータ２３の出力がLレベルになり，ANDゲート２４の出力がLレベルとなる。その結果，第２のスイッチM2のうち比較的オン抵抗が小さいトランジスタM2-2がオフになり，比較的オン抵抗が大きいトランジスタM2-1のみがオン状態を維持する。その結果，接続点電圧VLXの傾き８３は，傾き８２より急峻な傾きに切り替わる。ここまでは，図８と同じである。

第２のコンパレータ１５が正のオフセット電圧Voffset(+)を有しているため，インダクタ電流ILXは，時間ｔ１４で逆流に転じ，時間ｔ１５で第２のコンパレータ１５が接続点電圧VLXがオフセット電圧Voffset(+)以上になったことを検出し，検出信号VsをHレベルにする。これに応答して，ドライブ制御回路１４がゲートドライブ信号VglをLレベルにし，第２のスイッチM2のトランジスタM2-1をオフにする。これにより逆方向のインダクタ電流ILXは遮断される。

時間ｔ１５でインダクタ電流ILXは，オフセット電圧Voffset(+)をトランジスタM2-1のオン抵抗で除算した値であり，第２のスイッチM2のオン抵抗が傾き８３のように傾き８２の場合よりも大きいため，インダクタ電流が遮断された時のインダクタ電流ILX1は，傾き８２でオフセット電圧に達する時間ｔ１６の電流（図５の電流ILX1）よりも小さくなる。つまり，逆方向インダクタンス電流ILXが無駄に流れる時間を短くすることができ，電力効率を向上させることができる。

図１０は，第２の実施の形態における電源装置の回路図である。図１０に示された第２の実施の形態の電源装置は，図７に示した第１の実施の形態とは，第２のスイッチM2の構成が異なっている。それ以外の構成は，図７と同じである。図１０の第２の実施の形態では，第２のスイッチM2が，比較的オン抵抗が低いトランジスタM2-2と，抵抗R3及びスイッチ用トランジスタM2-3を直列接続した構成とを有し，それらは，接続点LXと基準電源電圧Vssとの間に並列に設けられている。

この電源装置の動作波形は，図８，図９と同じである。すなわち，ドライブ制御回路１４がゲートドライブ信号VglをHレベルにして第２のスイッチM2をオンにしたとき，トランジスタM2-2,M2-3が共にオンする。この時，オン抵抗が低いトランジスタM2-2側にロウサイド電流IoutL，つまりインダクタ電流ILXが流れる。そして，先に第３のコンパレータ２１が接続点電圧VLXが比較電圧Vref1以上になったことを検出して出力VdをHレベルにし，それに応答して，トランジスタM2-2がオフになる。その後は，抵抗R3とトランジスタM2-3にロウサイド電流IoutL,つまりインダクタ電流ILXが流れ，第２のコンパレータ１５が接続点電圧VLXがオフセット電圧Voffset以上になったことを検出して，検出出力VcをHレベルにする。これに応答して，ドライブ制御回路１４が，ゲートドライブ信号VglをLレベルにし，トランジスタM2-3をオフにし，インダクタ電流ILXを遮断する。

抵抗素子R3を設けたことにより，トランジスタM2-3はスイッチとしての機能のみがあればよく，オン抵抗が大きい構造のトランジスタにする必要はない。

図１１は，第３の実施の形態における電源装置の回路図である。この電源装置は，図７の構成において，コンパレータユニット１５，２１の代わりに，コンパレータ２５と，フリップフロップ２６，インバータ２７，遅延回路２８，インバータ２９，アンドゲート３０を設けている。第２のスイッチM2の構成は，トランジスタM2-1,M2-2からなる。ただし，図１０の第２のスイッチM2の構成であっても良い。

図１１の電源装置では，１つのコンパレータ２５が，閾値制御信号S25に応じて２つの閾値をとりうる構成になっている。コンパレータ２５は，プラス入力端子に接続点電圧VLXを入力し，マイナス入力端子に所定電圧を有する比較電圧Vref2を入力する。コンパレータ２５は，閾値制御信号S25がLの時は閾値Vth2を有し，閾値制御信号S25がHレベルの時は閾値Vth1＞Vth2をとる。この閾値Vth1は，例えば基準電源電圧Vssであり，閾値Vth2は，前述の比較電圧Vref1である。

また，図１１の電源装置では，フリップフロップ２６，インバータ２７，遅延回路２８，インバータ２９，アンドゲート３０が，コンパレータ２５が２回その出力N1をHレベルに切り替えたことを検出して，検出信号VcをHレベルにする。

図１２は，第３の実施の形態における動作波形図である。図１２には，図８の時間ｔ２以降の接続点電圧VLXと，ノードN1〜N4の信号，検出信号Vc，ゲートドライブ信号Vglが示されている。まず，ゲートドライブ信号Vgh，Vglが共にHレベルになると，フリップフロップ２６はリセットされ，出力端子QであるノードN1がLレベルにされ，コンパレータ２５は閾値Vth2にリセットされる。

そして，第２のスイッチM2を構成するトランジスタM2-1,M2-2がオンになり，接続点電圧VLXは負電位になり，インダクタ電流ILXの減少にしたがって接続点電圧VLXは基準電源電圧Vssに向かって上昇する。時間ｔ３で，コンパレータ２５が，接続点電圧VLXが閾値電圧Vth2以上になったことを検出して，出力N1をHレベルにする。これに応答して，アンドゲート２４の出力N4はLレベルになり，トランジスタM2-2がオフになる。さらに，フリップフロップ２６の出力であるノードN2もHレベルになり，閾値制御信号S25=Hによりコンパレータ２５は閾値Vth1に切り替えられる。この切り替えに応答して，時間ｔ３ａでコンパレータ２５の出力N1はLレベルに戻る。また，ノードN2がHレベルになることで，接続点電圧VLXはトランジスタM2-1のみの大きなオン抵抗により一次的に大きく下降する。

ノードN2のHレベルが，インバータ２７，遅延回路２８，インバータ２９を経由して，所定の遅延時間Del後にノードN3もHレベルになる。ただし，ノードN3がHレベルになるときは，すでにコンパレータ２５の出力N1はLレベルになっており，アンドゲート３０の出力である検出信号VcはLレベルのままである。

時間ｔ３ａ以降は，接続点電圧VLXは，トランジスタM2-1のみのオン抵抗の傾きで上昇する。そして，時間ｔ５で，接続点電圧VLXが第１の閾値Vth1に達すると，コンパレータ２５がその出力N1をHレベルにする。これに応答して，アンドゲート３０の出力VcがHレベルになり，ドライブ制御部１４がゲートドライブ信号VglをLレベルにし，トランジスタM2-1もオフになる。つまり，順方向のインダクタ電流ILXの供給が時間ｔ４よりも遅い時間ｔ５まで継続して，電力効率が高くなる。

図１２において，閾値Vth1がプラス側にあった場合は，図９と同様に，逆方向のインダクタ電流ILXが速く遮断されるので，その場合も電力効率アップになる。

上記第３の実施の形態における電力装置では，コンパレータ２５が２つの閾値をとりうる構成になっていて，図７の第２，第３のコンパレータ１５，２１の両方の機能を有するので，回路規模を小さくでき消費電力を抑えることができる。

以上説明したとおり，第１，第２，第３の実施の形態における電力装置によれば，第２のスイッチM2のオン抵抗を低くしてロウサイド電流IoutLに対するスイッチでの消費電力を低く抑えるとともに，インダクタ電流ILXが順方向から逆方向に転じるタイミングを精度よく検出できるので，電力効率を高めることができる。

図１に示した電源装置１０は，制御ユニット１がLSIで構成され，第１，第２のスイッチM1,M2と，インダクタLoutと，キャパシタCoutとを外付けで構成されても良い。その場合は，第２のスイッチM2が上記の実施の形態のように２つ以上のトランジスタで構成され，その第２のスイッチM2の全てを外付けされあるいは一部をLSIに内蔵され、コンパレータユニットなどは制御ユニット１内に設けられる。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
入力電圧を所定の出力電圧に変換する電源装置において，
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと，
前記第１，第２のスイッチの接続ノードと出力端子との間に設けられたインダクタと，
前記出力端子の出力電圧に応じて前記第１，第２のスイッチを交互にオン，オフ制御する制御ユニットと，
前記接続ノードの電圧が前記基準電源の電圧以上になる第１の状態と，前記接続ノードの電圧が前記基準電源の電圧より低い比較電圧以上になる第２の状態とを検出するコンパレータユニットとを有し，
前記制御ユニットは，前記コンパレータユニットによる前記第２の状態の検出に応答して，前記第２のスイッチの抵抗を増加させ，前記コンパレータユニットによる前記第１の状態の検出に応答して，前記第２のスイッチをオフにする電源装置。

（付記２）
付記１において，
前記第２のスイッチは，並列に接続された複数のトランジスタを有し，
前記制御ユニットは，当該複数のトランジスタのオン状態の数を減らすことで前記第２のスイッチの抵抗を増加させる電源装置。

（付記３）
付記１において，
前記第２のスイッチは，前記接続ノードと前記基準電源との間に設けられた第１のトランジスタと，前記接続ノードと前記基準電源との間に直列に設けられた抵抗素子と第２のトランジスタとを有し，
前記制御ユニットは，前記第１及び第２のトランジスタの両方をオンにする状態から前記第１のトランジスタをオフにする状態にすることで，前記第２のスイッチの抵抗を増加させる電源装置。

（付記４）
付記１において
前記コンパレータユニットは，前記接続ノードの電圧と前記基準電源の電圧とを入力し前記第１の状態を検出する第１のコンパレータと，前記接続ノードの電圧と前記比較電圧とを入力し前記第２の状態を検出する第２のコンパレータとを有する電源装置。

（付記５）
付記１において
前記コンパレータユニットは，第２の閾値に設定されて前記第２の状態を検出し，前記第２の状態を検出した後に第１の閾値に設定されて前記第１の状態を検出する電源装置。

（付記６）
入力電圧を所定の出力電圧に変換する電源装置において，
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと，
前記第１，第２のスイッチの接続ノードと出力端子との間に設けられたインダクタと，
前記出力端子の出力電圧に応じて前記第１，第２のスイッチを交互にオン，オフ制御する制御ユニットと，
前記接続ノードの電圧が前記基準電源の電圧以上になる第１の状態を検出するコンパレータユニットとを有し，
前記制御ユニットは，前記第１のスイッチをオフに前記第２のスイッチをオンに制御した後，前記コンパレータユニットが前記第１の状態を検出する前に前記第２のスイッチのオン抵抗を増加させ，前記コンパレータユニットが前記第１の状態を検出したことに応答して，前記第２のスイッチをオフにする電源装置。

（付記７）
付記６において，
前記コンパレータユニットは，前記接続ノードの電圧が前記基準電源の電圧より低い比較電圧以上になる第２の状態を検出し，
前記制御ユニットは，前記コンパレータユニットによる前記第２の状態の検出に応答して，前記第２のスイッチのオン抵抗を増加させる電源装置。

（付記８）
付記６において，
前記第２のスイッチは，並列に接続された複数のトランジスタを有し，
前記制御ユニットは，当該複数のトランジスタのオン状態の数を減らすことで前記第２のスイッチの抵抗を増加させる電源装置。

（付記９）
付記１乃至８のいずれかにおいて，
前記第１のスイッチはＰチャネルトランジスタであり，前記第２のスイッチはＮチャネルトランジスタである電源装置。

（付記１０）
入力電圧端子と基準電源との間に直列に接続される第１のスイッチ及び第２のスイッチを制御する電源制御装置であって，
前記第１及び第２のスイッチの接続ノードに設けられるインダクタを介して生成される出力電圧に応じて，前記第１及び第２のスイッチを交互にオン，オフ制御し，
前記接続ノードの電圧が前記基準電源の電圧以上になる第１の状態と，前記接続ノードの電圧が前記基準電源の電圧より低い比較電圧以上になる第２の状態とを検出するコンパレータユニットを有し，
前記コンパレータユニットによる前記第２の状態の検出に応答して，前記第２のスイッチの抵抗を増加させ，前記コンパレータユニットによる前記第１の状態の検出に応答して，前記第２のスイッチをオフにする電源制御装置。

（付記１１）
入力電圧端子と基準電源との間に直列に接続される第１のスイッチ及び第２のスイッチを制御する電源制御装置であって，
前記第１及び第２のスイッチの接続ノードに設けられるインダクタを介して生成される出力電圧に応じて，前記第１及び第２のスイッチを交互にオン，オフ制御し，
前記接続ノードの電圧が前記基準電源の電圧以上になる第１の状態を検出するコンパレータを有し，
前記制御部は，前記第１のスイッチをオフに前記第２のスイッチをオンに制御した後，前記コンパレータが前記第１の状態を検出する前に前記第２のスイッチのオン抵抗を増加させ，前記コンパレータが前記第１の状態を検出したことに応答して，前記第２のスイッチをオフにする電源制御装置。

１０：電源装置１：制御ユニット
Ｖｉｎ：入力電圧Ｉｎ：入力電圧端子
Ｖｏｕｔ：出力電圧Ｏｕｔ：出力端子
Ｍ１：第１のスイッチＭ２：第２のスイッチ
Ｌｏｕｔ：インダクタＬＸ：接続ノード，接続点
ＩＬＸ：インダクタ電流１４：ドライブ制御回路
Ｖｇｈ，Ｖｇｌ：ゲートドライブ信号
１５：コンパレータ

Claims

入力電圧を所定の出力電圧に変換する電源装置において，
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと，
前記第１，第２のスイッチの接続ノードと出力端子との間に設けられたインダクタと，
前記出力端子の出力電圧に応じて前記第１，第２のスイッチを交互にオン，オフ制御する制御ユニットと，
前記接続ノードの電圧が前記基準電源の電圧以上になる第１の状態と，前記接続ノードの電圧が前記基準電源の電圧より低い比較電圧以上になる第２の状態とを検出するコンパレータユニットとを有し，
前記第２のスイッチは並列に接続された複数のトランジスタを有し，
前記制御ユニットは，前記コンパレータユニットによる前記第２の状態の検出に応答して，前記第２のスイッチの複数のトランジスタのオン状態の数を減らすことで前記第２のスイッチの抵抗を増加させ，前記コンパレータユニットによる前記第１の状態の検出に応答して，前記第２のスイッチをオフにする電源装置。
請求項１において，
前記第１の状態は，前記接続ノードの電圧が前記基準電圧の電圧に前記コンパレータのオフセット電圧を加えた電圧以上になる状態である電源装置。
請求項１において
前記コンパレータユニットは，前記接続ノードの電圧と前記基準電源の電圧とを入力し前記第１の状態を検出する第１のコンパレータと，前記接続ノードの電圧と前記比較電圧とを入力し前記第２の状態を検出する第２のコンパレータとを有する電源装置。
請求項１において
前記コンパレータユニットは，第２の閾値に設定されて前記第２の状態を検出し，前記第２の状態を検出した後に第１の閾値に設定されて前記第１の状態を検出する電源装置。
入力電圧を所定の出力電圧に変換する電源装置において，
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと，
前記第１，第２のスイッチの接続ノードと出力端子との間に設けられたインダクタと，
前記出力端子の出力電圧に応じて前記第１，第２のスイッチを交互にオン，オフ制御する制御ユニットと，
前記接続ノードの電圧が前記基準電源の電圧以上になる第１の状態を検出するコンパレータユニットとを有し，
前記第２のスイッチは並列に接続された複数のトランジスタを有し，
前記制御ユニットは，前記第１のスイッチをオフに前記第２のスイッチをオンに制御した後，前記コンパレータユニットが前記第１の状態を検出する前に前記第２のスイッチの複数のトランジスタのオン状態の数を減らすことで前記第２のスイッチのオン抵抗を増加させ，前記コンパレータユニットが前記第１の状態を検出したことに応答して，前記第２のスイッチをオフにする電源装置。