JP4326427B2 - 同期整流回路及びこれを用いたスイッチング電源 - Google Patents
同期整流回路及びこれを用いたスイッチング電源 Download PDFInfo
- Publication number
- JP4326427B2 JP4326427B2 JP2004231540A JP2004231540A JP4326427B2 JP 4326427 B2 JP4326427 B2 JP 4326427B2 JP 2004231540 A JP2004231540 A JP 2004231540A JP 2004231540 A JP2004231540 A JP 2004231540A JP 4326427 B2 JP4326427 B2 JP 4326427B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- current
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、スイッチング電源などに用いられる同期整流回路、及びこれを用いたスイッチング電源に関するものである。
近年、スイッチング電源の高効率化のために、整流器としてダイオードの代わりにMOSFETのようなスイッチ素子を用いた同期整流回路が多用されている。図７は、特許文献１に開示された従来の同期整流回路を用いた降圧コンバータであるスイッチング電源の一例を示す構成図である。以下、図７を用いて従来の同期整流回路用いたスイッチング電源の動作について説明する。尚、図７に示した従来の同期整流回路を用いたスイッチング電源においては、特許文献１の図１に記載された構成における動作説明に必要な構成要素だけを残し、他の構成要素を簡略化している。
図７に示すように、入力電圧Viを出力する入力電源１０１は、スイッチ１０２を介して同期整流回路１０８に接続されている。同期整流回路１０８は、ＮチャンネルMOSFETからなる整流スイッチ１８０と、ダイオード１８１と、ヒステリシス型コンパレータ１８２とから構成される。図７において、１０４はインダクタ、１０５は出力コンデンサ、１０６は負荷、及び１０７は制御回路である。
入力電源１０１に一端が接続されたスイッチ１０２は、制御回路１０７によって導通と遮断を繰り返すスイッチング動作を行う。スイッチ１０２の他端はインダクタ１０４の一端と同期整流回路１０８に接続される。インダクタ１０４の他端は出力コンデンサ１０５に接続され、出力コンデンサ１０５から負荷１０６に出力電圧Voが供給される。制御回路１０７は出力電圧Voを検出し、出力電圧Voが所望値となるようにスイッチ１０２を駆動制御する。
入力電源１０１に一端が接続されたスイッチ１０２は、制御回路１０７によって導通と遮断を繰り返すスイッチング動作を行う。スイッチ１０２の他端はインダクタ１０４の一端と同期整流回路１０８に接続される。インダクタ１０４の他端は出力コンデンサ１０５に接続され、出力コンデンサ１０５から負荷１０６に出力電圧Voが供給される。制御回路１０７は出力電圧Voを検出し、出力電圧Voが所望値となるようにスイッチ１０２を駆動制御する。
同期整流回路１０８において、整流スイッチ１８０を駆動するヒステリシス型コンパレータ１８２は、負入力端子が整流スイッチ１８０のドレインに接続され、正入力端子は接地される。ヒステリシス型コンパレータ１８２は、２つの閾値電圧VthlとVthhを有し、例えば、整流スイッチ１８０のドレイン電圧Vxが Vthl＝−0.20Ｖ を下回るとＨレベルの信号を出力して整流スイッチ１８０を導通状態にする。一方、整流スイッチ１８０のドレイン電圧Vxが Vthh＝-0.05Ｖ を上回るとＬレベルの信号を出力して整流スイッチ１８０を遮断状態にする。
上記のように構成された従来の同期整流回路１０８を有する降圧コンバータであるスイッチング電源の動作について説明する。
まず、スイッチ１０２が導通状態にある時、同期整流回路１０８の整流スイッチ１８０のドレイン電圧Vxは、入力電圧Viとなるので、ヒステリシス型コンパレータ１８２はＬレベルの信号を出力して整流スイッチ１８０は遮断状態になる。この時、入力電源１０１→スイッチ１０２→インダクタ１０４→出力コンデンサ１０５及び負荷１０６→入力電源１０１と増加する電流が流れ、インダクタ１０４に磁気エネルギーを蓄えるとともに、負荷１０６へ電力を供給する。
まず、スイッチ１０２が導通状態にある時、同期整流回路１０８の整流スイッチ１８０のドレイン電圧Vxは、入力電圧Viとなるので、ヒステリシス型コンパレータ１８２はＬレベルの信号を出力して整流スイッチ１８０は遮断状態になる。この時、入力電源１０１→スイッチ１０２→インダクタ１０４→出力コンデンサ１０５及び負荷１０６→入力電源１０１と増加する電流が流れ、インダクタ１０４に磁気エネルギーを蓄えるとともに、負荷１０６へ電力を供給する。
スイッチ１０２が遮断状態になると、インダクタ１０４の両端電圧が反転し、ダイオード１８１が導通する。このため、整流スイッチ１８０のドレイン電圧Vxにはダイオード１８１の順方向電圧が負方向に発生し、ドレイン電圧Vxが閾値電圧Vthlを下回る。このため、ヒステリシス型コンパレータ１８２はＨレベルの信号を出力して整流スイッチ１８０は導通状態になる。従って、整流スイッチ１８０→インダクタ１０４→出力コンデンサ１０５及び負荷１０６→整流スイッチ１８０と減少する電流が流れ、インダクタ１０４の磁気エネルギーを放出するとともに、負荷１０６へ電力を供給する。スイッチ１０２の遮断時間の大半において整流スイッチ１８０が導通状態となりインダクタ１０４の磁気エネルギーが放出されるが、上記電流はダイオード１８１を介して流れる場合より、導通電圧が低くなり、低損失で負荷１０６へ電力が供給される。
以上のようなスイッチ１０２のスイッチング動作が周期的に繰り返されることにより、負荷１０６へ安定した電力が供給される。スイッチ１０２の１スイッチング周期における導通時間の割合をデューティ比δとすると、入力電圧Viと出力電圧Voの関係は、おおよそ次式（１）により表される。
Vo＝δ・Vi (１)
制御回路１０７がスイッチ１０２のデューティ比δを調整することによって、出力電圧Voを制御することができる。
以上の説明は、インダクタ１０４を流れる電流が常にゼロ以上の電流連続モードと呼ばれる場合の動作である。
以上の説明は、インダクタ１０４を流れる電流が常にゼロ以上の電流連続モードと呼ばれる場合の動作である。
次に、インダクタ１０４を流れる電流がゼロになる電流不連続モードの動作を説明する。
まず、スイッチ１０２が導通状態にある時、同期整流回路１０８の整流スイッチ１８０は遮断状態になり、入力電源１０１→スイッチ１０２→インダクタ１０４→出力コンデンサ１０５及び負荷１０６→入力電源１０１と電流が流れ、インダクタ１０４に磁気エネルギーを蓄えるとともに、負荷１０６へ電力を供給する。
まず、スイッチ１０２が導通状態にある時、同期整流回路１０８の整流スイッチ１８０は遮断状態になり、入力電源１０１→スイッチ１０２→インダクタ１０４→出力コンデンサ１０５及び負荷１０６→入力電源１０１と電流が流れ、インダクタ１０４に磁気エネルギーを蓄えるとともに、負荷１０６へ電力を供給する。
一方、スイッチ１０２が遮断状態になると、ダイオード１８１が導通し、整流スイッチ１８０のドレイン電圧Vxにはダイオード１８１の順方向電圧が負方向に発生する。このため、ヒステリシス型コンパレータ１８２はＨレベルの信号を出力して整流スイッチ１８０は導通状態になり、整流スイッチ１８０→インダクタ１０４→出力コンデンサ１０５及び負荷１０６→整流スイッチ１８０と減少する電流が流れ、インダクタ１０４の磁気エネルギーを放出するとともに、負荷１０６へ電力を供給する。
MOSFETで構成された整流スイッチ１８０は、導通状態において低抵抗であるため、インダクタ１０４の磁気エネルギー放出による電流の減少とともに整流スイッチ１８０のドレイン電圧Vxは、負電圧から上昇していく。やがて閾値電圧Vthh＝−0.05Ｖを上回ると、ヒステリシス型コンパレータ１８２はＬレベルの信号を出力して整流スイッチ１８０は遮断状態になる。その後、インダクタ１０４に流れる電流がゼロになるが、このときスイッチ１０２が遮断状態であるので、インダクタ１０４の電圧は振動する。その後再びスイッチ１０２が導通状態となって以上の動作を繰り返す。
特開平１０−２１５５６７号公報
上記のように構成された従来の同期整流回路１０８を有するスイッチング電源においては、整流スイッチ１８０のドレイン電圧Vxが閾値電圧Vthhを上回ってから、ヒステリシス型コンパレータ１８２がＬレベルの信号を出力し、さらに整流スイッチ１８０が遮断状態になるまでの遅れ時間の間にインダクタ１０４に流れる電流がゼロになることが望ましい。
上記従来の同期整流回路１０８を有するスイッチング電源の動作について図８の動作波形図を用いて説明する。図８において、（ａ）は電流不連続モードにおけるインダクタ１０４に流れる電流IL、（ｂ）は整流スイッチ１８０のゲート電圧Vg、（ｃ）は整流スイッチ１８０のドレイン電圧Vx、及び（ｄ）は整流スイッチ１８０のドレイン電圧Vxのゼロ電圧付近を縦軸の電圧に関してのみ拡大したドレイン電圧Vx、を示した動作波形図である。また、図８において、左側の（Ａ）は整流スイッチ１８０が遮断状態になるまでの遅れ時間が長くインダクタ１０４に流れる電流ILがゼロを下回る場合であり、右側の（Ｂ）は整流スイッチ１８０が遮断状態になった時にインダクタ１０４に流れる電流ILがゼロより大きい場合を示している。
図８における左側の（Ａ）に示すように、整流スイッチ１８０が遮断状態になるまでの遅れ時間が長いと、インダクタ１０４に流れる電流がゼロを下回って逆流する。この電流によってインダクタ１０４には磁気エネルギーが蓄えられる。このインダクタ１０４に蓄えられた磁気エネルギーのため、整流スイッチ１８０が遮断状態になると、整流スイッチ１８０のドレイン電圧Vxは急上昇し入力電圧Viに達する。スイッチ１０２がMOSFETのような半導体スイッチであれば、そのボディダイオードを介して、入力電源１０１へ電流が逆流する。電流不連続モードという比較的軽い負荷条件では、このような逆流電流は、スイッチング電流の実効値を増やして効率劣化の原因となる。また小型化のために、スイッチ１０２や同期整流回路１０８を制御回路１０７とともにワンチップに集積化する場合には、ボディダイオードを介しての入力への逆流電流は寄生素子を活性化させて誤動作の原因となる場合もある。
一方、図８の右側の（Ｂ）に示すように、整流スイッチ１８０が遮断状態になった時にインダクタ１０４に流れる電流ILがゼロより大きければ、ダイオード１８１が導通状態となり、整流スイッチ１８０のドレイン電圧Vxにはダイオード１８１の順方向電圧が負方向に発生する。このため、ヒステリシス型コンパレータ１８２はＨレベルの信号を出力して整流スイッチ１８０は再び導通状態になる。
整流スイッチ１８０のゲート電圧VgがＬレベルとなり整流スイッチ１８０が実際に遮断状態になるまでの遅れ時間の間にインダクタ１０４には電流が流れ、このインダクタ１０４の電流ILはゼロを下回って逆流する。インダクタ１０４の電流ILが逆流したときの問題点は前述の通りである。
整流スイッチ１８０のゲート電圧VgがＬレベルとなり整流スイッチ１８０が実際に遮断状態になるまでの遅れ時間の間にインダクタ１０４には電流が流れ、このインダクタ１０４の電流ILはゼロを下回って逆流する。インダクタ１０４の電流ILが逆流したときの問題点は前述の通りである。
しかしながら、従来の同期整流回路を有するスイッチング電源では、整流スイッチ１８０のドレイン電圧Vxが閾値電圧Vthhを上回ってから、整流スイッチ１８０が遮断状態になるまでの遅れ時間が存在するため、インダクタ１０４に流れる電流をゼロ若しくは略ゼロとすることは困難であった。特に、整流スイッチ１８０が遮断状態になるまでの遅れ時間は、整流スイッチ１８０のゲート駆動電圧の影響を受けるため、特定することが困難であった。
本発明は、インダクタに流れる電流がゼロ若しくは略ゼロとなる時に、即ち整流スイッチに流れる電流がゼロ若しくは略ゼロとなる時に、整流スイッチを遮断状態にすることができる高効率で信頼性の高い同期整流回路及びこの同期整流回路を用いたスイッチング電源を提供することを目的とする。
上記の課題を解決するため、本発明に係る同期整流回路は、請求項１に記載したように、制御信号のレベルに応じて導通又は遮断状態となる整流スイッチと、
前記整流スイッチに流れる電流を第１の電流値と第２の電流値を閾値として検出する電流検出手段と、
前記電流検出手段の出力に応じて前記制御信号のレベルを変更する駆動手段と、を具備し、
前記駆動手段が、前記整流スイッチに流れる電流が前記第１の電流値以上であれば前記制御信号を第１のレベルとし、前記整流スイッチに流れる電流が前記第１の電流値と前記第２の電流値との間であれば前記制御信号を第２のレベルへ向かって変化させ、前記整流スイッチが流れる電流が前記第２の電流値以下であれば前記制御信号を前記第２のレベルとするよう構成されている。
このように構成された同期整流回路は、整流スイッチに流れる電流がゼロ若しくは略ゼロとなる時に、整流スイッチを遮断状態にすることができるため、高い効率を維持する信頼性の高い同期整流回路となる。
前記整流スイッチに流れる電流を第１の電流値と第２の電流値を閾値として検出する電流検出手段と、
前記電流検出手段の出力に応じて前記制御信号のレベルを変更する駆動手段と、を具備し、
前記駆動手段が、前記整流スイッチに流れる電流が前記第１の電流値以上であれば前記制御信号を第１のレベルとし、前記整流スイッチに流れる電流が前記第１の電流値と前記第２の電流値との間であれば前記制御信号を第２のレベルへ向かって変化させ、前記整流スイッチが流れる電流が前記第２の電流値以下であれば前記制御信号を前記第２のレベルとするよう構成されている。
このように構成された同期整流回路は、整流スイッチに流れる電流がゼロ若しくは略ゼロとなる時に、整流スイッチを遮断状態にすることができるため、高い効率を維持する信頼性の高い同期整流回路となる。
本発明に係る同期整流回路は、請求項２に記載したように、請求項１の前記整流スイッチに流れる電流が第２の電流値のとき、前記制御信号が前記整流スイッチにおける導通から遮断への閾値以上であるよう構成してもよい。
本発明に係る同期整流回路は、請求項３に記載したように、請求項１の前記電流検出手段が、前記整流スイッチに流れる電流を前記第１の電流値と比較する第１の比較手段と、前記整流スイッチに流れる電流を前記第２の電流値と比較する第２の比較手段と、を有するよう構成してもよい。
本発明に係る同期整流回路は、請求項３に記載したように、請求項１の前記電流検出手段が、前記整流スイッチに流れる電流を前記第１の電流値と比較する第１の比較手段と、前記整流スイッチに流れる電流を前記第２の電流値と比較する第２の比較手段と、を有するよう構成してもよい。
本発明に係る同期整流回路は、請求項４に記載したように、請求項３の前記整流スイッチはＮチャネルMISFETであり、ゲート−ソース電圧を前記制御信号とし、
前記第１の比較手段が、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第１の電流値に相当する第１の閾値と比較し、
前記第２の比較手段が、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第２の電流値に相当する第２の閾値と比較するよう構成してもよい。
前記第１の比較手段が、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第１の電流値に相当する第１の閾値と比較し、
前記第２の比較手段が、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第２の電流値に相当する第２の閾値と比較するよう構成してもよい。
本発明に係る同期整流回路は、請求項５に記載したように、請求項４の正極端子と負極端子を有する直流電圧源を有し、前記整流スイッチのソース端子を前記負極端子に接続し、
前記駆動手段が、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であれば、前記整流スイッチのゲート端子を前記正極端子の電位にプルアップする第１の補助スイッチと、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であれば、前記整流スイッチのゲート−ソース間を放電する電流源回路と、
前記第２の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第２の閾値以上であれば、前記整流スイッチのゲートを前記負極端子の電位にプルダウンする第２の補助スイッチと、を有するよう構成してもよい。
前記駆動手段が、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であれば、前記整流スイッチのゲート端子を前記正極端子の電位にプルアップする第１の補助スイッチと、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であれば、前記整流スイッチのゲート−ソース間を放電する電流源回路と、
前記第２の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第２の閾値以上であれば、前記整流スイッチのゲートを前記負極端子の電位にプルダウンする第２の補助スイッチと、を有するよう構成してもよい。
本発明に係る同期整流回路は、請求項６に記載したように、請求項５の前記電流源回路が、前記制御信号がゲート閾値電圧以上を維持するように前記整流スイッチのゲート−ソース間を放電するよう構成してもよい。
本発明に係る同期整流回路は、請求項７に記載したように、請求項６の前記駆動回路が、前記整流スイッチのゲート−ソース電圧と第３の閾値とを比較する第３の比較手段を有し、
前記電流源回路が、
前記第１の比較手段の出力と前記第３の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であり、且つ前記ゲート−ソース電圧が前記第３の閾値以上であれば、前記整流スイッチのゲート−ソース間を放電するよう構成してもよい。
本発明に係る同期整流回路は、請求項７に記載したように、請求項６の前記駆動回路が、前記整流スイッチのゲート−ソース電圧と第３の閾値とを比較する第３の比較手段を有し、
前記電流源回路が、
前記第１の比較手段の出力と前記第３の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であり、且つ前記ゲート−ソース電圧が前記第３の閾値以上であれば、前記整流スイッチのゲート−ソース間を放電するよう構成してもよい。
本発明に係る同期整流回路は、請求項８に記載したように、請求項３の前記整流スイッチはＰチャネルMISFETであり、ソース−ゲート電圧を前記制御信号とし、
前記第１の比較手段が、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第１の電流値に相当する第１の閾値と比較し、
前記第２の比較手段が、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第２の電流値に相当する第２の閾値と比較するよう構成してもよい。
前記第１の比較手段が、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第１の電流値に相当する第１の閾値と比較し、
前記第２の比較手段が、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第２の電流値に相当する第２の閾値と比較するよう構成してもよい。
本発明に係る同期整流回路は、請求項９に記載したように、請求項８の正極端子と負極端子を有する直流電圧源を有し、前記整流スイッチのソースを前記正極端子に接続し、前記駆動手段が、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であれば、前記整流スイッチのゲート端子を前記負極端子の電位にプルダウンする第１の補助スイッチと、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であれば、前記整流スイッチのゲート−ソース間を放電する電流源回路と、
前記第２の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第２の閾値以下であれば、前記整流スイッチのゲートを前記正極端子の電位にプルアップする第２の補助スイッチと、を有するよう構成してもよい。
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であれば、前記整流スイッチのゲート端子を前記負極端子の電位にプルダウンする第１の補助スイッチと、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であれば、前記整流スイッチのゲート−ソース間を放電する電流源回路と、
前記第２の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第２の閾値以下であれば、前記整流スイッチのゲートを前記正極端子の電位にプルアップする第２の補助スイッチと、を有するよう構成してもよい。
本発明に係る同期整流回路は、請求項１０に記載したように、請求項９の前記電流源回路においては、前記制御信号がゲート閾値電圧以上を維持するよう前記整流スイッチのソース−ゲート間を放電するよう構成してもよい。
本発明に係る同期整流回路は、請求項１１に記載したように、請求項１０の前記駆動手段が、前記整流スイッチのソース−ゲート電圧と第３の閾値とを比較する第３の比較手段を有し、
前記電流源回路が、
前記第１の比較手段の出力と前記第３の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であり、且つ前記ソース−ゲート電圧が第３の閾値以上であれば、前記整流スイッチのソース−ゲート間を放電するよう構成してもよい。
本発明に係る同期整流回路は、請求項１１に記載したように、請求項１０の前記駆動手段が、前記整流スイッチのソース−ゲート電圧と第３の閾値とを比較する第３の比較手段を有し、
前記電流源回路が、
前記第１の比較手段の出力と前記第３の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であり、且つ前記ソース−ゲート電圧が第３の閾値以上であれば、前記整流スイッチのソース−ゲート間を放電するよう構成してもよい。
本発明に係るスイッチング電源は、請求項１２に記載したように、正極端子と負極端子を有する直流電圧源と、
前記直流電圧源の正極端子に一端が接続され、他端がインダクタ及び平滑手段を介して負荷に接続されたスイッチと、
前記スイッチの他端に接続され同期整流回路と、を具備するスイッチング電源であって、
前記同期整流回路が、制御信号のレベルに応じて導通又は遮断状態となる整流スイッチと、
前記整流スイッチに流れる電流を第１の電流値と第２の電流値を閾値として検出する電流検出手段と、
前記電流検出手段の出力に応じて前記制御信号のレベルを変更する駆動手段と、を有し、
前記駆動手段が、前記整流スイッチに流れる電流が前記第１の電流値以上であれば前記制御信号を第１のレベルとし、前記整流スイッチに流れる電流が前記第１の電流値と前記第２の電流値との間であれば前記制御信号を前記第２のレベルへ向かって変更させ、前記整流スイッチが流れる電流が第２の電流値以下であれば前記制御信号を第２のレベルとするよう構成してもよい。
このように構成された本発明に係るスイッチング電源は、インダクタに流れる電流がゼロ若しくは略ゼロとなる時に、整流スイッチを遮断状態にすることができる高効率で信頼性の高い同期整流回路を用いたスイッチング電源を提供することができる。
前記直流電圧源の正極端子に一端が接続され、他端がインダクタ及び平滑手段を介して負荷に接続されたスイッチと、
前記スイッチの他端に接続され同期整流回路と、を具備するスイッチング電源であって、
前記同期整流回路が、制御信号のレベルに応じて導通又は遮断状態となる整流スイッチと、
前記整流スイッチに流れる電流を第１の電流値と第２の電流値を閾値として検出する電流検出手段と、
前記電流検出手段の出力に応じて前記制御信号のレベルを変更する駆動手段と、を有し、
前記駆動手段が、前記整流スイッチに流れる電流が前記第１の電流値以上であれば前記制御信号を第１のレベルとし、前記整流スイッチに流れる電流が前記第１の電流値と前記第２の電流値との間であれば前記制御信号を前記第２のレベルへ向かって変更させ、前記整流スイッチが流れる電流が第２の電流値以下であれば前記制御信号を第２のレベルとするよう構成してもよい。
このように構成された本発明に係るスイッチング電源は、インダクタに流れる電流がゼロ若しくは略ゼロとなる時に、整流スイッチを遮断状態にすることができる高効率で信頼性の高い同期整流回路を用いたスイッチング電源を提供することができる。
本発明に係る同期整流回路は、整流スイッチに流れる電流が所定値以下の時、整流スイッチのオン状態を維持できる閾値電圧近辺まで整流スイッチへの制御信号を低レベルに維持しておく構成であるため、整流スイッチに流れる電流がゼロ、若しくは略ゼロとなる時に、整流スイッチを遮断状態にすることができる。このことにより、本発明に係る同期整流回路においては整流スイッチの電流が逆流することを防止することができる構成であるため、この同期整流回路をスイッチング電源に適用することにより、高効率で信頼性の高い性能を有する電源装置を提供することができる。
以下、本発明に係る同期整流回路及びこの同期整流回路を用いたスイッチング電源の好適な実施の形態を添付の図面を参照して説明する。
《第１の実施の形態》
図１は、本発明に係る第１の実施の形態の同期整流回路を用いた降圧コンバータであるスイッチング電源を示す回路構成図である。図１において、入力電圧Viを出力する入力電源１は、スイッチ２及び同期整流回路３に接続されている。スイッチ２の一端が直流電圧源である入力電源１に接続され、他端がインダクタ４の一端と同期整流回路３とに接続される。スイッチ２は制御回路７によって導通と遮断を繰り返すスイッチング動作を行う。インダクタ４の他端は出力コンデンサ５に接続され、出力コンデンサ５から負荷６に出力電圧Voが供給される。制御回路７は出力電圧Voを検出し、出力電圧Voが所望値となるようにスイッチ２を駆動制御する。同期整流回路３は制御回路７からの信号を受けて、スイッチ２が遮断状態の時のみ同期整流回路３の整流スイッチ３０を導通状態にするよう構成されている。
図１は、本発明に係る第１の実施の形態の同期整流回路を用いた降圧コンバータであるスイッチング電源を示す回路構成図である。図１において、入力電圧Viを出力する入力電源１は、スイッチ２及び同期整流回路３に接続されている。スイッチ２の一端が直流電圧源である入力電源１に接続され、他端がインダクタ４の一端と同期整流回路３とに接続される。スイッチ２は制御回路７によって導通と遮断を繰り返すスイッチング動作を行う。インダクタ４の他端は出力コンデンサ５に接続され、出力コンデンサ５から負荷６に出力電圧Voが供給される。制御回路７は出力電圧Voを検出し、出力電圧Voが所望値となるようにスイッチ２を駆動制御する。同期整流回路３は制御回路７からの信号を受けて、スイッチ２が遮断状態の時のみ同期整流回路３の整流スイッチ３０を導通状態にするよう構成されている。
図１において同期整流回路３は、ＮチャンネルMISFETからなる整流スイッチ３０、第１の閾値電圧Vth1を出力する第１の電圧源３１、第２の閾値電圧Vth2を出力する第２の電圧源３２、整流スイッチ３０のドレイン電圧Vxを第１の閾値電圧Vth1と比較する第１の比較手段である第１の比較器３３、整流スイッチ３０のドレイン電圧Vxを第２の閾値電圧Vth2と比較する第２の比較手段である第２の比較器３４、ＰチャンネルMISFETであって第１の比較器３３によって駆動されるスイッチ３５、第１の比較器３３によって活性化される電流源回路３６、ＮチャンネルMISFETであって第２の比較器３４によって駆動されるスイッチ３７から構成される。第１の実施の形態においては、第１の電圧源３１、第２の電圧源３２、第１の比較器３３、及び第２の比較器３４により直流検出手段が構成されており、スイッチ３５、電流源回路３６、及びスイッチ３７により駆動手段が構成されている。
第１の閾値電圧Vth1は、例えば−0.07Ｖに設定されており、第２の閾値電圧Vth2は−0.02Ｖに設定される。整流スイッチ３０のドレイン電圧Vxが第１の閾値電圧Vth1以下であれば、スイッチ３５は導通状態、電流源回路３６は不活性状態、スイッチ３７は遮断状態であり、整流スイッチ３０は導通状態となる。整流スイッチ３０のドレイン電圧Vxが第１の閾値電圧Vth1以上で第２の閾値電圧Vth2以下であれば、スイッチ３５は遮断状態、電流源回路３６は活性状態、スイッチ３７は遮断状態であり、整流スイッチ３０のゲート電圧は徐々に低下する。整流スイッチ３０のドレイン電圧Vxが第２の閾値電圧Vth2以上であれば、スイッチ３５は遮断状態、電流源回路３６は活性状態、スイッチ３７は導通状態であり、整流スイッチ３０は遮断状態となる。
次に、第１の実施の形態の同期整流回路３を用いた降圧コンバータであるスイッチング電源における動作について説明する。
まず、制御回路７によりスイッチ２が導通状態にある時、整流スイッチ３０は遮断状態である。この時、入力電源１→スイッチ２→インダクタ４→出力コンデンサ５及び負荷６→入力電源１と増加する電流が流れ、インダクタ４に磁気エネルギーを蓄えるとともに、負荷６へ電力を供給する。スイッチ２が遮断状態になると、インダクタ４の両端電圧が反転し、整流スイッチ３０のボディダイオードが導通する。このため、整流スイッチ３０のドレイン電圧Vxにはダイオードの順方向電圧が負方向に発生し、第１の閾値電圧Vth1を下回るので、整流スイッチ３０は導通状態になる。従って、整流スイッチ３０→インダクタ４→出力コンデンサ５及び負荷６→整流スイッチ３０と減少する電流が流れ、インダクタ４の磁気エネルギーを放出するとともに、負荷６へ電力を供給する。スイッチ２の遮断時間の大半において整流スイッチ３０が導通状態となり、導通電圧が低下するので、負荷６への電力供給が低損失で行われる。以上のようなスイッチ２のスイッチング動作が周期的に繰り返されることにより、負荷６へ安定した電力が供給される。スイッチ２の１スイッチング周期における導通時間の割合をデューティ比δとすると、入力電圧Viと出力電圧Voの関係は、おおよそ次式（２）で表される。
まず、制御回路７によりスイッチ２が導通状態にある時、整流スイッチ３０は遮断状態である。この時、入力電源１→スイッチ２→インダクタ４→出力コンデンサ５及び負荷６→入力電源１と増加する電流が流れ、インダクタ４に磁気エネルギーを蓄えるとともに、負荷６へ電力を供給する。スイッチ２が遮断状態になると、インダクタ４の両端電圧が反転し、整流スイッチ３０のボディダイオードが導通する。このため、整流スイッチ３０のドレイン電圧Vxにはダイオードの順方向電圧が負方向に発生し、第１の閾値電圧Vth1を下回るので、整流スイッチ３０は導通状態になる。従って、整流スイッチ３０→インダクタ４→出力コンデンサ５及び負荷６→整流スイッチ３０と減少する電流が流れ、インダクタ４の磁気エネルギーを放出するとともに、負荷６へ電力を供給する。スイッチ２の遮断時間の大半において整流スイッチ３０が導通状態となり、導通電圧が低下するので、負荷６への電力供給が低損失で行われる。以上のようなスイッチ２のスイッチング動作が周期的に繰り返されることにより、負荷６へ安定した電力が供給される。スイッチ２の１スイッチング周期における導通時間の割合をデューティ比δとすると、入力電圧Viと出力電圧Voの関係は、おおよそ次式（２）で表される。
Vo＝δ・Vi （２）
従って、制御回路７がスイッチ２のデューティ比δを調整することによって、出力電圧Voを制御することができる。以上は、インダクタ４を流れる電流が常にゼロ以上の電流連続モードと呼ばれる場合の動作である。
次に、インダクタ４を流れる電流がゼロになる電流不連続モードの動作を、図２に示した動作波形図を用いて説明する。
図２において、（ａ）は電流不連続モードにおけるインダクタ４に流れる電流IL、（ｂ）は整流スイッチ３０のゲート電圧Vg、（ｃ）は整流スイッチ３０のドレイン電圧Vx、（ｄ）は整流スイッチ３０のドレイン電圧Vxのゼロ電圧付近を縦軸の電圧に関してのみ拡大したドレイン電圧Vx、を示している。
図２において、（ａ）は電流不連続モードにおけるインダクタ４に流れる電流IL、（ｂ）は整流スイッチ３０のゲート電圧Vg、（ｃ）は整流スイッチ３０のドレイン電圧Vx、（ｄ）は整流スイッチ３０のドレイン電圧Vxのゼロ電圧付近を縦軸の電圧に関してのみ拡大したドレイン電圧Vx、を示している。
まず、図２に示す時間領域１において、スイッチ２が導通状態にある時、整流スイッチ３０は遮断状態になり、入力電源１→スイッチ２→インダクタ４→出力コンデンサ５及び負荷６→入力電源１と電流が流れ、インダクタ４に磁気エネルギーを蓄えるとともに、負荷６へ電力を供給する。
図２に示す時間領域２において、スイッチ２が遮断状態になると、整流スイッチ３０のボディダイオードが導通し、整流スイッチ３０のドレイン電圧Vxは第１の閾値電圧Vth1を下回り、第１の比較器３３はスイッチ３５を導通状態にするとともに電流源回路３６を不活性状態とし、第２の比較器３４はスイッチ３７を遮断状態とする。即ち、整流スイッチ３０はゲートに入力電圧Viが印加されて導通状態になる。この状態において、整流スイッチ３０→インダクタ４→出力コンデンサ５及び負荷６→整流スイッチ３０と減少する電流が流れ、インダクタ４の磁気エネルギーを放出するとともに、負荷６へ電力を供給する。MISFETである整流スイッチ３０は、導通状態において低抵抗であるので、この電流の減少とともに整流スイッチ３０のドレイン電圧Vxは負電圧から上昇していく。電流不連続モードのような軽負荷では電流値が小さく、整流スイッチ３０のドレイン電圧Vxは、整流スイッチ３０の導通開始時若しくはその直後に第１の閾値電圧Vth1＝−0.07Ｖを上回る。
図２に示す時間領域２において、スイッチ２が遮断状態になると、整流スイッチ３０のボディダイオードが導通し、整流スイッチ３０のドレイン電圧Vxは第１の閾値電圧Vth1を下回り、第１の比較器３３はスイッチ３５を導通状態にするとともに電流源回路３６を不活性状態とし、第２の比較器３４はスイッチ３７を遮断状態とする。即ち、整流スイッチ３０はゲートに入力電圧Viが印加されて導通状態になる。この状態において、整流スイッチ３０→インダクタ４→出力コンデンサ５及び負荷６→整流スイッチ３０と減少する電流が流れ、インダクタ４の磁気エネルギーを放出するとともに、負荷６へ電力を供給する。MISFETである整流スイッチ３０は、導通状態において低抵抗であるので、この電流の減少とともに整流スイッチ３０のドレイン電圧Vxは負電圧から上昇していく。電流不連続モードのような軽負荷では電流値が小さく、整流スイッチ３０のドレイン電圧Vxは、整流スイッチ３０の導通開始時若しくはその直後に第１の閾値電圧Vth1＝−0.07Ｖを上回る。
図２に示す時間領域３において、整流スイッチ３０のドレイン電圧Vxが第１の閾値Vth1＝−0.07Ｖを上回り、スイッチ３５が遮断され、電流源回路３６が活性化される。この結果、整流スイッチ３０のゲート電圧Vgが低下していく。
図２に示す時間領域４において整流スイッチ３０のドレイン電圧Vxが第２の閾値電圧Vth2＝−0.02Ｖを上回ると、スイッチ３７が導通状態となって整流スイッチ３０を遮断状態にする。このため、インダクタ４に流れる電流がゼロになるが、スイッチ２も遮断状態であるので、インダクタ４の電圧は振動する。やがて再びスイッチ２が導通状態となって上記の動作を繰り返す。
図２に示す時間領域４において整流スイッチ３０のドレイン電圧Vxが第２の閾値電圧Vth2＝−0.02Ｖを上回ると、スイッチ３７が導通状態となって整流スイッチ３０を遮断状態にする。このため、インダクタ４に流れる電流がゼロになるが、スイッチ２も遮断状態であるので、インダクタ４の電圧は振動する。やがて再びスイッチ２が導通状態となって上記の動作を繰り返す。
上記の動作における整流スイッチ３０のゲート電圧が低下していく時間領域３において、整流スイッチ３０が導通状態を維持するためのゲート閾値電圧Vgthの近辺までゲート電圧を低下させている。このように整流スイッチ３０のゲート電圧Vgをゲート閾値電圧Vgthの近辺まで低下させておくことにより、時間領域４において、整流スイッチ３０が遮断状態になるまでの時間は、スイッチ３７が整流スイッチ３０のゲート電圧Vgをゲート閾値電圧Vgthまで低下させるための時間になる。即ち、整流スイッチ３０のドレイン電圧Vxが第２の閾値電圧Vth2を上回ってから整流スイッチ３０が遮断状態になるまでの遅れ時間は、従来のように入力電圧Viで決まるゲート駆動電圧の影響を受けることなく、変動の小さな短時間となる。インダクタ４のインダクタンスをＬとし、整流スイッチ３０のドレイン電圧Vxが第２の閾値電圧Vth2を上回ってから整流スイッチ３０が遮断状態になるまでの遅れ時間をTdとし、整流スイッチ３０のオン抵抗をRonとする。インダクタ４に流れる電流ILは、傾き−Vo／Ｌで減少していくので、次式（３）に示すように、第２の閾値電圧Vth2をゼロ近くの適切な値に設定することにより、インダクタ４に流れる電流ILがゼロ、若しくは略ゼロになる時に、整流スイッチ３０を遮断状態にすることができる。
Vth2＝Ron・Vo・Td／Ｌ （３）
式（３）から、出力電圧Voが安定化されていれば、第２の閾値電圧Vth2はほぼ一定値に設定できる。
また、本発明の同期整流回路が効果的に動作するのは電流不連続モードであるので、第１の閾値電圧Vth1は、電流不連続モードとなる場合のインダクタ４の電流ピーク値に整流スイッチ３０のオン抵抗を乗じた値以下に設定するとよい。即ち、スイッチング周期をＴとすると、スイッチ２の遮断時間Toffは、Toff＝Ｔ・（Vi−Vo）／Viであるので、 Vth1≦Ron・Vo・Ｔ・（Vi−Vo）／Vi／Ｌ という条件が得られる。この条件式の右辺が最大になるのは、Vo＝Vi／２ の場合であるので、第１の閾値電圧Vth1を次式（４）のように設定するとよい。
また、本発明の同期整流回路が効果的に動作するのは電流不連続モードであるので、第１の閾値電圧Vth1は、電流不連続モードとなる場合のインダクタ４の電流ピーク値に整流スイッチ３０のオン抵抗を乗じた値以下に設定するとよい。即ち、スイッチング周期をＴとすると、スイッチ２の遮断時間Toffは、Toff＝Ｔ・（Vi−Vo）／Viであるので、 Vth1≦Ron・Vo・Ｔ・（Vi−Vo）／Vi／Ｌ という条件が得られる。この条件式の右辺が最大になるのは、Vo＝Vi／２ の場合であるので、第１の閾値電圧Vth1を次式（４）のように設定するとよい。
Vth1＝Ron・Ｔ／Ｌ／４ （４）
尚、電流源回路３６の電流値Igは、電流不連続モードにおける同期整流回路３の導通時間で、整流スイッチ３０のゲート電圧Vgがゲート閾値電圧Vgth近辺まで低下するように設定する。同期整流回路３の導通時間は、Ton ・（Vi−Vo）／Voであるので、整流スイッチ３０のゲート容量をCg、整流スイッチ３０のターンオン時のゲート電圧をVg0 とすると、電流源回路３６の電流値Igは、次式（５）で表される。
Ig＝Cg・（Vg0 −Vgth）・Vo／（Vi−Vo）／Ton （５）
上記の設定は、電流不連続モードにおける制御動作によって異なる。例えば、電流不連続モードにおいて、スイッチ２の電流ピーク値を所定値に制限してスイッチ２のオフ期間を制御するような場合、（Vi−Vo）・Ton は一定となるので、Vg0 を固定化することにより、電流源回路３６の電流値Igも固定値に設定できる。そうでない場合、（５）式より入力電圧Viと出力電圧Voとの差電圧（Vi−Vo）・Tonに反比例するように、電流源回路３６の電流値Igに補正をかければよい。
上記のように構成された第１の実施の形態の同期整流回路３は、整流スイッチ３０に流れる電流が所定値以下の時、整流スイッチ３０のオン状態を維持できる閾値電圧近辺まで整流スイッチ３０の制御信号であるゲート電圧Vgを低レベルに維持しておく構成であるため、整流スイッチ３０に流れる電流がゼロ、若しくは略ゼロとなる時に、整流スイッチ３０を遮断状態にすることができる。第１の実施の形態の同期整流回路３は整流スイッチ３０の電流が逆流することを防止する構成であるため、この同期整流回路３をスイッチング電源に適用することにより、高効率で信頼性の高い電源装置を提供することができる。
《第２の実施の形態》
図３は、本発明に係る第２の実施の形態の同期整流回路を用いた降圧コンバータであるスイッチング電源の回路構成図である。第２の実施の形態において、前述の図１に示した第１の実施の形態と同じ機能、構成を有する構成要素には同じ番号を付与し、その説明は省略する。第２の実施の形態の同期整流回路３Ａにおいて、第１の実施の形態の同期整流回路３の構成と異なるのは、基準電圧源３８と第３の比較器３９とＡＮＤゲート４０を追加した点である。第２の実施の形態の同期整流回路３Ａにおいては、第３の比較器３９が整流スイッチ３０のゲート電圧Vgと基準電圧源３８の電圧とを比較し、第３の比較器３９の出力と第１の比較器３３の出力とをＡＮＤゲート４０に入力し、ＡＮＤゲート４０の出力が電流源回路３６を活性化する構成としている。基準電圧源３８の出力する基準電圧は、ゲート閾値電圧Vgthよりわずかに高い電圧に設定されている。また、同期整流回路３Ａの導通時間内に整流スイッチ３０のゲート電圧Vgがゲート閾値電圧Vgthの近辺まで低下するように、電流源回路３６の電流値Igは大きく設定されている。
図３は、本発明に係る第２の実施の形態の同期整流回路を用いた降圧コンバータであるスイッチング電源の回路構成図である。第２の実施の形態において、前述の図１に示した第１の実施の形態と同じ機能、構成を有する構成要素には同じ番号を付与し、その説明は省略する。第２の実施の形態の同期整流回路３Ａにおいて、第１の実施の形態の同期整流回路３の構成と異なるのは、基準電圧源３８と第３の比較器３９とＡＮＤゲート４０を追加した点である。第２の実施の形態の同期整流回路３Ａにおいては、第３の比較器３９が整流スイッチ３０のゲート電圧Vgと基準電圧源３８の電圧とを比較し、第３の比較器３９の出力と第１の比較器３３の出力とをＡＮＤゲート４０に入力し、ＡＮＤゲート４０の出力が電流源回路３６を活性化する構成としている。基準電圧源３８の出力する基準電圧は、ゲート閾値電圧Vgthよりわずかに高い電圧に設定されている。また、同期整流回路３Ａの導通時間内に整流スイッチ３０のゲート電圧Vgがゲート閾値電圧Vgthの近辺まで低下するように、電流源回路３６の電流値Igは大きく設定されている。
以下、第２の実施の形態のスイッチング電源における電流不連続モードの動作を、図４を用いて説明する。
図４は図３に示す第２の実施の形態の同期整流回路３Ａを用いた降圧コンバータの要部における動作波形図である。図４において、（ａ）はインダクタ４に流れる電流IL、（ｂ）は整流スイッチ３０のゲート電圧Vg、（ｃ）は整流スイッチ３０のドレイン電圧Vxのゼロ電圧付近を縦軸の電圧に関してのみ拡大したドレイン電圧Vx、を示している。
図４は図３に示す第２の実施の形態の同期整流回路３Ａを用いた降圧コンバータの要部における動作波形図である。図４において、（ａ）はインダクタ４に流れる電流IL、（ｂ）は整流スイッチ３０のゲート電圧Vg、（ｃ）は整流スイッチ３０のドレイン電圧Vxのゼロ電圧付近を縦軸の電圧に関してのみ拡大したドレイン電圧Vx、を示している。
まず、図４に示す時間領域１において、スイッチ２は導通状態、整流スイッチ３０は遮断状態であり、入力電源１からスイッチ２とインダクタ４を介して出力へ電流が流れる。
時間領域２において、スイッチ２が遮断状態になると、整流スイッチ３０のボディダイオードが導通し、整流スイッチ３０のドレイン電圧Vxは第１の閾値電圧Vth1を下回る。この結果、第１の比較器３３はスイッチ３５を導通状態にするとともに電流源回路３６を不活性状態とし、第２の比較器３４はスイッチ３７を遮断状態とする。即ち、整流スイッチ３０はゲートに入力電圧Viが印加されて導通状態になる。このため、整流スイッチ３０とインダクタ４を介して出力に電流が流れ、この電流は減少していく。この電流の減少とともに整流スイッチ３０のドレイン電圧Vxは負電圧から上昇していく。
時間領域２において、スイッチ２が遮断状態になると、整流スイッチ３０のボディダイオードが導通し、整流スイッチ３０のドレイン電圧Vxは第１の閾値電圧Vth1を下回る。この結果、第１の比較器３３はスイッチ３５を導通状態にするとともに電流源回路３６を不活性状態とし、第２の比較器３４はスイッチ３７を遮断状態とする。即ち、整流スイッチ３０はゲートに入力電圧Viが印加されて導通状態になる。このため、整流スイッチ３０とインダクタ４を介して出力に電流が流れ、この電流は減少していく。この電流の減少とともに整流スイッチ３０のドレイン電圧Vxは負電圧から上昇していく。
時間領域３において、整流スイッチ３０のドレイン電圧Vxが第１の閾値電圧Vth1＝−0.07Ｖを上回り、スイッチ３５が遮断され、電流源回路３６が活性化されて、整流スイッチ３０のゲート電圧Vgが低下していく。
時間領域４において、整流スイッチ３０のゲート電圧Vgがゲート閾値電圧Vgthに近づき、基準電圧源３８の電圧に達すると、第３の比較器３９の出力がＬレベルとなり、電流源回路３６は不活性化される。このため、整流スイッチ３０のゲート電圧Vgの低下はほぼゲート閾値電圧Vgthで停止する。
時間領域４において、整流スイッチ３０のゲート電圧Vgがゲート閾値電圧Vgthに近づき、基準電圧源３８の電圧に達すると、第３の比較器３９の出力がＬレベルとなり、電流源回路３６は不活性化される。このため、整流スイッチ３０のゲート電圧Vgの低下はほぼゲート閾値電圧Vgthで停止する。
時間領域５において整流スイッチ３０のドレイン電圧Vxが第２の閾値電圧Vth2＝−0.02Ｖを上回ると、スイッチ３７が導通状態となり、整流スイッチ３０を遮断状態にする。これにより、インダクタ４に流れる電流がゼロになるが、スイッチ２も遮断状態であるので、インダクタ４の電圧は振動する。やがて再びスイッチ２が導通状態となって上記の動作を繰り返す。
以上のように第２の実施の形態のスイッチング電源は、電流不連続モードにおいて、入出力電圧や整流スイッチ３０のターンオン時の初期ゲート電圧Vg0 が大きく変動するような場合でも、電流源回路３６を不活性化することにより、ゲート電圧Vgの低下がゲート閾値電圧Vgth近辺で止まるよう構成されている。従って、整流スイッチ３０のドレイン電圧Vxが第２の閾値電圧Vth2に達した時には、常にゲート電圧Vgがゲート閾値電圧Vgth近辺にある。即ち、第２の実施の形態のスイッチング電源においては、整流スイッチ３０をターンオフするタイミングを、インダクタ４に流れる電流がゼロ、若しくは略ゼロの時にすることができる。
上記のように構成された第２の実施の形態の同期整流回路３Ａは、整流スイッチ３０に流れる電流が所定値以下の時、整流スイッチ３０のオン状態を維持できる閾値電圧近辺まで整流スイッチ３０の制御信号であるゲート電圧Vgを低レベルに維持しておく構成であるため、整流スイッチ３０に流れる電流がゼロ、若しくは略ゼロとなる時に、整流スイッチ３０を遮断状態にすることができる。第２の実施の形態の同期整流回路３Ａは整流スイッチ３０の電流が逆流することを防止することができる構成であるため、この同期整流回路３Ａをスイッチング電源に適用することにより、高効率で信頼性の高い電源装置を提供することができる。
《第３の実施の形態》
前述の第１の実施の形態及び第２の実施の形態においては、ＮチャンネルMISFETで構成した整流スイッチを有する同期整流回路について説明してきたが、整流スイッチがＰチャンネルMISFETであっても同様に本発明の同期整流回路は構成できる。第３の実施の形態においては、ＰチャンネルMISFETで構成した整流スイッチを有する同期整流回路について説明する。
前述の第１の実施の形態及び第２の実施の形態においては、ＮチャンネルMISFETで構成した整流スイッチを有する同期整流回路について説明してきたが、整流スイッチがＰチャンネルMISFETであっても同様に本発明の同期整流回路は構成できる。第３の実施の形態においては、ＰチャンネルMISFETで構成した整流スイッチを有する同期整流回路について説明する。
図５は本発明に係る第３の実施の形態の同期整流回路を用いた昇圧コンバータであるスイッチング電源の回路構成図である。図５において、１１は入力電圧Viを出力する入力電源、１２はスイッチ、１３は同期整流回路、１４はインダクタ、１５は出力コンデンサ、１６は負荷、１７は制御回路である。インダクタ１４は、その一端が入力電源１１に接続され、他端がスイッチ１２と同期整流回路１３とに接続される。スイッチ１２の他端は接地されており、スイッチ１２は制御回路１７によって導通と遮断を繰り返すスイッチング動作を行う。同期整流回路１３の他端は出力コンデンサ１５に接続され、出力コンデンサ１５から負荷１６に出力電圧Voが供給される。制御回路１７は出力電圧Voを検出し、出力電圧Voが所望値となるようにスイッチ１２を駆動制御する。同期整流回路１３は制御回路１７からの信号が入力されて、スイッチ１２が遮断状態の時のみ整流スイッチ５０を導通状態にする。
図５において、同期整流回路１３は、ＰチャンネルMISFETからなる整流スイッチ５０、第１の閾値電圧Vth1を出力する第１の電圧源５１、第２の閾値電圧Vth2を出力する第２の電圧源５２、整流スイッチ５０のドレイン電圧Vxを第１の閾値電圧Vth1と比較する第１の比較手段である第１の比較器５３、整流スイッチ５０のドレイン電圧Vxを第２の閾値電圧Vth2と比較する第２の比較手段である第２の比較器５４、ＮチャンネルMISFETであって第１の比較器５３により駆動されるスイッチ５５、第１の比較器５３により活性化される電流源回路５６、ＰチャンネルMISFETであって第２の比較器５４により駆動されるスイッチ５７から構成される。第２の実施の形態においては、第１の電圧源５１、第２の電圧源５２、第１の比較器５３、及び第２の比較器５４により直流検出手段が構成されており、スイッチ５５、電流源回路５６、及びスイッチ５７により駆動手段が構成されている。
第１の閾値電圧Vth1は、例えば0.07Ｖに設定されており、第２の閾値電圧Vth2は0.02Ｖに設定される。整流スイッチ５０のドレイン電圧Vxが出力電圧Voと第１の閾値電圧Vth1との和電圧（Vo＋Vth1）以上であれば、スイッチ５５が導通状態、電流源回路５６は不活性状態、スイッチ５７は遮断状態となり、整流スイッチ５０は導通状態となる。
整流スイッチ５０のドレイン電圧Vxが（Vo＋Vth1）以下で出力電圧Voと第２の閾値電圧との和電圧（Vo＋Vth2）以上であれば、スイッチ５５が遮断状態、電流源回路５６は活性状態、スイッチ５７は遮断状態となり、整流スイッチ５０のソース−ゲート電圧は徐々に低下する。
整流スイッチ５０のドレイン電圧Vxが（Vo＋Vth2）以下であれば、スイッチ５５が遮断状態、電流源回路５６は活性状態、スイッチ５７は導通状態となり、整流スイッチ５０は遮断状態となる。
整流スイッチ５０のドレイン電圧Vxが（Vo＋Vth1）以下で出力電圧Voと第２の閾値電圧との和電圧（Vo＋Vth2）以上であれば、スイッチ５５が遮断状態、電流源回路５６は活性状態、スイッチ５７は遮断状態となり、整流スイッチ５０のソース−ゲート電圧は徐々に低下する。
整流スイッチ５０のドレイン電圧Vxが（Vo＋Vth2）以下であれば、スイッチ５５が遮断状態、電流源回路５６は活性状態、スイッチ５７は導通状態となり、整流スイッチ５０は遮断状態となる。
上記のように構成された第３の実施の形態のスイッチング電源における動作について説明する。
まず、制御回路１７によりスイッチ１２が導通状態の時、整流スイッチ５０は遮断状態である。この時、入力電源１１→インダクタ１４→スイッチ１２→入力電源１１と増加する電流が流れる。スイッチ１２が遮断状態になると、インダクタ１４の両端電圧が反転し、整流スイッチ５０のボディダイオードが導通する。このため、整流スイッチ５０のドレイン電圧Vxには出力電圧Voにダイオードの順方向電圧が加わった電圧が発生し、ドレイン電圧Vxは（Vo＋Vth1）を上回るので、整流スイッチ５０は導通状態になる。従って、入力電源１１→インダクタ１４→整流スイッチ５０→出力コンデンサ１５及び負荷１６→入力電源１１と減少する電流が流れて負荷１６へ電力を供給する。スイッチ１２の遮断時間の大半において整流スイッチ５０が導通状態となり、導通電圧が低下するので、負荷１６に対して低損失で電力が供給される。
まず、制御回路１７によりスイッチ１２が導通状態の時、整流スイッチ５０は遮断状態である。この時、入力電源１１→インダクタ１４→スイッチ１２→入力電源１１と増加する電流が流れる。スイッチ１２が遮断状態になると、インダクタ１４の両端電圧が反転し、整流スイッチ５０のボディダイオードが導通する。このため、整流スイッチ５０のドレイン電圧Vxには出力電圧Voにダイオードの順方向電圧が加わった電圧が発生し、ドレイン電圧Vxは（Vo＋Vth1）を上回るので、整流スイッチ５０は導通状態になる。従って、入力電源１１→インダクタ１４→整流スイッチ５０→出力コンデンサ１５及び負荷１６→入力電源１１と減少する電流が流れて負荷１６へ電力を供給する。スイッチ１２の遮断時間の大半において整流スイッチ５０が導通状態となり、導通電圧が低下するので、負荷１６に対して低損失で電力が供給される。
以上のようなスイッチ１２のスイッチング動作が周期的に繰り返されることにより、負荷１６へ安定した電力が供給される。スイッチ１２の１スイッチング周期における導通時間の割合をデューティ比δとすると、入力電圧Viと出力電圧Voの関係は、おおよそ次式（６）で表される。
Vo＝Vi／（１−δ） （６）
従って、制御回路１７がスイッチ１２のデューティ比δを調整することにより、出力電圧Voを制御することができる。以上の動作は、インダクタ１４を流れる電流ILが常にゼロ以上の電流連続モードと呼ばれる場合の動作である。
次に、インダクタ１４を流れる電流がゼロになる電流不連続モードの動作を説明する。
まず、スイッチ１２が導通状態にある時、整流スイッチ５０は遮断状態になり、入力電源１１→インダクタ１４→スイッチ１２→入力電源１１と電流が流れる。スイッチ１２が遮断状態になると、整流スイッチ５０のボディダイオードが導通し、整流スイッチ５０のドレイン電圧Vxには出力電圧Voにダイオードの順方向電圧が加わった電圧が発生する。このため、ドレイン電圧Vxは（Vo＋Vth1）を上回るので、第１の比較器５３はスイッチ５５を導通状態にするとともに電流源回路５６を不活性状態とし、第２の比較器５４はスイッチ５７を遮断状態とする。即ち、整流スイッチ５０はソース−ゲート間に出力電圧Voが印加されて導通状態になる。このとき、入力電源１１→インダクタ１４→整流スイッチ５０→出力コンデンサ１５及び負荷１６→入力電源１１と減少する電流が流れて負荷１６へ電力を供給する。導通状態におけるMISFETである整流スイッチ５０は低抵抗であるため、電流の減少とともに整流スイッチ５０のドレイン電圧Vxは出力電圧Viを超えた電位から低下していく。電流不連続モードのような軽負荷では電流値が小さく、整流スイッチ５０のドレイン電圧Vxは、整流スイッチ５０の導通開始時若しくはその直後に（Vo＋Vth1）を下回る。これにより、スイッチ５５が遮断され、電流源回路５６が活性化されて、整流スイッチ５０のソース−ゲート電圧が低下していく。やがて整流スイッチ５０のドレイン電圧Vxが（Vo＋Vth2）を下回ると、スイッチ５７が導通状態となって整流スイッチ５０を遮断状態にする。この結果、インダクタ１４に流れる電流がゼロになるが、スイッチ１２も遮断状態であるので、インダクタ１４の電圧は振動する。やがて再びスイッチ１２が導通状態となり、上記の動作を繰り返す。
まず、スイッチ１２が導通状態にある時、整流スイッチ５０は遮断状態になり、入力電源１１→インダクタ１４→スイッチ１２→入力電源１１と電流が流れる。スイッチ１２が遮断状態になると、整流スイッチ５０のボディダイオードが導通し、整流スイッチ５０のドレイン電圧Vxには出力電圧Voにダイオードの順方向電圧が加わった電圧が発生する。このため、ドレイン電圧Vxは（Vo＋Vth1）を上回るので、第１の比較器５３はスイッチ５５を導通状態にするとともに電流源回路５６を不活性状態とし、第２の比較器５４はスイッチ５７を遮断状態とする。即ち、整流スイッチ５０はソース−ゲート間に出力電圧Voが印加されて導通状態になる。このとき、入力電源１１→インダクタ１４→整流スイッチ５０→出力コンデンサ１５及び負荷１６→入力電源１１と減少する電流が流れて負荷１６へ電力を供給する。導通状態におけるMISFETである整流スイッチ５０は低抵抗であるため、電流の減少とともに整流スイッチ５０のドレイン電圧Vxは出力電圧Viを超えた電位から低下していく。電流不連続モードのような軽負荷では電流値が小さく、整流スイッチ５０のドレイン電圧Vxは、整流スイッチ５０の導通開始時若しくはその直後に（Vo＋Vth1）を下回る。これにより、スイッチ５５が遮断され、電流源回路５６が活性化されて、整流スイッチ５０のソース−ゲート電圧が低下していく。やがて整流スイッチ５０のドレイン電圧Vxが（Vo＋Vth2）を下回ると、スイッチ５７が導通状態となって整流スイッチ５０を遮断状態にする。この結果、インダクタ１４に流れる電流がゼロになるが、スイッチ１２も遮断状態であるので、インダクタ１４の電圧は振動する。やがて再びスイッチ１２が導通状態となり、上記の動作を繰り返す。
上記の動作において、整流スイッチ５０のゲート電圧Vgが低下していく時、整流スイッチ５０が導通状態に維持するゲート閾値電圧Vgth近辺までゲート電圧Vgを低下させておく。このようにゲート電圧Vgをゲート閾値電圧Vgth近辺まで下げておくことにより、整流スイッチ５０が遮断状態になるまでの時間は、スイッチ５７が整流スイッチ５０のソース−ゲート電圧をゲート閾値電圧Vgthより低下させるための時間になる。即ち、整流スイッチ５０のドレイン電圧Vxが（Vo＋Vth2）を下回ってから整流スイッチ５０が遮断状態になるまでの遅れ時間は、従来のように入力電圧Viで決まるゲート駆動電圧の影響を受けることなく、変動の小さな短時間となる。インダクタ１４のインダクタンスをＬとし、整流スイッチ５０のドレイン電圧Vxが（Vo＋Vth2）を上回ってから整流スイッチ５０が遮断状態になるまでの遅れ時間をTdとし、整流スイッチ５０のオン抵抗をRonとする。インダクタ１４に流れる電流ILは、傾き（Vi−Vo）／Ｌで減少していくので、次式（７）に示すように、第２の閾値電圧Vth2をゼロ近くの適切な値に設定することにより、インダクタ１４に流れる電流をゼロ、若しくは略ゼロになる時に、整流スイッチ５０を遮断状態にすることができる。
Vth2＝Ron・（Vo−Vi）・Td／Ｌ （７）
但し、上式（７）によれば、理想的な第２の閾値電圧Vth2を得るには、入出力電圧差（Vo−Vi）に比例するように補正をかければよい。例えば、２つの直列接続された抵抗を入出力間に設置し、その接続点電位を（Vo＋Vth2）として使用する。上記２つの抵抗の各抵抗値をr1，r2とすると、次式（８）で表される。
Vth2＝（Vo−Vi）・r1／（r1＋r2） （８）
従って、式(７)と式(８)から、各抵抗値は、r1／（r1＋r2）＝Ron・Td／Ｌ と設定すればよい。
また、本発明に係る同期整流回路が効果的に動作するのは電流不連続モードであるので、第１の閾値電圧Vth1は、電流不連続モードとなる場合のインダクタ１４の電流ピーク値に整流スイッチ５０のオン抵抗を乗じた値以下に設定するとよい。即ち、スイッチング周期をＴとすると、スイッチ１２の遮断時間Toffは、Toff＝Ｔ・Vi／Voであるので、 Vth1≦Ron・Ｔ・Vi／Ｌ という条件が得られる。この条件式の右辺が最大になるのは、入力電圧が最大、即ち、Vi＝Vimax の場合であるので、第１の閾値電圧Vth1は、次式（９）のように設定するとよい。
Vth1＝Ron・Ｔ・Vimax ／Ｌ （９）
尚、電流源回路５６の電流値Igは、電流不連続モードにおける同期整流回路１３の導通時間で、整流スイッチ５０のソース−ゲート電圧がゲート閾値電圧Vgth近辺まで低下するように設定する。同期整流回路１３の導通時間は、Ton ・Vi／（Vo−Vi）であるので、整流スイッチ５０のゲート容量をCg、整流スイッチ５０のターンオン時ゲート電圧をVg0 とすると、電流値Igは次式（１０）となる。
Ig＝Cg・（Vg0 −Vgth）・（Vo−Vi）／Vi／Ton （１０）
この電流値Igに対する設定は、電流不連続モードにおける制御動作によって異なる。例えば、電流不連続モードにおいて、スイッチ１２の電流ピーク値を所定値に制限してスイッチ１２のオフ期間を制御するような場合、Vi・Ton は一定となるので、ターンオン時ゲート電圧Vg0 を固定化することにより、電流源回路５６の電流値Igは、（１０）式より入力電圧Viと出力電圧Voとの差電圧（Vo−Vi）に反比例するように、電流源回路５６の電流値Igに補正をかければよい。あるいは、前述の第２の実施の形態のように、電流値Igを充分大きく設定して、整流スイッチ５０のソース−ゲート電圧がゲート閾値電圧Vgth近辺に達すると、電流源回路５６を不活性化してもよい。
以下、第３の実施の形態のスイッチング電源における電流不連続モードの動作を、図６を用いて説明する。
図６は図５に示す第３の実施の形態の同期整流回路１３を用いた昇圧コンバータの要部における動作波形図である。図６において、（ａ）はインダクタ１４に流れる電流IL、（ｂ）は整流スイッチ５０のソース−ゲート電圧Vg、（ｃ）は整流スイッチ５０のドレイン電圧Vxのゼロ電圧付近を縦軸の電圧に関してのみ拡大したドレイン電圧Vx、を示している。
図６は図５に示す第３の実施の形態の同期整流回路１３を用いた昇圧コンバータの要部における動作波形図である。図６において、（ａ）はインダクタ１４に流れる電流IL、（ｂ）は整流スイッチ５０のソース−ゲート電圧Vg、（ｃ）は整流スイッチ５０のドレイン電圧Vxのゼロ電圧付近を縦軸の電圧に関してのみ拡大したドレイン電圧Vx、を示している。
まず、図６に示す時間領域１において、スイッチ１２は導通状態、整流スイッチ５０は遮断状態であり、入力電源１からインダクタ１４を介してスイッチ１２へ電流が流れる。
時間領域２において、スイッチ１２が遮断状態になると、整流スイッチ５０が導通し、整流スイッチ５０のドレイン電圧Vxは、出力電圧Voにダイオードの順方向電圧が加わった電圧が発生する。そして、ドレイン電圧Vxは、出力電圧Voに第１の閾値電圧Vth1を加えた電圧（Vo+Vth1）超える。このため、第１の比較器５３はスイッチ５５を導通状態にするとともに電流源回路５６を不活性状態とし、第２の比較器５４はスイッチ５７を遮断状態とする。即ち、整流スイッチ５０はソース−ゲート間に出力電圧Voが印加されて導通状態になる。このため、インダクタ１４と整流スイッチ５０を介して出力に電流が流れ、この電流が減少していく。この電流の減少とともに整流スイッチ５０のドレイン電圧Vxは低下していく。
時間領域２において、スイッチ１２が遮断状態になると、整流スイッチ５０が導通し、整流スイッチ５０のドレイン電圧Vxは、出力電圧Voにダイオードの順方向電圧が加わった電圧が発生する。そして、ドレイン電圧Vxは、出力電圧Voに第１の閾値電圧Vth1を加えた電圧（Vo+Vth1）超える。このため、第１の比較器５３はスイッチ５５を導通状態にするとともに電流源回路５６を不活性状態とし、第２の比較器５４はスイッチ５７を遮断状態とする。即ち、整流スイッチ５０はソース−ゲート間に出力電圧Voが印加されて導通状態になる。このため、インダクタ１４と整流スイッチ５０を介して出力に電流が流れ、この電流が減少していく。この電流の減少とともに整流スイッチ５０のドレイン電圧Vxは低下していく。
時間領域３において、整流スイッチ５０のドレイン電圧Vxが電圧（Vo+Vth1）下回ると、スイッチ５５が遮断され、電流源回路５６が活性化されて、整流スイッチ５０のソース−ゲート電圧が低下していく。
時間領域４において、整流スイッチ５０のドレイン電圧Vxが、出力電圧Voに第２の閾値電圧Vth2を加えた電圧（Vo+Vth2）下回ると、スイッチ５７が導通状態となり、整流スイッチ５０を遮断状態にする。これにより、インダクタ１４に流れる電流がゼロになるが、スイッチ１２も遮断状態であるので、インダクタ１４の電圧は振動する。やがて再びスイッチ１２が導通状態となって上記の動作を繰り返す。
時間領域４において、整流スイッチ５０のドレイン電圧Vxが、出力電圧Voに第２の閾値電圧Vth2を加えた電圧（Vo+Vth2）下回ると、スイッチ５７が導通状態となり、整流スイッチ５０を遮断状態にする。これにより、インダクタ１４に流れる電流がゼロになるが、スイッチ１２も遮断状態であるので、インダクタ１４の電圧は振動する。やがて再びスイッチ１２が導通状態となって上記の動作を繰り返す。
以上のように第３の実施の形態のスイッチング電源は、電流不連続モードにおいて、入出力電圧や整流スイッチ５０のターンオン時の初期ゲート電圧Vg0 が大きく変動するような場合でも、電流源回路５６を不活性化することにより、ソース−ゲート電圧Vgの低下がゲート閾値電圧Vgth近辺で止まるよう構成されている。従って、整流スイッチ３０のドレイン電圧Vxが、出力電圧Voに第２の閾値電圧Vth2を加えた電圧（Vo+Vth2）に達した時、常にソース−ゲート電圧Vgがゲート閾値電圧Vgth近辺にある。即ち、第３の実施の形態のスイッチング電源においては、整流スイッチ５０をターンオフするタイミングを、インダクタ１４に流れる電流がゼロ、若しくは略ゼロの時にすることができる。
上記のように構成された第３の実施の形態の同期整流回路１３は、整流スイッチ５０に流れる電流が所定値以下の時、整流スイッチ５０のオン状態を維持できる閾値電圧近辺まで整流スイッチ５０の制御信号であるソース−ゲート電圧Vgを高レベルに維持しておく構成であるため、整流スイッチ５０に流れる電流がゼロ、若しくは略ゼロとなる時に、整流スイッチ５０を遮断状態にすることができる。第３の実施の形態の同期整流回路１３は整流スイッチ５０の電流が逆流することを防止することができる構成であるため、この同期整流回路１３をスイッチング電源に適用することにより、高効率で信頼性の高い電源装置を提供することができる。
本発明の同期整流回路は、スイッチング電源などの整流回路として用いることにより高効率で信頼性の高い電源装置となり、スイッチング電源の分野において有用である。
１ 入力電源
２ スイッチ
３ 同期整流回路
４ インダクタ
５ 出力コンデンサ
６ 負荷
７ 制御回路
３０ 整流スイッチ
３１ 第１の電圧源
３２ 第２の電圧源
３３ 第１の比較器
３４ 第２の比較器
３５ スイッチ
３６ 電流源回路
３７ スイッチ
２ スイッチ
３ 同期整流回路
４ インダクタ
５ 出力コンデンサ
６ 負荷
７ 制御回路
３０ 整流スイッチ
３１ 第１の電圧源
３２ 第２の電圧源
３３ 第１の比較器
３４ 第２の比較器
３５ スイッチ
３６ 電流源回路
３７ スイッチ
Claims (12)
- 制御信号のレベルに応じて導通又は遮断状態となる整流スイッチと、
前記整流スイッチに流れる電流を第１の電流値と第２の電流値を閾値として検出する電流検出手段と、
前記電流検出手段の出力に応じて前記制御信号のレベルを変更する駆動手段と、を具備し、
前記駆動手段が、前記整流スイッチに流れる電流が前記第１の電流値以上であれば前記制御信号を第１のレベルとし、前記整流スイッチに流れる電流が前記第１の電流値と前記第２の電流値との間であれば前記制御信号を第２のレベルへ向かって変化させ、前記整流スイッチが流れる電流が前記第２の電流値以下であれば前記制御信号を前記第２のレベルとするよう構成された同期整流回路。 - 前記整流スイッチに流れる電流が第２の電流値のとき、前記制御信号が前記整流スイッチにおける導通から遮断への閾値以上であるよう構成された請求項１に記載の同期整流回路。
- 前記電流検出手段が、前記整流スイッチに流れる電流を前記第１の電流値と比較する第１の比較手段と、前記整流スイッチに流れる電流を前記第２の電流値と比較する第２の比較手段と、を有する請求項１に記載の同期整流回路。
- 前記整流スイッチはＮチャネルMISFETであり、ゲート−ソース電圧を前記制御信号とし、
前記第１の比較手段は、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第１の電流値に相当する第１の閾値と比較し、
前記第２の比較手段は、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第２の電流値に相当する第２の閾値と比較するよう構成された請求項３に記載の同期整流回路。 - 正極端子と負極端子を有する直流電圧源を有し、前記整流スイッチのソース端子を前記負極端子に接続し、
前記駆動手段が、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であれば、前記整流スイッチのゲート端子を前記正極端子の電位にプルアップする第１の補助スイッチと、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であれば、前記整流スイッチのゲート−ソース間を放電する電流源回路と、
前記第２の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第２の閾値以上であれば、前記整流スイッチのゲートを前記負極端子の電位にプルダウンする第２の補助スイッチと、を有する請求項４に記載の同期整流回路。 - 前記電流源回路は、前記制御信号がゲート閾値電圧以上を維持するように前記整流スイッチのゲート−ソース間を放電するよう構成された請求項５に記載の同期整流回路。
- 前記駆動回路は、前記整流スイッチのゲート−ソース電圧と第３の閾値とを比較する第３の比較手段を有し、
前記電流源回路は、
前記第１の比較手段の出力と前記第３の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であり、且つ前記ゲート−ソース電圧が前記第３の閾値以上であれば、前記整流スイッチのゲート−ソース間を放電するよう構成された請求項６記載の同期整流回路。 - 前記整流スイッチはＰチャネルMISFETであり、ソース−ゲート電圧を前記制御信号とし、
前記第１の比較手段は、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第１の電流値に相当する第１の閾値と比較し、
前記第２の比較手段は、前記整流スイッチの導通状態におけるドレイン−ソース電圧を前記第２の電流値に相当する第２の閾値と比較するよう構成された請求項３に記載の同期整流回路。 - 正極端子と負極端子を有する直流電圧源を有し、前記整流スイッチのソースを前記正極端子に接続し、前記駆動手段は、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以上であれば、前記整流スイッチのゲート端子を前記負極端子の電位にプルダウンする第１の補助スイッチと、
前記第１の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であれば、前記整流スイッチのゲート−ソース間を放電する電流源回路と、
前記第２の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第２の閾値以下であれば、前記整流スイッチのゲートを前記正極端子の電位にプルアップする第２の補助スイッチと、を有する請求項８に記載の同期整流回路。 - 前記電流源回路は、前記制御信号がゲート閾値電圧以上を維持するよう前記整流スイッチのソース−ゲート間を放電するよう構成された請求項９に記載の同期整流回路。
- 前記駆動手段は、前記整流スイッチのソース−ゲート電圧と第３の閾値とを比較する第３の比較手段を有し、
前記電流源回路が、
前記第１の比較手段の出力と前記第３の比較手段の出力によって駆動され、前記整流スイッチの導通状態におけるドレイン−ソース電圧が第１の閾値以下であり、且つ前記ソース−ゲート電圧が第３の閾値以上であれば、前記整流スイッチのソース−ゲート間を放電するよう構成された請求項１０に記載の同期整流回路。 - 正極端子と負極端子を有する直流電圧源と、
前記直流電圧源の正極端子に一端が接続され、他端がインダクタ及び平滑手段を介して負荷に接続されたスイッチと、
前記スイッチの他端に接続され同期整流回路と、を具備するスイッチング電源であって、
前記同期整流回路が、制御信号のレベルに応じて導通又は遮断状態となる整流スイッチと、
前記整流スイッチに流れる電流を第１の電流値と第２の電流値を閾値として検出する電流検出手段と、
前記電流検出手段の出力に応じて前記制御信号のレベルを変更する駆動手段と、を有し、
前記駆動手段が、前記整流スイッチに流れる電流が前記第１の電流値以上であれば前記制御信号を第１のレベルとし、前記整流スイッチに流れる電流が前記第１の電流値と前記第２の電流値との間であれば前記制御信号を前記第２のレベルへ向かって変化させ、前記整流スイッチが流れる電流が第２の電流値以下であれば前記制御信号を第２のレベルとするよう構成されたスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004231540A JP4326427B2 (ja) | 2004-08-06 | 2004-08-06 | 同期整流回路及びこれを用いたスイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004231540A JP4326427B2 (ja) | 2004-08-06 | 2004-08-06 | 同期整流回路及びこれを用いたスイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006050858A JP2006050858A (ja) | 2006-02-16 |
| JP4326427B2 true JP4326427B2 (ja) | 2009-09-09 |
Family
ID=36028735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004231540A Expired - Fee Related JP4326427B2 (ja) | 2004-08-06 | 2004-08-06 | 同期整流回路及びこれを用いたスイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4326427B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4784155B2 (ja) * | 2005-05-30 | 2011-10-05 | 富士電機株式会社 | Ｄｃ−ｄｃコンバータ |
| JP4925922B2 (ja) * | 2007-05-23 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | スイッチングレギュレータ |
| JP5287030B2 (ja) * | 2008-08-20 | 2013-09-11 | 株式会社リコー | Ｄｃ−ｄｃコンバータおよび制御方法 |
| JP5375226B2 (ja) * | 2009-03-16 | 2013-12-25 | 株式会社リコー | 同期整流型スイッチングレギュレータ及びその動作制御方法 |
| JP5376512B2 (ja) * | 2009-05-21 | 2013-12-25 | スパンション エルエルシー | 電源装置 |
| CN101662219B (zh) * | 2009-06-25 | 2011-08-31 | 成都芯源系统有限公司 | 一种整流管实时控制电路及其轻载控制方法 |
| CN113938048A (zh) * | 2021-09-09 | 2022-01-14 | 广州金升阳科技有限公司 | 一种波峰波谷开通控制方法及控制器 |
-
2004
- 2004-08-06 JP JP2004231540A patent/JP4326427B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006050858A (ja) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6747441B2 (en) | Non-synchronous switching regulator with improved output regulation at light or low loads | |
| JP4811852B2 (ja) | スイッチング電源と半導体集積回路 | |
| JP5493296B2 (ja) | スイッチングレギュレータ | |
| JP4657789B2 (ja) | 昇圧型スイッチング電源装置及びこれを備えた電子機器 | |
| US7538531B2 (en) | Drive circuit and switching regulator comprising the same | |
| JP4481879B2 (ja) | スイッチング電源装置 | |
| JP5167929B2 (ja) | スイッチング電源装置 | |
| US7567069B2 (en) | Step-up power supply device | |
| CN117529876A (zh) | 整流电路以及使用该整流电路的电源 | |
| EP1696565B1 (en) | Inverter apparatus with improved gate drive for power mosfet | |
| JP5293006B2 (ja) | 半波整流電流共振型スイッチング電源装置、及びその起動方法 | |
| JP2007252185A (ja) | 低細流モード動作の可能なスイッチング型電圧調整器 | |
| JP2010148240A (ja) | スイッチング制御回路 | |
| JP2014023272A (ja) | スイッチング電源回路 | |
| JP4326427B2 (ja) | 同期整流回路及びこれを用いたスイッチング電源 | |
| JP5560682B2 (ja) | スイッチングレギュレータ | |
| JP2006014559A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2008295237A (ja) | スイッチングパルス生成回路およびスイッチングパルス生成回路を用いたレギュレータ | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JP4938425B2 (ja) | スイッチング制御回路 | |
| US8324878B2 (en) | Voltage regulator with gate resistor for improved efficiency | |
| JP4762723B2 (ja) | 電源装置及びこれを備えた電子機器 | |
| JP3876878B2 (ja) | 電源装置 | |
| JP3289680B2 (ja) | 電源装置の突入電流防止回路 | |
| JP7305415B2 (ja) | 逆流防止装置、及び、逆流防止装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |