JP3289680B2 - 電源装置の突入電流防止回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電源から供給
される電圧を異なる電圧に変換して出力する電源装置に
関し、特に電源装置における突入電流を防止する回路に
関するものである。

【０００２】

【従来の技術】スイッチング電源回路などの電源装置で
は、装置起動時に大電流、すなわち突入電流が流れ、そ
のままでは電源装置に供給される元の電源電圧が大きく
降下して周辺回路の誤動作を招いたり、あるいは消費電
流が増大してしまうため、従来より突入電流を防止すべ
く工夫が成されている。図５はこのような突入電流の防
止を図った従来のスイッチング電源回路の一例を示す回
路図である。図５に示したスイッチング電源回路３１
は、チョークコイル１３の出力側の端子とグランドとの
間にスイッチング用ＭＯＳ（金属酸化膜半導体）型ＦＥ
Ｔ（電解効果トランジスタ）１４を接続し、ＦＥＴ１４
をオン、オフすることで入力電源１の電圧を昇圧するも
のである。ＦＥＴ１４がオンのとき、チョークコイル１
３に電流が流れてエネルギーが蓄えられ、次にＦＥＴ１
４がオフすると、蓄えられたエネルギーは電流としてダ
イオード１５を通じて放出され、出力端子７を介して負
荷抵抗８に供給される。また、負荷抵抗８の両端の電
圧、すなわち負荷電圧はコンデンサ１８により平滑化さ
れる。

【０００３】負荷電圧は抵抗１６と抵抗１７とにより分
圧してコンパレータ２０に供給され、コンパレータ２０
は、この電圧を基準電源１９の電圧と比較し、比較結果
を表す検出信号をＡＮＤ回路２１に出力する。ＡＮＤ回
路２１は、コンパレータ２０からの検出信号と、クロッ
ク発生器２６が発生したクロック信号との論理積をとっ
てＦＥＴ１４のゲートに出力し、これにより、ＦＥＴ１
４は負荷電圧の大きさにもとづいてオン／オフ制御さ
れ、その結果、負荷電圧は常に一定に保たれる。なお、
クロック発生器２６は２つのインバータ２４、２５と、
抵抗２２およびコンデンサ２３から成る充電回路とを含
む周知の発振回路により構成されている。

【０００４】そして、このスイッチング電源回路３１で
は、突入電流を抑えるため、チョークコイル１３と直列
に、数Ω程度の抵抗２８が挿入されている。したがっ
て、スイッチング電源回路３１を起動した際に突入電流
が流れても、抵抗２８により抑えられて入力電源１の電
圧低下などをある程度防止できる。

【０００５】なお、入力スイッチング用ＭＯＳ型ＦＥＴ
４、入力スイッチ用ＭＯＳ型ＦＥＴ１１、ならびに抵抗
１２は、スイッチング電源回路３１をオン、オフするた
めのものである。すなわち、コントロール端子３をグラ
ンド電位にすると、ＦＥＴ１１は非導通状態となり、そ
の結果、ＦＥＴ４のゲート−ソース間の電圧は零となる
ためＦＥＴ４は非導通状態となり、入力電源１からの電
圧が遮断されて回路は動作を停止する。逆に、コントロ
ール端子３をハイレベルにすると、ＦＥＴ１１はオン
し、回路は動作状態となる。

【０００６】ところで、このように抵抗２８を挿入した
場合、突入電流の大きさは抵抗２８の値をＲ、入力電源
１の電圧をＶｉｎとするとＶｉｎ／Ｒであるから、突入
電流を小さくするためには、抵抗２８はできるだけ大き
い値にすることが望ましい。しかし、抵抗８の値を大き
くすると、抵抗２８における消費電力が大きくなるの
で、スイッチング電源回路３１の効率が低下するという
別の問題が発生してしまう。したがってこの方式による
突入電流防止効果には限界がある。

【０００７】突入電流を抑制する他の方法として、図６
の波形図に示したように、クロック発生器２６が発生す
るクロック信号のデューティ比を回路起動時（図６の
（Ａ））には、定常時（図６の（Ｂ））より小さくし、
その後、徐々に定常時の値に移行させるという方法が考
えられる。この方法でも、回路起動時にはＦＥＴ１４の
ゲートに供給されるクロック信号のデューティ比が小さ
いため、ＦＥＴ１４のオン時間が短く、したがって突入
電流が抑制される。しかし、クロック発生器２６にデュ
ーティ比を変化させるための回路や、装置が起動された
か否かを判定する回路を追加しなければならず、回路構
成が複雑になるという欠点がある。

【０００８】また、スイッチング電源回路において、コ
ンデンサを用いた時定数回路により、スイッチング用の
トランジスタ（ＦＥＴ１４に相当）のゲート電位を制御
して突入電流を抑制する方法も知られているが、スイッ
チング用トランジスタが完全にオンしないことによる効
率の低下といった問題がある。この問題の解決を図った
突入電流防止回路が特開平３−２６２８２号公報に開示
されているが、電源回路が補助電源を備えている場合に
限定されるという欠点がある。

【０００９】そこで本発明の目的は、簡素な構成で、効
率の低下を招くことなく突入電流を抑制できる電源装置
の突入電流防止回路を提供することにある。

【００１０】

【課題を解決するための手段】本発明は上記目的を達成
するため、直流電源から供給される電圧を異なる電圧に
変換するコンバータ回路を含む電源装置において突入電
流を防止する回路であって、第１および第２の端子と制
御端子とを含み、前記直流電源の出力端子と前記コンバ
ータ回路の入力端子とに前記第１および第２の端子がそ
れぞれ接続され、前記制御端子に印加される電圧により
前記第１および第２の端子間が導通状態および非導通状
態になる入力スイッチング素子と、前記入力スイッチン
グ素子の前記第１の端子と前記制御端子との間に接続さ
れたコンデンサと、前記入力スイッチング素子の前記制
御端子に一端が接続された第１の抵抗と、前記入力スイ
ッチング素子の前記第１の端子に一端が接続された第２
の抵抗と、第１および第２の端子と制御端子とを含み、
前記第１の端子は基準電位点に接続され、前記第２の端
子は前記第１および第２の抵抗の他端に接続され、前記
制御端子に印加される電圧により前記第１および第２の
端子間が導通状態または非導通状態となるコントロール
スイッチング素子とを含み、前記コントロールスイッチ
ング素子の制御端子に印加される電圧は、前記コントロ
ールスイッチング素子の第１および第２の端子間を導通
状態にさせる第１の電圧と、前記コントロールスイッチ
ング素子の第１および第２の端子間を非導通状態にさせ
る第２の電圧とであり、前記直流電源の出力端子から前
記コンバータ回路の入力端子への電圧の印加が行なわれ
ると共に、前記コントロールスイッチング素子の制御端
子に前記第１の電圧が印加され、前記直流電源の出力端
子から前記コンバータ回路の入力端子への電圧の印加が
解除されると共に、前記コントロールスイッチング素子
の制御端子に前記第２の電圧が印加されることを特徴と
する。

【００１１】本発明の電源装置の突入電流防止回路で
は、例えば入力スイッチング素子としてＰ型のＭＯＳ型
ＦＥＴを用い、そのソースを第１の端子、ドレインを第
２の端子、ゲートを制御端子とすることができる。その
場合、コントロールスイッチング素子が非導通状態のと
きは、入力スイッチング素子の制御端子は第１および第
２の抵抗を通じて第１の端子に接続され、制御端子は第
１の端子と同電位であるため、入力スイッチング素子は
非導通状態となっている。この状態で、電源装置を起動
するため、直流電源をオンにすると共にコントロールス
イッチング素子の制御端子に所定の制御電圧を入力して
コントロールスイッチング素子を導通状態にすると、コ
ンデンサと第１の抵抗との直列回路を通じて電流が流
れ、コンデンサはしだいに充電される。そのため入力ス
イッチング素子の制御端子の電位は、コンデンサの充電
と共にしだいに低下し、制御端子の電位が一定電位以下
となったところで入力スイッチング素子は導通状態とな
る。すなわち、電源装置起動後、コンデンサおよび第１
の抵抗の時定数で決まる一定時間が経過するまでは入力
スイッチング素子は非導通状態を維持するので、突入電
流を効果的に防止できる。

【００１２】また、本発明は、直流電源から供給される
電圧を異なる電圧に変換するコンバータ回路を含む電源
装置において突入電流を防止する回路であって、第１お
よび第２の端子と制御端子とを含み、前記直流電源の出
力端子および前記コンバータ回路の入力端子に前記第１
および第２の端子がそれぞれ接続され、前記制御端子に
印加される電圧により前記第１および第２の端子間が導
通状態または非導通状態となる入力スイッチング素子
と、前記入力スイッチング素子の前記第１の端子と前記
制御端子との間に接続されたコンデンサと、前記入力ス
イッチング素子の前記制御端子に一端が接続された抵抗
と、第１および第２の端子と制御端子とを含み、前記コ
ンデンサの両端に前記第１および第２の端子がそれぞれ
接続され、前記制御端子に印加される電圧により前記第
１および第２の端子間が導通状態または非導通状態とな
る放電スイッチング素子と、第１および第２の端子と制
御端子とを含み、前記第１の端子は基準電位点に接続さ
れ、前記第２の端子は第１の抵抗の他端に接続され、前
記制御端子に印加される電圧により前記第１および第２
の端子間が導通状態または非導通状態となるコントロー
ルスイッチング素子とを含み、前記コントロールスイッ
チング素子の制御端子に印加される電圧は、前記コント
ロールスイッチング素子の第１および第２の端子間を導
通状態にさせる第１の電圧と、前記コントロールスイッ
チング素子の第１および第２の端子間を非導通状態にさ
せる第２の電圧とであり、前記直流電源の出力端子から
前記コンバータ回路の入力端子への電圧の印加が行なわ
れると共に、前記コントロールスイッチング素子の制御
端子に前記第１の電圧が印加され、前記直流電源の出力
端子から前記コンバータ回路の入力端子への電圧の印加
が解除されると共に、前記コントロールスイッチング素
子の制御端子に前記第２の電圧が印加されることを特徴
とする。したがって本発明では、電源装置の動作を停止
させる際に放電スイッチング素子の制御端子に所定の制
御電圧を印加して放電スイッチング素子を導通状態にす
ると、放電スイッチング素子を通じて、コンデンサに蓄
積した電荷が速やかに放電される。そのため、なんらか
の理由により電源装置の動作を停止させた後、すぐに再
び起動した場合でもコンデンサは完全に放電されている
ので、突入電流防止回路は正しくその機能を果たす。

【００１３】

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による突入電
流防止回路の一例を備えたスイッチング電源回路を示す
回路図、図２は図１のスイッチング電源回路の概要を示
す構成図である。なお、図１において、図５と同一の要
素には同一の符号が付されており、それらに関する詳し
い説明はここでは省略する。

【００１４】まず、図２を参照して概要を説明する。図
２に示したように、本実施の形態例のスイッチング電源
回路３２は、コンバータ回路６、入力スイッチング素子
としてのＰ型のＭＯＳ型ＦＥＴ４、ならびにＦＥＴ４の
制御回路５により構成され、ＤＣ−ＤＣコンバータとし
て機能するものである。そして、ＦＥＴ４および制御回
路５により本発明の実施の形態例の突入電流防止回路３
３が構成されている。スイッチング電源回路３２を起動
した直後は、コンバータ回路６におけるスイッチング動
作が安定せず急激に入力電流が増大する。この起動時の
入力電流、すなわち突入電流を防止するために、ＦＥＴ
４のゲート−ソース間電圧Ｖｇｓを制御回路５によって
制御する。

【００１５】具体的には、スイッチング電源回路３２の
起動時には制御回路５によってゲート−ソース間電圧Ｖ
ｇｓを小さい値に設定する。その結果、ＦＥＴ４のドレ
イン電流とゲート−ソース間電圧Ｖｇｓの電気的特性か
らＦＥＴ４のオン抵抗が大きくなり、起動時の入力電流
は制限され、突入電流が防止される。その後、ある程度
時間が経過してスイッチング電源回路３２の動作が安定
したところで、制御回路５によりゲート−ソース間電圧
Ｖｇｓを大きい値に設定し、ＦＥＴ４を完全に導通状態
にする。

【００１６】次に、図１を参照してさらに詳しく説明す
る。上述のように突入電流防止回路３３は、ＦＥＴ４と
制御回路５とにより構成され、制御回路５は、図１に示
したように、コンデンサ９、抵抗１０、抵抗１２、なら
びにＮ型のＭＯＳ型ＦＥＴ１１により構成されている。
そして、コンデンサ９はＦＥＴのソース（第１の端子）
とゲート（制御端子）との間に接続され、抵抗１０（第
１の抵抗）の一端はＦＥＴ４のゲートに、抵抗１２（第
２の抵抗）の一端はＦＥＴ４のソースにそれぞれ接続さ
れている。また、抵抗１０、１２の他端は共に放電スイ
ッチング素子としてのＦＥＴ１１のドレイン（第２の端
子）に接続され、ＦＥＴ１１のソース（第１の端子）は
グランド（基準電位点）に接続されている。ＦＥＴ１１
のゲートはコントロール端子３に接続されている。一
方、ＦＥＴ４のソースは入力端子２に接続され、ＦＥＴ
４のドレイン（第２の端子）は、コンバータ回路６の入
力端子６Ａに接続されている。そして入力端子２には入
力電源１より直流電圧が印加されている。

【００１７】コンバータ回路６は、非絶縁型の昇圧型Ｄ
Ｃ−ＤＣコンバータを構成しており、図５に示したスイ
ッチング電源回路３１から、入力部のＦＥＴ４、抵抗１
２、ＦＥＴ１１、ならびに抵抗２８を除いた構成となっ
ている。それ以外の点では図５のスイッチング電源回路
３２と同じ構成であり、図５のスイッチング電源回路３
１についてはすでに説明したので、コンバータ回路６に
関する説明はここでは省略する。

【００１８】次に、このように構成されたスイッチング
電源回路３２の動作について説明する。図３はスイッチ
ング電源回路３２の動作を示すタイミングチャートであ
り、以下ではこの図面も適宜参照する。スイッチング電
源回路３２を起動する前の状態では、入力電源１はオフ
され、またコントロール端子３にはローレベルの電圧が
印加されてＦＥＴ１１は非導通となっている。この状態
で、スイッチング電源回路３２を起動するため、入力電
源１をオンにすると共にコントロール端子３にハイレベ
ルの電圧を印加すると、ＦＥＴ１１はオンして導通状態
となり、後に詳しく説明するように一定時間経過後、Ｆ
ＥＴ４もオンして導通状態となり、コンバータ回路６に
入力電源１からの直流電圧が印加され、動作電流が流れ
ることになる。

【００１９】ところで、スイッチング電源回路３２の動
作電流はチョークコイル１３に流れる電流と同じである
から、電源起動時にチョークコイル１３に流れる電流が
スイッチング電源回路３２の突入電流となる。そして、
チョークコイル１３に流れる電流ＩＬｐは、入力電源１
の電圧をＶｉｎ、コンバータ回路６を構成するＦＥＴ１
４のオン時間をＴｏｎ、チョークコイル１３のインダク
タ値をＬとすると、ＩＬｐ＝Ｖｉｎ・Ｔｏｎ／Ｌとな
り、オン時間Ｔｏｎが大きいほどチョークコイル１３に
流れる電流ＩＬｐ、したがって突入電流は大きくなる。

【００２０】ＦＥＴ１４のオン時間はクロック発生器２
６が出力するクロック信号と負荷電圧検出用のコンパレ
ータ２０の出力信号とにより決まるが、電源起動時は負
荷抵抗８に電流が供給されていないためクロック発生器
２６が出力するクロック信号のみで決まり、したがって
ＦＥＴ１４のオン時間はクロック発生器２６からのクロ
ック信号のハイレベル継続時間に等しい。

【００２１】クロック発生器２６はその回路構成上、入
力電源１の電圧によって発振周波数が変化し、クロック
信号のハイレベル継続時間が変化する。図３に示したよ
うに、電源起動直後の一定期間Ｔでは、クロック発生器
２６に供給される入力電源電圧は上昇はするものの値が
低いためにクロック発生器２６の発振周波数は低く、し
たがってクロック信号のハイレベル継続時間Ｔｏｎが長
くなる。その結果、鋸歯状のチョークコイル電流は最大
値ＩＬｐが大きくなり、この期間では大きな突入電流が
流れることになる。

【００２２】スイッチング電源回路３２ではこのような
突入電流が、ＦＥＴ４のオン、オフを制御することによ
り防止される。上述のように、入力電源１をオンすると
共にコントロール端子３にハイレベルの電圧を印加して
スイッチング電源回路３２を起動すると、まず、ＦＥＴ
１１がオンして導通状態となり、抵抗１０のＦＥＴ１１
側の端子はグランドに接続される。その結果、コンデン
サ９と抵抗１０との直列回路を通じて電流が流れ、コン
デンサ９はしだいに充電される。そのためＦＥＴ４のゲ
ートの電位はコンデンサ９の充電と共にしだいに低下
し、図３に示したように、ゲート−ソース間の電圧Ｖｇ
ｓの絶対値は時間の経過と共に除々に大きくなる。

【００２３】そして、ゲート−ソース間の電圧Ｖｇｓの
絶対値が、ＦＥＴ４の特性により決まるスレッシュホー
ルド電圧Ｖｔｐを越えると、ＦＥＴ４はオンして導通状
態となる。すなわち、起動後、ゲート−ソース間の電圧
Ｖｇｓの絶対値がスレッシュホールド電圧Ｖｔｐを越え
るまでの期間ＴｏｆｆではＦＥＴ４は非導通状態を維持
しており、したがってこの期間内でクロック信号のハイ
レベル継続時間が上述のように長くなっても、チョーク
コイル１３に異常に大きい電流が流れることはなく、突
入電流が効果的に防止される。

【００２４】なお、ゲート−ソース間電圧Ｖｇｓの上昇
速度はコンデンサ９の充電速度により決まり、コンデン
サ９の充電速度はコンデンサ９と抵抗１０との時定数に
よって決まる。したがって、この時定数を調整すること
で、ＦＥＴ４が非導通状態の期間Ｔｏｆｆの長さを適切
に設定でき、クロック回路２６に常時の電源電圧が供給
されクロック信号のハイレベル継続時間が図３に示した
ように常時の短い時間Ｔｏｎ’となったところでＦＥＴ
４がオンするようにできる。この状態でチョークコイル
１３に流れる電流ＩＬはＩＬ＝Ｖｉｎ・Ｔｏｎ’／Ｌと
なり、無論この値は問題のない大きさとなっている。

【００２５】そして、本実施の形態例の突入電流防止回
路３３はＦＥＴ４、１１、抵抗１０、１２、ならびにコ
ンデンサ９のみで構成でき、回路構成はきわめて簡素で
ある。また、動作状態ではＦＥＴ４のゲートは抵抗１０
を通じて接地されるので、ゲート−ソース間の電圧Ｖｇ
ｓは十分な大きさとなり、ＦＥＴは確実にオンし、導通
状態を維持する。したがって、ＦＥＴにおける電圧降下
は小さく、効率が低下することもない。さらに、起動
後、どの程度の期間、ＦＥＴ４をオフさせるかは、上述
のようにコンデンサ９と抵抗１０の時定数を調整するこ
とで自在に設定できる。そして、スタンバイ状態の時に
は、コントロール端子にローレベルの電圧を印加すれば
よく、その結果、ＦＥＴ４はオフするため、スタンバイ
状態のとき負荷電圧を完全に零にできるという効果も得
られる。

【００２６】なお、電源をオフにした場合は、コントロ
ール端子３に印加されるローレベルの電圧によりＦＥＴ
１１はオフとなり、したがって、コンデンサ９に蓄積さ
れた電荷は抵抗１０、１２を通じて放電され、もとの状
態にもどる。

【００２７】次に、本発明の第２の実施の形態例につい
て説明する。図４は第２の実施の形態例を示す回路図で
ある。図中、図１と同一の要素には同一の符号が付され
ている。図４に示したスイッチング電源回路３４が上記
スイッチング電源回路３２と異なるのは、コンバータ回
路３５が非絶縁型の降圧型ＤＣ−ＤＣコンバータを構成
している点、および突入電流防止回路３６を構成する制
御回路５Ａにおいて上記抵抗１２が、放電スイッチング
素子としてのＰ型のＭＯＳ型ＦＥＴ２７により置き換え
られている点である。

【００２８】コンバータ回路３５の構成および動作は原
理的には上記コンバータ回路６と同じである。すなわ
ち、クロック発生器２６が発生したクロック信号により
ＦＥＴ１４がオン、オフしてチョークコイル１３を流れ
る電流がスイッチングされる。一方、出力端子７の電圧
が抵抗１６、１７により分圧されてコンパレータ２０に
入力され、この電圧が基準電源１９の電圧より高いか低
いかによりクロック信号のＦＥＴ１４への供給がＡＮＤ
回路２１で制御されて、入力電源電圧より低い一定電圧
が得られるようになっている。

【００２９】そして、起動時にはＦＥＴ２７はコントロ
ール端子３に供給されるハイレベルの電圧により非導通
状態となり、コンデンサ９の充電には無関係となるの
で、突入電流防止回路３６は上記突入電流防止回路３３
と同様に機能し、起動時の一定期間、ＦＥＴ４がオフし
て突入電流が防止される。すなわち、本発明はコンバー
タ回路６が降圧型のＤＣ−ＤＣコンバータを構成してい
る場合にも有効であり、上記実施の形態例と同様の効果
が得られる。

【００３０】また、本実施の形態例では、ＦＥＴ２７が
コンデンサ９の両端に接続されており、そのゲートはコ
ントロール端子３に接続されているので、電源をオフに
した場合はコントロール端子３に印加されるローレベル
の電圧によりＦＥＴ２７は導通状態となり、その結果、
コンデンサ９に蓄積された電荷はＦＥＴ２７を通じて速
やかに放電される。したがって、なんらかの理由により
電源をオフした後、すぐに再びオンした場合でもコンデ
ンサ９は完全に放電されているので、突入電流防止回路
３６は正しくその機能を果たす。なお、図１に示した突
入電流防止回路３３においても、抵抗１２をＦＥＴ２７
に置き換えることで同様の効果を得ることが可能であ
る。

【００３１】

【発明の効果】以上説明したように本発明の電源装置の
突入電流防止回路では、入力スイッチング素子としては
例えばＰ型のＭＯＳ型ＦＥＴを用い、そのソースを第１
の端子、ドレインを第２の端子、ゲートを制御端子とす
ることができ、その場合、コントロールスイッチング素
子が非導通状態のときは、入力スイッチング素子の制御
端子は第１および第２の抵抗を通じて第１の端子に接続
され、制御端子は第１の端子と同電位であるため、入力
スイッチング素子は非導通状態となっている。この状態
で、電源装置を起動するため、直流電源をオンにすると
共にコントロールスイッチング素子の制御端子に所定の
制御電圧を入力してコントロールスイッチング素子を導
通状態にすると、コンデンサと第１の抵抗との直列回路
を通じて電流が流れ、コンデンサはしだいに充電され
る。そのため入力スイッチング素子の制御端子の電位
は、コンデンサの充電と共にしだいに低下し、制御端子
の電位が一定電位以下となったところで入力スイッチン
グ素子は導通状態となる。すなわち、電源装置起動後、
コンデンサおよび第１の抵抗の時定数で決まる一定時間
が経過するまでは入力スイッチング素子は非導通状態を
維持するので、突入電流を効果的に防止できる。

【００３２】そして、本発明の突入電流防止回路は入力
スイッチング素子、コントロールスイッチング素子、抵
抗、ならびにコンデンサのみで構成でき、回路構成はき
わめて簡素である。また、通常の動作状態では、入力ス
イッチング素子の制御端子は抵抗を通じて基準電位に接
続されるので、必要な制御電圧が確実に供給され、入力
スイッチング素子は完全な導通状態を維持する。したが
って、入力スイッチング素子における電圧降下により効
率が低下するといった問題は発生しない。さらに、起動
後、どの程度の期間、入力スイッチング素子をオフさせ
るかは、コンデンサと抵抗の時定数を調整することで自
在に設定できる。そして、スタンバイ状態の時には、コ
ントロールスイッチング素子の制御端子に所定の電圧を
印加すればよく、その結果、入力スイッチング素子はオ
フするため、スタンバイ状態のとき負荷電圧を完全に零
にできるという効果が得られる。

【００３３】また、他の本発明では、電源装置の動作を
停止させる際に放電スイッチング素子の制御端子に所定
の電圧を印加して放電スイッチング素子を導通状態にす
ると、放電スイッチング素子を通じてコンデンサに蓄積
した電荷が速やかに放電される。そのため、なんらかの
理由により電源装置の動作を停止させた後、すぐに再起
動した場合でもコンデンサは完全に放電されているの
で、突入電流防止回路は正しくその機能を果たす。すな
わち本発明により、上記発明と同様の効果が得られるこ
とに加えて、時間をおかずに再起動した場合でも突入電
流を確実に防止できるという効果が得られる。

【図面の簡単な説明】

【図１】本発明による突入電流防止回路の一例を備えた
スイッチング電源回路を示す回路図である。

【図２】図１のスイッチング電源回路の概要を示す構成
図である。

【図３】スイッチング電源回路の動作を示すタイミング
チャートである。

【図４】第２の実施の形態例を示す回路図である。

【図５】突入電流の防止を図った従来のスイッチング電
源回路の一例を示す回路図である。

【図６】従来のスイッチング電源回路におけるクロック
信号を示す波形図である。

【符号の説明】 １……入力電源、２……入力端子、３……コントロール
端子、４……ＦＥＴ、５……制御回路、６……コンバー
タ回路、７……出力端子、８……負荷抵抗、９……コン
デンサ、１０……抵抗、１１……ＦＥＴ、１２……抵
抗、１３……チョークコイル、１４……ＦＥＴ、１５…
…ダイオード、１６……抵抗、１７……抵抗、１８……
コンデンサ、１９……基準電源、２０……コンパレー
タ、２１……ＡＮＤ回路、２６……クロック発生器、３
２……スイッチング電源回路、３３……突入電流防止回
路、３５……コンバータ回路、３６……突入電流防止回
路。

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源から供給される電圧を異なる電
   圧に変換するコンバータ回路を含む電源装置において突
   入電流を防止する回路であって、 第１および第２の端子と制御端子とを含み、前記直流電
   源の出力端子と前記コンバータ回路の入力端子とに前記
   第１および第２の端子がそれぞれ接続され、前記制御端
   子に印加される電圧により前記第１および第２の端子間
   が導通状態および非導通状態になる入力スイッチング素
   子と、 前記入力スイッチング素子の前記第１の端子と前記制御
   端子との間に接続されたコンデンサと、 前記入力スイッチング素子の前記制御端子に一端が接続
   された第１の抵抗と、前記入力スイッチング素子の前記
   第１の端子に一端が接続された第２の抵抗と、 第１および第２の端子と制御端子とを含み、前記第１の
   端子は基準電位点に接続され、前記第２の端子は前記第
   １および第２の抵抗の他端に接続され、前記制御端子に
   印加される電圧により前記第１および第２の端子間が導
   通状態または非導通状態となるコントロールスイッチン
   グ素子とを含み、 前記コントロールスイッチング素子の制御端子に印加さ
   れる電圧は、前記コントロールスイッチング素子の第１
   および第２の端子間を導通状態にさせる第１の電圧と、
   前記コントロールスイッチング素子の第１および第２の
   端子間を非導通状態にさせる第２の電圧とであり、 前記直流電源の出力端子から前記コンバータ回路の入力
   端子への電圧の印加が行なわれると共に、前記コントロ
   ールスイッチング素子の制御端子に前記第１の電圧が印
   加され、 前記直流電源の出力端子から前記コンバータ回路の入力
   端子への電圧の印加が解除されると共に、前記コントロ
   ールスイッチング素子の制御端子に前記第２の電圧が印
   加される、 ことを特徴とする電源装置の突入電流防止回路。
2. 【請求項２】 直流電源から供給される電圧を異なる電
   圧に変換するコンバータ回路を含む電源装置において突
   入電流を防止する回路であって、 第１および第２の端子と制御端子とを含み、前記直流電
   源の出力端子および前記コンバータ回路の入力端子に前
   記第１および第２の端子がそれぞれ接続され、前記制御
   端子に印加される電圧により前記第１および第２の端子
   間が導通状態または非導通状態となる入力スイッチング
   素子と、 前記入力スイッチング素子の前記第１の端子と前記制御
   端子との間に接続されたコンデンサと、 前記入力スイッチング素子の前記制御端子に一端が接続
   された抵抗と、 第１および第２の端子と制御端子とを含み、前記コンデ
   ンサの両端に前記第１および第２の端子がそれぞれ接続
   され、前記制御端子に印加される電圧により前記第１お
   よび第２の端子間が導通状態または非導通状態となる放
   電スイッチング素子と、 第１および第２の端子と制御端子とを含み、前記第１の
   端子は基準電位点に接続され、前記第２の端子は第１の
   抵抗の他端に接続され、前記制御端子に印加される電圧
   により前記第１および第２の端子間が導通状態または非
   導通状態となるコントロールスイッチング素子とを含
   み、 前記コントロールスイッチング素子の制御端子に印加さ
   れる電圧は、前記コントロールスイッチング素子の第１
   および第２の端子間を導通状態にさせる第１の電圧と、
   前記コントロールスイッチング素子の第１および第２の
   端子間を非導通状態にさせる第２の電圧とであり、 前記直流電源の出力端子から前記コンバータ回路の入力
   端子への電圧の印加が行なわれると共に、前記コントロ
   ールスイッチング素子の制御端子に前記第１の電圧が印
   加され、 前記直流電源の出力端子から前記コンバータ回路の入力
   端子への電圧の印加が解除されると共に、前記コントロ
   ールスイッチング素子の制御端子に前記第２の電圧が印
   加される、 ことを特徴とする電源装置の突入電流防止回路。
3. 【請求項３】 前記放電スイッチング素子および前記コ
   ントロールスイッチング素子の制御端子は相互に接続さ
   れていることを特徴とする請求項２記載の電源装置の突
   入電流防止回路。
4. 【請求項４】 前記入力スイッチング素子はＰ型のＭＯ
   Ｓ型ＦＥＴであることを特徴とする請求項１または２に
   記載の電源装置の突入電流防止回路。
5. 【請求項５】 前記コントロールスイッチング素子はＮ
   型のＭＯＳ型ＦＥＴであることを特徴とする請求項４記
   載の電源装置の突入電流防止回路。
6. 【請求項６】 前記入力スイッチング素子はＰ型のＭＯ
   Ｓ型ＦＥＴであり、前記コントロールスイッチング素子
   および前記放電スイッチング素子はＮ型のＭＯＳ型ＦＥ
   Ｔであることを特徴とする請求項２記載の電源装置の突
   入電流防止回路。
7. 【請求項７】 前記コンバータ回路は昇圧型または降圧
   型のＤＣ−ＤＣコンバータを構成していることを特徴と
   する請求項１または２に記載の電源装置の突入電流防止
   回路。
8. 【請求項８】 前記ＤＣ−ＤＣコンバータは非絶縁型の
   ＤＣ−ＤＣコンバータであることを特徴とする請求項７
   記載の電源装置の突入電流防止回路。